JPS62282393A - Ic card - Google Patents
Ic cardInfo
- Publication number
- JPS62282393A JPS62282393A JP61125541A JP12554186A JPS62282393A JP S62282393 A JPS62282393 A JP S62282393A JP 61125541 A JP61125541 A JP 61125541A JP 12554186 A JP12554186 A JP 12554186A JP S62282393 A JPS62282393 A JP S62282393A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- terminal
- card
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
Description
【発明の詳細な説明】
3、発明の詳細な説明
〔産業上の利用分野〕
この発明は外部装置に接続されて相互にデータの交換を
行うことができるICカードに関するものである。Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention relates to an IC card that is connected to an external device and can exchange data with each other.
第4図は例えば特公昭53−6491号公報や特開昭6
0−3082号公報に示された従来のICカードを示す
正面図であり、図において、1はICカード、2はこの
ICカード1と外部装置とを接続するための外部接続端
子である。・また、第5図は特開昭60−3082号公
報に示された従来のICカード1に内蔵されたICモジ
ュールのブロック接続図を示し、図において、3はIC
モジュール、4はマイクロコンピュータ、6はメモリ、
2は外部接続端子で、データ入出力用の信号端子2a、
クロック端子2b、 リセット端子2 c +電源端
子2d、2eからなる。Figure 4 shows, for example, Japanese Patent Publication No. 53-6491 and
1 is a front view showing a conventional IC card disclosed in Publication No. 0-3082. In the figure, 1 is an IC card, and 2 is an external connection terminal for connecting this IC card 1 to an external device.・Furthermore, FIG. 5 shows a block connection diagram of the IC module built into the conventional IC card 1 disclosed in Japanese Patent Application Laid-Open No. 60-3082, and in the figure, 3 indicates the IC
module, 4 is a microcomputer, 6 is a memory,
2 is an external connection terminal, which is a signal terminal 2a for data input/output;
It consists of a clock terminal 2b, a reset terminal 2c, and power terminals 2d and 2e.
第6図は特開昭59−229687号に示された従来の
ICカードの回路のブロック接続図を示し、図において
、1はICを内蔵したICカード、2aは信号端子、2
eは同じくコモン端子である。FIG. 6 shows a block connection diagram of a conventional IC card circuit disclosed in Japanese Patent Application Laid-open No. 59-229687. In the figure, 1 is an IC card with a built-in IC, 2a is a signal terminal, and 2
Similarly, e is a common terminal.
なお第7図は第6図におけるデータ信号のダイフェーズ
符号化の例を示す図である。また、第8図は従来のメモ
リカートリッジのブロック接続を示す。図において、I
Aはメモリカートリッジ、2は外部接続端子、6はメモ
リを示す。Note that FIG. 7 is a diagram showing an example of diphase encoding of the data signal in FIG. 6. Further, FIG. 8 shows a block connection of a conventional memory cartridge. In the figure, I
A indicates a memory cartridge, 2 indicates an external connection terminal, and 6 indicates a memory.
次に動作ついて説明する。第5図においては、まず、外
部接続端子2のうち信号端子2aを通じて、外部装置か
らの命令を、マイクロコンピュータ4が受は取る。これ
によって、マイクロコンピュータ4は指定された命令に
応じた動作、例えばメモリのデータ読み取りなどを行な
って、結果を信号端子2aを通じて外部装置へ伝達する
。この場合には、ICカード1と外部装置の命令及びデ
ータの伝達手段は1つの信号端子2aを通じて行われる
。従って、多量データの伝達は、時系列的に直列のデー
タ信号列によって行われる。Next, the operation will be explained. In FIG. 5, first, the microcomputer 4 receives an instruction from an external device through the signal terminal 2a of the external connection terminals 2. Thereby, the microcomputer 4 performs an operation according to the specified command, such as reading data from the memory, and transmits the result to an external device through the signal terminal 2a. In this case, commands and data are transmitted between the IC card 1 and the external device through one signal terminal 2a. Therefore, transmission of a large amount of data is performed by a chronologically serial data signal train.
第6図においても、データの入出力は信号端子−2aを
通じて行われ、この場合は電源供給端子と信号伝達端子
をこの信号端子2aで兼用とし、外部接続端子数を少く
している。これによれば第7図に示すように時系列的に
直列なデータ信号列を電源電圧に重量しした形となる。In FIG. 6, data input/output is also performed through the signal terminal 2a, and in this case, the signal terminal 2a serves both as a power supply terminal and a signal transmission terminal, thereby reducing the number of external connection terminals. According to this, as shown in FIG. 7, a time-series serial data signal train is weighted to the power supply voltage.
一方、第8図に示す回路では、外部接続端子2として複
数のデータ信号端子と、データを格納するメモリの位置
を示す複数のアドレス信号端子と、リード又はライト等
の状態を制御する信号端子などを持っている。これによ
れば、上記複数のデータ信号は、例えば8ビツトあるい
は16ビツトを一つの単位としており、この単位データ
信号は並列信号として取扱われ、アドレス信号によって
メモリ6に対するリードまたはライトする位置を示す。On the other hand, in the circuit shown in FIG. 8, the external connection terminals 2 include a plurality of data signal terminals, a plurality of address signal terminals indicating the memory location where data is stored, and a signal terminal for controlling the state of read or write, etc. have. According to this, the plurality of data signals have a unit of, for example, 8 bits or 16 bits, and this unit data signal is treated as a parallel signal, and indicates a read or write position in the memory 6 by an address signal.
次に、コントロール信号により、リードまたはライトの
指定とそのタイミングを与えて、メモリ6内のデータを
リードしたり、メモリ6内へデータをライトする。この
動作を一つのデータ単位毎に行なうことによって、連続
したデータ群について、メモリ6内のデータをリードし
たり、メモリ6ヘデータをライトしたりすることができ
る。Next, a read or write designation and its timing are given by a control signal, and data in the memory 6 is read or data is written into the memory 6. By performing this operation for each data unit, data in the memory 6 can be read or data can be written to the memory 6 for continuous data groups.
従来のICカード1は以上のように構成されているので
、このICカード1と読取装置の間でデータビットを時
間的にシリアルに伝達するものでは、所要のデータを読
み出すのに時間がかかり、また、データビットを並列に
伝達するものでは、データアドレッシングに多量の接続
端子を要し、装置が大きくなって高価となるばかりでな
く、外部装置との接続に用いられる端子の接触の信頼性
が低下する。さらに、内部に収容するメモリの容量によ
って、接続端子の数が変化するため、標準化できないな
どの問題点があった。Since the conventional IC card 1 is configured as described above, if the data bits are transmitted serially in time between the IC card 1 and the reading device, it takes time to read out the required data. Furthermore, devices that transmit data bits in parallel require a large number of connection terminals for data addressing, which not only makes the device larger and more expensive, but also reduces the reliability of the contact of the terminals used for connection with external devices. descend. Furthermore, since the number of connection terminals varies depending on the capacity of the internal memory, there is a problem that standardization is not possible.
この発明は上記のような問題点を解消するためになされ
たもので、データの読み取りおよび書き込みを高速化で
きるとともに、端子数を少なくし、小形で信頼性が高く
、安価にできるとともに、メモリの容量に関係なく外部
接続端子数を標準化できるICカードを得ることを目的
とする。This invention was made to solve the above-mentioned problems, and it is possible to speed up data reading and writing, reduce the number of terminals, make it compact, highly reliable, and inexpensive, as well as improve memory performance. The purpose is to obtain an IC card that can standardize the number of external connection terminals regardless of capacity.
この発明にかかるICカードは、外部装置に接続されて
、データおよびこのデータを読み書きするメモリ上の位
置を指定するためのデータを、それぞれ入出力する複数
のデータ端子と、上記外部装置に接続されて、上記読み
書きに関する動作を指示するためのコントロール信号を
入出力する複数のコントロール端子とを備えて、上記コ
ントロール信号の入力にもとづき、コントロール回路が
上記各データの上記メモリに対する読み書きを制御する
構成としたものである。An IC card according to the present invention has a plurality of data terminals that are connected to an external device and input and output data and data for specifying a memory location where the data is read and written, and a plurality of data terminals that are connected to the external device. and a plurality of control terminals for inputting and outputting control signals for instructing operations related to reading and writing, and a control circuit controls reading and writing of each of the data to and from the memory based on input of the control signals. This is what I did.
この発明におけるコントロール回路は、複数のコントロ
ール端子からデータの読み書きに必要なリセット信号、
読み書き指示信号などのコントロール信号が入力され、
これらのコントロール信号にもとづいて、複数のデータ
端子からの複数のデータおよびこれらのデータを読み書
きするメモリ上の位置を指定するデータを、入出力制御
するように作用する。The control circuit in this invention includes a reset signal necessary for reading and writing data from a plurality of control terminals,
Control signals such as read/write instruction signals are input,
Based on these control signals, it acts to control input/output of a plurality of data from a plurality of data terminals and data specifying a location on the memory where these data are read/written.
以下、この発明の一実施例を図について説明する。第1
図において、1はICカード、2人はこのICカード1
に設けられ、外部装置とのデータ伝達を行なう複数のデ
ータ端子、3AはICカード1内のデータライン、2B
はこのデータライン3A上のデータを制御する信号を入
力するためのコントロール端子、3BはICカード1内
のコントロールライン、2CはICカード1に電源を供
給する電源端子、6はICカード1の内部に設けられた
データ記憶素子であるメモリ、7は外部装置とICカー
ド1内のメモリ6との間で、外部装置の指令(コマンド
)に応じて、メモリ6を制御するコントロール回路、8
はICカード1のメモIJ 6のデータを、外部電源の
供給断時に保護するバックアンプ用電源、9はこのバッ
クアップ電源8と外部電源との切分けを制御するバック
アップ制御回路である。An embodiment of the present invention will be described below with reference to the drawings. 1st
In the figure, 1 is an IC card, and 2 people are this IC card 1.
3A is a data line inside the IC card 1; 2B is a data line provided in the IC card 1;
is a control terminal for inputting a signal to control the data on this data line 3A, 3B is a control line inside the IC card 1, 2C is a power supply terminal that supplies power to the IC card 1, and 6 is an internal terminal of the IC card 1. A memory 7, which is a data storage element provided in the IC card 1, is a control circuit 8 that controls the memory 6 between an external device and the memory 6 in the IC card 1 according to commands from the external device.
Reference numeral 9 indicates a backup amplifier power supply that protects the data in the memo IJ 6 of the IC card 1 when the external power supply is cut off, and 9 indicates a backup control circuit that controls separation between the backup power supply 8 and the external power supply.
また、第2図はコントロール回路7の一実施例を示すブ
ロック接続図である。図において、10はプリセット可
能なカウンター回路、11はデータ端子2Aのデータの
状態を示すコントロール端子2Bの信号によって、カウ
ンター回路10又はメモリ6を制御するコマンド制御回
路である。Further, FIG. 2 is a block connection diagram showing one embodiment of the control circuit 7. As shown in FIG. In the figure, 10 is a presettable counter circuit, and 11 is a command control circuit that controls the counter circuit 10 or the memory 6 by a signal from a control terminal 2B indicating the state of data at a data terminal 2A.
次に動作について説明する。まず、ICカード1を外部
装置に、端子2A、2B、2Cを介して接続する。端子
2Cにより電源がICカード1に供給される°ことによ
って、ICカード1が動作可能状態となる。次に、コン
トロール端子2Bを介して、外部装置からICカード1
にコントロール信号が人力される。すなわち、コントロ
ール端子2BのR3T端子にはコントロール回路7を初
期状態に設定するリセット信号が人力され、RD端子に
はICカード1内に設けられたメモリ6の内容を読み出
すことを指示する信号が入力され、WR端子にはデータ
をメモリ6に書き込むことを指示する信号が入力され、
A/M端子にはデータライン3A上のデータの意味を示
す信号が入力される。Next, the operation will be explained. First, the IC card 1 is connected to an external device via the terminals 2A, 2B, and 2C. By supplying power to the IC card 1 through the terminal 2C, the IC card 1 becomes operational. Next, the IC card 1 is connected to the external device via the control terminal 2B.
The control signal is human-powered. That is, a reset signal for setting the control circuit 7 to the initial state is input to the R3T terminal of the control terminal 2B, and a signal instructing to read the contents of the memory 6 provided in the IC card 1 is input to the RD terminal. A signal instructing to write data to the memory 6 is input to the WR terminal.
A signal indicating the meaning of the data on the data line 3A is input to the A/M terminal.
次に、データ端子2Aが外部装置に接続されると、IC
カード1から読み出したデータまたはICカード1へ書
き込むデータおよびこれ等の各データのメモリ6上の位
置を指定するデータなどが4ビツト、8ビツト、16ビ
ツト等の複数のパラレルデータとしてデータライン3A
を通じてメモリ6に入出力される。すなわち、R3T端
子に入力されたリセット信号によりコントロール回路7
が初期設定された後、RD端子、WR端子およびA/M
端子からの入力信号により、各動作状態が指定される。Next, when the data terminal 2A is connected to an external device, the IC
Data read from the card 1 or data written to the IC card 1, data specifying the location of each of these data on the memory 6, etc. are transmitted as multiple parallel data of 4 bits, 8 bits, 16 bits, etc. to the data line 3A.
The signal is input to and output from the memory 6 through the memory 6. That is, the control circuit 7 is activated by the reset signal input to the R3T terminal.
After the initial settings are made, the RD terminal, WR terminal and A/M
Each operating state is designated by an input signal from the terminal.
例えば、RD端子へのリード信号の人力により読み出し
モードに、A/M端子への信号入力により番地指定モー
ドにそれぞれ指定され、次に、データ端子2Aに読み出
すべぎデータの先頭番地を指定するデータを与え、これ
をコントロール回路7で受取った後、メモリ6の読み出
し番地を指定する。こうすることにより、TCカード1
内のメモリ6から所定のデータが読み出され、データ端
子2Aへ読み出したデータが伝達され、これが外部装置
で読み取られることになる。For example, the read mode is specified by a manual input of a read signal to the RD terminal, and the address specification mode is specified by a signal input to the A/M terminal, and then data specifying the first address of the data to be read is sent to the data terminal 2A. After receiving this in the control circuit 7, the read address of the memory 6 is designated. By doing this, TC card 1
Predetermined data is read from the internal memory 6, the read data is transmitted to the data terminal 2A, and is read by an external device.
先頭番地に引き続きデータを読み出す場合は、A/M端
子をメモリ6側に指定した後、リード指令信号の断続を
コントロール回路7に内蔵されたカウンター回路10に
より順次カウントアツプし、これによってメモリ6の内
容を順次読み出すことができる。一方、メモリ6への書
き込みは、コントロール端子2Bへのライト信号入力と
A/M端子へのアドレス信号入力とによって行なう。ま
ず、書き込むべきメモリ番地の先頭番地をデータ端子2
Aに与え、これによって、コントロール回路7に内蔵さ
れたカウンター回路を初期設定する。次に、書き込むべ
きデータをデータ端子2Aに与えた後、WR端子に書き
込み指令信号を与えることにより、ICカード1内のメ
モリ6の所定の位置に、データを書き込むことができる
。また、引き続き書き込む場合は、WR端子に与える書
き込み指令信号を断続することにより、順次書き込むこ
とができる。When reading data following the first address, after specifying the A/M terminal to the memory 6 side, the intermittence of the read command signal is counted up sequentially by the counter circuit 10 built in the control circuit 7. Contents can be read out sequentially. On the other hand, writing to the memory 6 is performed by inputting a write signal to the control terminal 2B and an address signal input to the A/M terminal. First, set the starting address of the memory address to be written to data terminal 2.
A, thereby initializing the counter circuit built in the control circuit 7. Next, after giving the data to be written to the data terminal 2A, the data can be written to a predetermined position in the memory 6 in the IC card 1 by giving a write command signal to the WR terminal. Further, when writing is to be continued, sequential writing can be performed by intermittent writing command signals applied to the WR terminal.
なお、上記実施例では、コントロール回路7にプリセッ
ト可能なカウンター回路1oを設けたものを示したが、
第3図に示すようにコントロール回路7に、マイクロプ
ロセッサ4Aとリードオンリーメモリ4Bおよびランダ
ムアクセスメモリ4cからなるプログラムメモリを設け
てもよく、上記実施例と同様の効果を奏する。In the above embodiment, the control circuit 7 is provided with a presettable counter circuit 1o, but
As shown in FIG. 3, the control circuit 7 may be provided with a program memory consisting of a microprocessor 4A, a read-only memory 4B, and a random access memory 4c, and the same effects as in the above embodiment can be obtained.
また、ICカード1を複数並列接続して、この中の1つ
または複数に選択的にアクセスすることも可能で、この
場合はコントロール端子2Bにカードセレクト信号を加
えるようにすればよい。It is also possible to connect a plurality of IC cards 1 in parallel and selectively access one or more of them, in which case a card select signal may be applied to the control terminal 2B.
さらに、上記実施例はICカード1について説明したが
、集積回路およびメモリを内蔵したカセットやカートリ
ッジ等の携帯可能な構造を持ったメモリ装置であっても
よく、上記実施例と同様の効果を奏する。Furthermore, although the above embodiment describes the IC card 1, a memory device having a portable structure such as a cassette or cartridge containing an integrated circuit and memory may also be used, and the same effects as in the above embodiment can be achieved. .
以上のように、この発明によれば、外部装置に接続され
て、データおよびこのデータを読み書きするメモリ上の
位置を指定するためのデータをそれぞれ入出力する複数
のデータ端子と、上記外部装置に接続されて、上記読み
書きに関する動作を指示するためのコントロール信号を
入出力するコントロール端子とを備えて、上記コントロ
ール信号にもとづき、コントロール回路が上記各データ
の上記メモリに対する読み書きを制御するように構成し
たので、外部機器との接続端子数を少なくでき、これに
よって端子接続状態の信頼性を高めることができるほか
、メモリ容量の大小に左右されない端子接続方式が実現
できる。また、これによる接続端子数の標準化並びに量
産化が可能になるものが得られる効果がある。さらに、
データ端子を複数としたため、外部装置とのデータ転送
を高速で行える効果がある。As described above, according to the present invention, a plurality of data terminals are connected to an external device and input/output data for specifying data and a location on the memory where the data is read/written, and and a control terminal that is connected to input and output a control signal for instructing the reading and writing operations, and the control circuit is configured to control reading and writing of each of the data to the memory based on the control signal. Therefore, the number of connection terminals with external devices can be reduced, thereby increasing the reliability of the terminal connection state, and realizing a terminal connection method that is not affected by the size of the memory capacity. Further, this has the effect of standardizing the number of connection terminals and making mass production possible. moreover,
Since there are multiple data terminals, data can be transferred to and from external devices at high speed.
第1図は、この発明の一実施例によるICカードを示す
ブロック接続図、第2図はこの発明のコントロール回路
の一実施例を示すブロック接続図、第3図はこの発明の
他の実施例を示すICカードのブロック接続図、第4図
は従来のICカードを示す正面図、第5図は従来のIC
カードの内部を示すブロック接続図、第6図は従来の集
積回路装置の内部を示す回路のブロック接続図、第7図
は従来のICカード又は集積回路装置のデータ伝達符号
を示すタイムチャート、第8図は従来のICメモリカー
トリッジの内部を示すブロック接続図である。
1はICカード、2Aはデータ端子、2Bはコントロー
ル端子、2Cは電源端子、4はマイクロコンピュータ、
4Aはマイクロプロセッサ、4B。
4Cはプログラムメモリ、6はメモリ、7はコントロー
ル回路、10はプリセット可能なカウンター回路、11
はコマンド制御回路。
なお、図中、同一符号ば同一、又は相当部分を示す。
第3図
4A:マイフロアロセラ+T 48.4C,ニブ
ロブ゛ラムメモ゛J第4図
第5図
第7図
第8図FIG. 1 is a block connection diagram showing an IC card according to an embodiment of the invention, FIG. 2 is a block connection diagram showing an embodiment of a control circuit of the invention, and FIG. 3 is another embodiment of the invention. Figure 4 is a front view of a conventional IC card, and Figure 5 is a diagram of a conventional IC card.
6 is a block connection diagram showing the inside of the card; FIG. 6 is a circuit block connection diagram showing the inside of a conventional integrated circuit device; FIG. 7 is a time chart showing data transmission codes of a conventional IC card or integrated circuit device; FIG. 8 is a block connection diagram showing the inside of a conventional IC memory cartridge. 1 is an IC card, 2A is a data terminal, 2B is a control terminal, 2C is a power supply terminal, 4 is a microcomputer,
4A is a microprocessor, 4B. 4C is a program memory, 6 is a memory, 7 is a control circuit, 10 is a presettable counter circuit, 11
is the command control circuit. In addition, in the figures, the same reference numerals indicate the same or equivalent parts. Fig. 3 4A: My Flora Rosera+T 48.4C, Nibroburum Memory J Fig. 4 Fig. 5 Fig. 7 Fig. 8
Claims (1)
を読み書きするメモリ上の位置を指定するためのデータ
をそれぞれ入出力する複数のデータ端子と、上記外部装
置に接続されて、上記読み書きに関する動作を指示する
ためのコントロール信号を入出力するコントロール端子
と、これらのコントロール信号によって上記データの上
記メモリに対する読み書きを制御するコントロール回路
とを備えたICカード。 (2)データを読み書きするメモリ上の位置の指定は、
プリセット可能なカウンタ回路によって行うようにした
ことを特徴とする特許請求の範囲第1項記載のICカー
ド。 (3)コントロール回路が、コントロール信号によって
プリセット可能なカウンタおよびメモリを制御するコマ
ンド制御回路とからなることを特徴とする特許請求の範
囲第1項記載のICカード。(4)コントロール回路が
データの意味を解釈するマイクロプロセッサおよびプロ
グラムメモリから構成されていることを特徴とする特許
請求の範囲第1項記載のICカード。 (5)メモリがバッテリバックアップされたランダムア
クセスメモリであることを特徴とする特許請求の範囲第
1項、第2項、第3項のいずれか1項記載のICカード
。 (6)メモリが電気的に書き込みができ、他の手段で一
括して消去できるリードオンリーメモリ(EPROM)
であることを特徴とする特許請求の範囲第1項、第2項
、第3項のいずれか1項記載のICカード。 (7)メモリが電気的に書き込みができ、電気的に消去
できるリードオンリーメモリ(EEPROM)であるこ
とを特徴とする特許請求の範囲第1項、第2項、第3項
のいずれか1項記載のICカード。[Scope of Claims] (1) A plurality of data terminals connected to an external device and inputting and outputting data and data for specifying a memory location where the data is read and written; An IC card comprising: a control terminal for inputting/outputting control signals for instructing the read/write operations; and a control circuit for controlling read/write of the data from/to the memory based on these control signals. (2) Specifying the memory location to read and write data is as follows:
2. The IC card according to claim 1, wherein the IC card is operated by a presettable counter circuit. (3) The IC card according to claim 1, wherein the control circuit comprises a command control circuit that controls a counter and a memory that can be preset by a control signal. (4) The IC card according to claim 1, wherein the control circuit comprises a microprocessor that interprets the meaning of the data and a program memory. (5) The IC card according to any one of claims 1, 2, and 3, wherein the memory is a battery-backed random access memory. (6) Read-only memory (EPROM) where the memory can be written electrically and erased all at once by other means.
An IC card according to any one of claims 1, 2, and 3, characterized in that: (7) Any one of claims 1, 2, and 3, wherein the memory is an electrically writable and electrically erasable read-only memory (EEPROM). IC card listed.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61125541A JPS62282393A (en) | 1986-05-30 | 1986-05-30 | Ic card |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61125541A JPS62282393A (en) | 1986-05-30 | 1986-05-30 | Ic card |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62282393A true JPS62282393A (en) | 1987-12-08 |
Family
ID=14912749
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61125541A Pending JPS62282393A (en) | 1986-05-30 | 1986-05-30 | Ic card |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62282393A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137081A (en) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | Ic memory card with eeprom |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54134934A (en) * | 1978-04-12 | 1979-10-19 | Toshiba Corp | Semiconductor memory device |
-
1986
- 1986-05-30 JP JP61125541A patent/JPS62282393A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS54134934A (en) * | 1978-04-12 | 1979-10-19 | Toshiba Corp | Semiconductor memory device |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04137081A (en) * | 1990-09-28 | 1992-05-12 | Fuji Photo Film Co Ltd | Ic memory card with eeprom |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR930009743B1 (en) | IC card reader and writer | |
JP2724046B2 (en) | IC memory card system | |
EP0569131B1 (en) | IC card | |
CN102314618B (en) | There is RFID interface and the RFID circuit of secondary interface and interrupt method thereof | |
JP3182425B2 (en) | Method and apparatus for protecting ROM data | |
JPH05233901A (en) | Confirming method for ic card and memory capacity of memory ic mounted on ic card and ic card | |
JPS62282393A (en) | Ic card | |
JPS623516B2 (en) | ||
US4387442A (en) | Controlled machine inhibition when control module is absent | |
JPS622399B2 (en) | ||
US5910652A (en) | Portable terminal apparatus for an IC card for supplying a power source voltage in a predetermined timing | |
JPS63200398A (en) | information processing equipment | |
JPS63268085A (en) | Portable memory medium reading and writing device | |
JPH0731720B2 (en) | IC card reader / writer | |
JP3190421B2 (en) | IC memory card system | |
JP3794081B2 (en) | Communication method of bus line communication encoder | |
JP2865476B2 (en) | Data input / output method in IC memory card, IC memory card and IC memory card system | |
JPS62254249A (en) | Reading system for card memory capacity | |
US5255380A (en) | Computer system with distributed RAM memory modules designed for CITO transmission | |
SU1589282A1 (en) | Memory controller | |
JP2706849B2 (en) | Optical coupling device and information device using the same | |
JP2001318907A (en) | Microcomputer incorporating flash memory | |
JPH01181146A (en) | Single-chip microcomputer | |
GB2108735A (en) | Electronic control means | |
JPH02220189A (en) | Portable ic card terminal equipment |