[go: up one dir, main page]

JPS62276552A - Pattern forming mask and method for fabricating electronic device by using it - Google Patents

Pattern forming mask and method for fabricating electronic device by using it

Info

Publication number
JPS62276552A
JPS62276552A JP61119244A JP11924486A JPS62276552A JP S62276552 A JPS62276552 A JP S62276552A JP 61119244 A JP61119244 A JP 61119244A JP 11924486 A JP11924486 A JP 11924486A JP S62276552 A JPS62276552 A JP S62276552A
Authority
JP
Japan
Prior art keywords
film
pattern
light
light transmittance
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61119244A
Other languages
Japanese (ja)
Inventor
Sakae Matsuzaki
栄 松崎
Ryoichi Ono
小野 良一
Yuzuru Fujita
譲 藤田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Microcomputer System Ltd
Hitachi Ltd
Original Assignee
Hitachi Ltd
Hitachi Microcomputer Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Microcomputer Engineering Ltd filed Critical Hitachi Ltd
Priority to JP61119244A priority Critical patent/JPS62276552A/en
Publication of JPS62276552A publication Critical patent/JPS62276552A/en
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/70Microphotolithographic exposure; Apparatus therefor
    • G03F7/70216Mask projection systems
    • G03F7/70283Mask effects on the imaging process
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/50Mask blanks not covered by G03F1/20 - G03F1/34; Preparation thereof

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)

Abstract

PURPOSE:To obtain the desired thickness of an insulating film without increasing a number of manufacturing steps by forming a third part middle in light- transmittance between a first and a second parts in addition to the first part high in light transmittance and the second part having no light-transmittance. CONSTITUTION:The part 1 is the pattern of the substrate 11 perfectly coated with Cr and made dark or impossible to transmit light, the part 2 is the middle pattern of the substrate 11 coated with Cr in the form of meshes or stripes and enabled to transmit half of the light, and the white light part 3 is not coated with any Cr and it can transmit all the light. When a resist 4 is exposed to light through this film M, the resist film 4 is controlled in film thickness to form a resist pattern having a deep hole 7 and a middle step part 8, and when the insulating film 5 is etched through the resist pattern, a deep etched hole 9a and a shallow etched step 10 a little mild on the inside are formed in accordance with the film thickness of the resist pattern in a contact hole 9.

Description

【発明の詳細な説明】 3、発明の詳細な説明 〔産業上の利用分野〕 本発明は電子装置、特に半導体装置製造のためのiIJ
ソグラフィ一工程に用いられろレジストのパターン形成
用マスク(レチクルとも呼ばれる)技術に関jる。
Detailed Description of the Invention 3. Detailed Description of the Invention [Field of Industrial Application] The present invention is an iIJ for manufacturing electronic devices, particularly semiconductor devices.
It relates to mask (also called reticle) technology for forming resist patterns used in the lithography process.

〔従来技術〕[Prior art]

半導体プロセス0.5μm〜1μmの配線幅を形成する
微小化時代に入っており、そのため光リソグラフィー技
術は多様化しつつある。
We have entered an era of miniaturization in which semiconductor processes form wiring widths of 0.5 μm to 1 μm, and therefore optical lithography techniques are diversifying.

一般的な元リソグラフィー技術においては、基板上に形
成したレジストの様な感光性樹脂膜にパターン形成用マ
スク(レチクル)を介して元(紫外線やX線)を照射し
、所望パターンの感光性樹脂膜を半導体基板上に形成す
ることが行なわれろ。
In general lithography technology, a photosensitive resin film such as a resist formed on a substrate is irradiated with a source (ultraviolet rays or A film is formed on a semiconductor substrate.

そしてこの感光性樹脂膜のパターンが、エツチング用マ
スクに用いられて半導体装置が形成されろ。
The pattern of this photosensitive resin film is then used as an etching mask to form a semiconductor device.

上記レチクルは光透過率の高い第1部分と光透過のない
第2部分とからなる。上記第2部分は透明なガラスの如
き基板の主面上にクロム(Cr )の様な金属膜を元じ
ゃへい膜として有しており、上記第1部分は上記光し苧
へい膜の形成されない透明なガラスの如き基板からなっ
ており、光じゃへい膜を所望パターンに形成することに
より感光性樹脂膜をそのパターンに対応して選択的に半
導体基板上に形成する。
The reticle is composed of a first portion having high light transmittance and a second portion having no light transmittance. The second part has a metal film such as chromium (Cr) as a barrier film on the main surface of a substrate such as transparent glass, and the first part has no barrier film formed thereon. It consists of a substrate such as transparent glass, and by forming a photoresist film in a desired pattern, a photosensitive resin film is selectively formed on the semiconductor substrate in accordance with the pattern.

上記の様に半導体基板上に選択的に設けられたレジスト
パターンはたとえばエツチング用マスクに利用されて、
上記半導体基板上に設けられている絶縁膜を選択的に除
去し、コンタクト孔あるいはスルーホールが形成される
。尚、コンタクト孔は配線と半導体基板との接合部に設
けられる穴部に、スルーホールは多層配線構造において
、眉間絶縁膜の上下に形成された上層配線と下層配線を
電気的に接続するためにこの眉間絶縁膜に形成された透
孔に対応する。
The resist pattern selectively provided on the semiconductor substrate as described above is used, for example, as an etching mask.
The insulating film provided on the semiconductor substrate is selectively removed to form a contact hole or a through hole. The contact hole is a hole provided at the junction between the wiring and the semiconductor substrate, and the through hole is used to electrically connect the upper and lower wiring formed above and below the eyebrow insulation film in a multilayer wiring structure. This corresponds to the through hole formed in the glabellar insulating film.

一方、微細化技術が発達する今日において、たとえばエ
ツチング技術は、微細加工が可能なドライエツチング技
術が多く用いられるようになってきている。
On the other hand, in today's era of advances in miniaturization technology, for example, dry etching technology that allows microfabrication is increasingly used as an etching technology.

尚、元リングラフイー技術の一例が、株式会社コロナ社
発行の[−集積回路工学(I)J(発行日1979年4
月5日)p78−p83に記載されている。
An example of the original Lingraphie technology is [-Integrated Circuit Engineering (I) J (Publication date: April 1979) published by Corona Co., Ltd.
May 5th) described on pages 78-83.

〔発明が解決しようとてる問題点〕[Problem that the invention is trying to solve]

これからの半導体装置の微細化プロセスにおいては前記
のドライエツチング技術は絶対必要視される。しかし、
ドライエツチング法の特徴は半導体基板に対し異方性エ
ツチングすることが容易であり、エツチングされろ側面
(端面)は垂直であることが多い。こうした場合、この
上にA2等を蒸着して配線層を設げようとする場合、コ
ンタクト部やスルーホール部でのlのカバレジがわるく
、エツジ部で断切れを生じ、断線不良等の問題を生じる
であろうことはすでに指摘され始めている。
In the future miniaturization process of semiconductor devices, the above-mentioned dry etching technique will be absolutely necessary. but,
A feature of the dry etching method is that it is easy to perform anisotropic etching on a semiconductor substrate, and the etched side surface (end surface) is often vertical. In such a case, when attempting to provide a wiring layer by vapor-depositing A2 or the like on top of this, the coverage of l at the contact area or through-hole area is poor, causing disconnection at the edge area, resulting in problems such as disconnection defects. We are already beginning to see what will happen.

このような問題の一つの解決法としては、ホトレジスト
を多層化し、複数回のホトエツチングを重ねて行うこと
によって、急峻にならない開口部(穴部)を形成するこ
とが可能であるが、この方法では工程数が増加すること
で望ましくないことがわかった。
One solution to this problem is to form a non-steep opening (hole) by layering the photoresist and photo-etching multiple times. This was found to be undesirable due to the increase in the number of steps.

本発明者等は上記問題を克服するためにマスク自体を改
造することを検討したことによってなされた発明である
This invention was created after the inventors of the present invention considered modifying the mask itself in order to overcome the above-mentioned problems.

本発明の一つの目的はレジストを利用して絶縁膜の処理
を行う場合に工程数を増加することな(、所望の絶縁膜
膜厚を得ることが可能なマスク技術を提供することにあ
る。
One object of the present invention is to provide a mask technique that can obtain a desired insulating film thickness without increasing the number of steps when processing an insulating film using a resist.

本発明の前記ならびにそのほかの目的と新規な特徴は本
明細書の記述および添付図面からあきらかになろう。
The above and other objects and novel features of the present invention will become apparent from the description of this specification and the accompanying drawings.

〔問題を解決するだめの手段〕[Failure to solve the problem]

本願において開示される発明のうち代表的なものの概要
を簡単に説明丁れば下記のとおりである。
A brief summary of typical inventions disclosed in this application is as follows.

本発明のパターン形成用マスクは、従来の光透過率の高
い第1部分及び光透過のない第2部分に加え、新たに上
記第1部分と上記第3部分との光透過率の間の値の光透
過率を有する第3部分を有している。
In addition to the conventional first part with high light transmittance and the second part with no light transmittance, the pattern forming mask of the present invention has a new value between the light transmittance of the first part and the third part. The third portion has a light transmittance of .

この第3部分は、上記第1部分と上記第2部分との間に
選択的に設げられて、感光性樹脂膜(レジスト)の1x
元時に上記感光性樹脂膜の膜厚を制御しうるようにその
光透過率が制御されている。
This third portion is selectively provided between the first portion and the second portion, and is formed of 1× of the photosensitive resin film (resist).
The light transmittance of the photosensitive resin film is controlled at the beginning so that the thickness of the photosensitive resin film can be controlled.

上記感光性樹脂膜の膜厚はI!元時に照射される光量す
なわち光強度が多いほど厚く形成できる。このことは感
光性樹脂膜の光化学反応の度合に依存することによる。
The film thickness of the above photosensitive resin film is I! The larger the amount of light irradiated at the beginning, that is, the light intensity, the thicker the layer can be formed. This is because it depends on the degree of photochemical reaction of the photosensitive resin film.

上記第3部分の光透過率の制御は透明な基板上に設けら
れた金属膜よりなる光しやへい膜のパターンをメツシュ
状又はストライプ状に形成することによって行なう。さ
らに、正確な光透過率の制御は上記金属膜のメツシュ密
度又は及びストライプ間隔を所望に変化させて行なう。
The light transmittance of the third portion is controlled by forming a mesh-like or stripe-like pattern of a light-shielding film made of a metal film provided on a transparent substrate. Furthermore, accurate control of light transmittance is achieved by changing the mesh density or stripe spacing of the metal film as desired.

〔作用〕[Effect]

上記した手段によれば、光透過率が制御されていること
により感光性樹脂膜の膜厚が所望に形成できる。すなわ
ち、コンタクト孔又はスルーホールを形成する場合コン
タクト孔又はスルーホール形成領域近傍において、コン
タクト孔中心又はスルーホール中心から離れるにしたが
って感光性樹脂膜の膜厚が、段階的又は連続的に増加j
る。その結果、たとえば感光性樹脂膜と被エツチング膜
(半導体基板上の絶縁膜)とのエツチング比がとれない
場合において、感光性樹脂膜の膜厚が所望に制御されて
いるため、被エツチング膜のエツチング量が上記感光性
樹脂膜の膜厚に反比例する。
According to the above-mentioned means, since the light transmittance is controlled, the photosensitive resin film can be formed with a desired thickness. That is, when a contact hole or a through hole is formed, the thickness of the photosensitive resin film increases stepwise or continuously in the vicinity of the contact hole or through hole formation region as the distance from the center of the contact hole or the center of the through hole increases.
Ru. As a result, for example, when the etching ratio between the photosensitive resin film and the film to be etched (insulating film on the semiconductor substrate) cannot be maintained, the thickness of the photosensitive resin film is controlled as desired, so that the film to be etched can be etched. The amount of etching is inversely proportional to the thickness of the photosensitive resin film.

そのため、本来のコンタクト孔又はスルーホール形成領
域の中心から離れるにしたがって被エツチング膜の膜厚
の薄い部分と被エツチング膜の膜厚の厚い部分(本来の
膜厚)とが順次形成されるようになる。その結果、コン
タクト孔又はスルーホールの近傍の段差が緩和され、被
エツチング膜上に形成される他の膜のステップカバレジ
が向上し断切れが防止でき、電子装置の歩留りが向上す
る。
Therefore, the thinner part of the film to be etched and the thicker part (original film thickness) of the film to be etched are formed in sequence as the distance from the center of the original contact hole or through hole forming area increases. Become. As a result, the level difference near the contact hole or through hole is reduced, step coverage of other films formed on the film to be etched is improved, cut-offs can be prevented, and the yield of electronic devices is improved.

また、被エツチング膜として絶縁膜を不純物導入用マス
クに利用する場合、イオン打込技術を用いた不純物導入
技術においては上記マスクの膜厚で半導体基板内へのイ
オン打込深さが決定できるため、所望の膜厚の不純物導
入用マスクを形成できることより、不純物導入層の深さ
、濃度を所望に制御でき、素子特性の向上が計れる。
In addition, when using an insulating film as a mask for impurity introduction as a film to be etched, the depth of ion implantation into the semiconductor substrate can be determined by the film thickness of the mask in impurity introduction technology using ion implantation technology. Since it is possible to form an impurity introduction mask with a desired film thickness, the depth and concentration of the impurity introduction layer can be controlled as desired, and device characteristics can be improved.

上記した被エツチング膜の膜厚制御や不純物導入用マス
クの膜厚制御は感光性m脂膜のパターン形成用マスクの
変更のみで容易に行なえるという作用で、工程数の増加
な(実施でき、上記目的が達成できる。
The film thickness control of the film to be etched and the film thickness of the mask for impurity introduction described above can be easily performed by simply changing the mask for patterning the photosensitive m-lipid film. The above objectives can be achieved.

〔実施例〕〔Example〕

第1図乃至第2図は本発明の一実施例を示すものであっ
て、第1図は同図x −x’線方向にそって階段的な膜
厚を有する絶縁膜(又はレジスト)を形成するのに用い
るパターン形成用マスクMのパターンの平面図、第2図
は第1図におけるX−マ視断面図である。
1 and 2 show an embodiment of the present invention, and FIG. 1 shows an insulating film (or resist) having a stepped film thickness along the x-x' line direction in the figure. FIG. 2 is a plan view of the pattern of the pattern forming mask M used for forming the pattern, and FIG. 2 is a sectional view taken along the X-axis in FIG.

11は石英系ガラスからなる透明基板、1,2は透明基
板11の主面にCrを選択的に形成した金属膜よりなる
光じゃへい膜パターンであ6゜第1図におけるハンチン
グ線が交差′1″る部分1は基板11全面にCrを形成
した第2部分としての暗部(元が不透過)パターンであ
り、・・ノチングが一方だけの部分2はCrをメツシュ
状(又はストライプ状)に形成した第3部分としての中
間部(元が半分透過)パターンであり、白ぬきの部分3
はCrが全(ない第1部分としての明部(元が全部透過
)である。この第3部分の光透過率は上記第1部分と第
2部分との光透過軍備の間の値に制御される。
11 is a transparent substrate made of quartz glass, 1 and 2 are light shielding film patterns made of a metal film in which Cr is selectively formed on the main surface of the transparent substrate 11, and the hunting lines in FIG. 1 intersect at 6°. 1" is a dark pattern (originally non-transparent) as a second part in which Cr is formed on the entire surface of the substrate 11. In the part 2 where the notching is only on one side, Cr is formed in a mesh shape (or stripe shape). This is the middle part (originally semi-transparent) pattern as the third part formed, and the white part 3
is the bright part (originally completely transmitted) as the first part where Cr is completely absent.The light transmittance of this third part is controlled to a value between the light transmittance of the first part and the second part. be done.

第3図は上記したマスクMK光を透過させた際の光強度
分布を第2図に対応させて表わした曲線図である。
FIG. 3 is a curve diagram corresponding to FIG. 2 and showing the light intensity distribution when the above-mentioned mask MK light is transmitted.

第4図は上記マスクMを使用してコンタクト孔あけのた
めに感光性樹脂としてのレジストに露光する場合の態様
を示す断面図である。(第1工程に相当する。) 4はレジスト膜(ポジ型)である。5は穴あけ加工され
る絶縁膜(被エツチング膜)、6は下地基#i(たとえ
ば半導体基板)である。
FIG. 4 is a sectional view showing a mode in which a resist as a photosensitive resin is exposed to light for forming a contact hole using the mask M. (This corresponds to the first step.) 4 is a resist film (positive type). 5 is an insulating film (film to be etched) to be drilled, and 6 is an underlying base #i (for example, a semiconductor substrate).

このようなマスクを通して光は明部では100%に露光
され、中間部では50%露光され、暗部では全く露光さ
れない。
Through such a mask, light is exposed to 100% in bright areas, 50% in intermediate areas, and not exposed at all in dark areas.

第5図は上記露光後に現像を行ってレジストの露光部分
を溶解除去しホトレジストパターンを形成した状態を示
す断面図である。(第2工程に相当する。) 同図に示すように露光の際の元の強度に比例してレジス
ト膜4の膜厚が制御される。その結果深い穴部7と中段
部8とを有するレジストパターンができる。  ゛ 第6図は上記レジストパターンを通して絶縁膜6をエツ
チングし開口部としてのコンタクト孔9をあけた状態を
示す断面図である。
FIG. 5 is a sectional view showing a state in which a photoresist pattern is formed by performing development after the above-mentioned exposure and dissolving and removing the exposed portion of the resist. (This corresponds to the second step.) As shown in the figure, the thickness of the resist film 4 is controlled in proportion to the original intensity during exposure. As a result, a resist pattern having deep hole portions 7 and middle portions 8 is formed. 6 is a sectional view showing a state in which the insulating film 6 is etched through the resist pattern to form a contact hole 9 as an opening.

同図に示すように絶縁膜6にあげられたコンタクト孔9
はレジストパターンの膜厚に対応して深くあけられた孔
部9aと内側面のやぞゆるやかな段部10とが形成され
ろ。(第3工程に相当てる。)第7図乃至第11図はマ
スクパターンの変形例を示すものである。
As shown in the figure, a contact hole 9 is formed in the insulating film 6.
A deep hole 9a corresponding to the thickness of the resist pattern and a slightly gradual step 10 on the inner surface are formed. (This corresponds to the third step.) FIGS. 7 to 11 show modified examples of mask patterns.

第7図はX方向及びY方向にそって階段的な膜厚を有す
る絶縁膜5を形成するのに用いろマスクパターンの平面
図である。
FIG. 7 is a plan view of a mask pattern used to form the insulating film 5 having stepwise thicknesses along the X and Y directions.

同図で1は全面Crを形成した暗部パターン(第2部分
)、2はメツシュ状にCrを形成した中間部パターン(
第3部分)、3は穴(コンタクト孔又はスルーホール)
に対応jる白ぬぎの明部(透明板のみ)パターン(第1
部分)である。
In the figure, 1 is a dark pattern (second part) in which Cr is formed on the entire surface, and 2 is an intermediate pattern (second part) in which Cr is formed in a mesh shape.
3rd part), 3 is hole (contact hole or through hole)
Bright part of white cloth (transparent plate only) pattern corresponding to (first
part).

第8図は第7図のマスクパターンの変形例であって、明
部パターン3を取り囲むように中間部パターン2が形成
されたマスクパターンである。
FIG. 8 is a modification of the mask pattern shown in FIG. 7, and is a mask pattern in which an intermediate pattern 2 is formed to surround a bright pattern 3.

第9図は第1図で示したマスクパターンの変形であって
、穴となる明部パターン3の一方側のみに中間部パター
ン2を設けたもので穴(開口部)を形成する場合階段状
の絶縁膜5の膜厚変化は一方側にのみ形成されろ。
FIG. 9 is a modification of the mask pattern shown in FIG. 1, in which the intermediate pattern 2 is provided only on one side of the bright pattern 3 which becomes the hole. The thickness change of the insulating film 5 is formed only on one side.

第1図及び第9図で示したマスクパターンはコンタクト
孔のみならず交差する幅の狭い配線間を接続−f′るだ
めのスルーホールに適用する場合(第23図を参照)に
も利用して有利である。
The mask patterns shown in Figures 1 and 9 can be used not only for contact holes but also for through-holes (see Figure 23) for connecting narrow wiring lines that intersect with each other. It is advantageous.

第10図は明部パターン3のX方向及びY方向にそって
中間部パターン2を有するマスクパターンであう。第1
1図は第10図のマスクパターンの変形例である。これ
ら第10図及び第11図のマスクパターンは穴に対して
斜め方向(矢印Z方向)に階段部(又は斜面部)を設け
ろ場合に適合する。
FIG. 10 shows a mask pattern having an intermediate pattern 2 along the X and Y directions of the bright pattern 3. 1st
FIG. 1 is a modification of the mask pattern shown in FIG. 10. The mask patterns shown in FIGS. 10 and 11 are suitable for providing a step part (or slope part) in an oblique direction (direction of arrow Z) with respect to the hole.

第12図乃至第15図は前記実施例で示したマスクパタ
ーンの中間部パターン(2)を拡大した平面図である。
FIGS. 12 to 15 are enlarged plan views of the intermediate pattern (2) of the mask pattern shown in the above embodiment.

同図でハンチングを施した部分16はCr膜部分(第2
部分と同様)であり、その他の部分は第1部分に相当j
る。
In the figure, the hunting part 16 is the Cr film part (second
), and the other parts correspond to the first part j
Ru.

第12図はCr膜16をストライプ状に配置した場合の
例で、ストライプの@X7.ストライプの間隔X、を選
ぷことにより光透過率を任意に変えることができる。た
とえばX、の値は0.001〜o、o o sの範囲で
変えろことにより最適の光透過率をもつ中間部パターン
を形成できる。
FIG. 12 shows an example in which the Cr film 16 is arranged in a stripe pattern. By selecting the stripe spacing X, the light transmittance can be changed arbitrarily. For example, by changing the value of X within the range of 0.001 to o.o.s., an intermediate pattern with optimum light transmittance can be formed.

このストライプ状パターンは縦方向以外に横方向、斜め
方向等に形成¥ろことができる。
This striped pattern can be formed not only in the vertical direction but also in the horizontal direction, diagonal direction, etc.

第13図はサイノ目状のCr膜16を交互に(市松模様
)に配置した場合の例である。一つの目の幅Xを適宜に
選ぶことにより粗い目から細い目までのメツシュパター
ンをうろことができる。
FIG. 13 shows an example in which the cylindrical Cr films 16 are arranged alternately (in a checkered pattern). By appropriately selecting the width X of one mesh, mesh patterns from coarse to fine can be created.

第14図はCr膜16をまだら状として縦横に配置した
例、第15図は第14図の変形例で白抜きまだら状とし
た場合である。いずへの場合も、Cr膜部の幅XI+白
抜き部の幅x2として、x、/x。
FIG. 14 shows an example in which the Cr film 16 is arranged vertically and horizontally in a mottled manner, and FIG. 15 is a modification of FIG. 14 in which it is formed in a mottled white pattern. In either case, the width XI of the Cr film part + the width x2 of the white part is x, /x.

の値を選ぶことにより、光透過率を任意に変えることが
できろ。
By choosing the value of , the light transmittance can be changed arbitrarily.

第16図乃至第17図は本発明の他の実施例を示すもの
であって、第16図はテーパ状の内側面を有する穴をあ
げるのに用いるマスクパターンの断面図、第17図は上
記マスクに光を透過させた際の光強度分布を示す曲線図
である。
16 and 17 show other embodiments of the present invention, in which FIG. 16 is a cross-sectional view of a mask pattern used to form a hole having a tapered inner surface, and FIG. 17 is a cross-sectional view of the mask pattern described above. It is a curve diagram showing a light intensity distribution when light is transmitted through a mask.

第16図において、11は石英ガラスからなる透明基板
、1,2はガラス面11にCr等の元し!へい膜のパタ
ーンである。
In FIG. 16, 11 is a transparent substrate made of quartz glass, and 1 and 2 are glass surfaces 11 coated with Cr or the like. This is a pattern of the membrane.

このパターンのうち1は全面にCrを形成した暗部パタ
ーン(第2部分)であり、2はCrをメツシュ状又はス
トライプ状に形成した中間部ノくターン(第3部分)で
あり、3はCrの全くない明部(第3部分)である。
Among these patterns, 1 is a dark pattern (second part) in which Cr is formed on the entire surface, 2 is a middle part pattern (third part) in which Cr is formed in a mesh or stripe shape, and 3 is a dark pattern (second part) in which Cr is formed on the entire surface. This is the bright part (third part) where there is no color.

上記中間部パターン2のストライプ状ないしメツシュ状
のCrは暗部パターン1側を密に、明部パターン3側を
粗になるように階段的な変化をもってそのストライプ間
隔又はメッシュ密度が制御形成されている。
The striped or mesh-like Cr of the intermediate pattern 2 is formed so that the stripe spacing or mesh density is controlled in a stepped manner so that it is denser on the dark pattern 1 side and coarser on the bright pattern 3 side. .

第20図乃至第22図はこの中間部パターン2と隣接す
るパターンとを拡大して示す平面図である。
FIGS. 20 to 22 are enlarged plan views showing the intermediate pattern 2 and adjacent patterns.

このうち、第20図においては、中間部パターン2はス
トライプ状に形成され、ストライプ間隔は明部側(2a
)を太き(、暗部側(2b)を小さく形成しである。
Among these, in FIG. 20, the intermediate pattern 2 is formed in a stripe shape, and the stripe interval is on the bright side (2a
) is made thicker (and the dark side (2b) is made smaller).

第21図はメツシュ状の中間部パターン2を示す。FIG. 21 shows a mesh-like intermediate pattern 2.

第22図はまだら状の中間部パターン2を示す。FIG. 22 shows a mottled intermediate pattern 2.

上記のようなCr膜の密度が粗密に変化j石中間部ハタ
ーン(2a〜2b)を有丁ルマスクパターンに光を透過
させた際の光強度分布は第17図に曲線図で示されるよ
うに制御される。
The density of the Cr film as described above changes in density, and the light intensity distribution when light is transmitted through the patterned mask pattern in the middle part of the stone (2a to 2b) is as shown in the curve diagram in Figure 17. controlled by.

同図に示すように中間部パターン2に対応j石部分の光
強度は10%から30%まで段階的にないし傾斜した曲
線を有する。
As shown in the figure, the light intensity of the j-stone portion corresponding to the intermediate pattern 2 has a stepwise or inclined curve from 10% to 30%.

第18図は上記マスクを使用してコンタクト孔形成のた
めにレジスト露光する場合の形態を示す断面図である。
FIG. 18 is a cross-sectional view showing a case where the mask is used to expose a resist to form a contact hole.

4はレジスト膜(ポジ型)、5は絶縁膜、6は半導体基
板である。
4 is a resist film (positive type), 5 is an insulating film, and 6 is a semiconductor substrate.

同図に示すように光強度分布に反比例した厚さの膜厚の
レジストパターン4が形成され、レジストパターンのテ
ーパ角θを正確に制御する。
As shown in the figure, a resist pattern 4 having a thickness inversely proportional to the light intensity distribution is formed, and the taper angle θ of the resist pattern is accurately controlled.

第19図は上記レジストパターンを使用して絶縁膜5を
ドライエツチングした状態を示す断面図である。
FIG. 19 is a sectional view showing a state in which the insulating film 5 is dry-etched using the resist pattern described above.

同図に示すように絶縁膜5はマスクの明部3に対応する
部分では完全にエツチングされ、中間部2に対応する部
分ではテーパ状となり、同図に示すようなコンタクト孔
19が得られろ。
As shown in the figure, the insulating film 5 is completely etched in the part corresponding to the bright part 3 of the mask, and becomes tapered in the part corresponding to the middle part 2, so that a contact hole 19 as shown in the figure is obtained. .

次に、さらに詳しく本発明のパターン形成用マスクを用
いた電子装置の製造方法を第23図、第24図を用いて
説明する。尚以下に示す例は上記した第5図、第6図の
間の詳しい説明である。
Next, a method for manufacturing an electronic device using the pattern forming mask of the present invention will be explained in more detail with reference to FIGS. 23 and 24. The example shown below is a detailed explanation between FIG. 5 and FIG. 6 described above.

まず、レジスト膜4と被エツチング膜としての絶縁膜(
SiOx膜)4とのエンチング比が十分大きな場合につ
いて説明する。
First, the resist film 4 and the insulating film (
A case where the etching ratio with respect to SiOx film) 4 is sufficiently large will be explained.

筆1番目の方法は、第5図に示すよ5にレジメト膜4が
パターニングされ・た後、Sin、膜5のみをエツチン
グするガス(CHF3又はCF、)を用いてリアクティ
ブ・イオン・エツチング(RIEと称丁。)の如き異方
性のドライエツチング技術ヲ用いてSin、膜4をその
膜厚の途中までエツチングし、第23図(A)のような
断面形成を形成する。
In the first method, after the regimen film 4 is patterned as shown in FIG. Using an anisotropic dry etching technique such as RIE, the film 4 is etched to the middle of its thickness to form a cross section as shown in FIG. 23(A).

その後レジスト膜4のみをエツチングできるガス(O7
)を用いてRIEによりレジスト膜4のみをエツチング
し、第23図(B)に示すように点線で示されたレジス
ト膜4かも実線で示されたレジスト膜4形成とjる。次
にSin、膜5のみをエツチングできるガス(CF 4
又はCHFりを用(・て5ift膜5をエツチングし第
23図(C)に示すように5iOz膜5を加工し開口部
52を形成する。この方法では同一のRIE装置内でエ
ッチャントとなるガスの交換のみを行なうだげで所望の
膜厚のSin、膜5を得ることができろ利点を有するっ
そしてレジスト膜4を除去し第6図に示す断面構造を得
ることができる。
After that, a gas (O7
), only the resist film 4 is etched by RIE, and as shown in FIG. 23(B), the resist film 4 shown by the dotted line and the resist film 4 shown by the solid line are formed. Next, use Sin, a gas (CF4) that can only etch the film 5.
Alternatively, the 5ift film 5 is etched using CHF etching, and the 5iOz film 5 is processed to form an opening 52 as shown in FIG. 23(C). In this method, the etchant gas is This has the advantage that a Sin film 5 of a desired thickness can be obtained by only replacing the resist film 4, and the cross-sectional structure shown in FIG. 6 can be obtained by removing the resist film 4.

第2番目の方法は、第5図に示されろ断面構造を形成し
た後、レジスト膜4とSin!膜5を同一のエツチング
比でエツチングできるエッチャント(O2)を用いてR
IE法を用いて異方性エツチングを行ない第23図CB
)に示すような断面構造を形成jる。その後、S’+O
t膜5のみをエツチングできるエッチャント(CF、又
はCHF、)を用いて同一のRIE装置内で5iOz膜
5のみをエツチングし、第23図(C)に示すように開
口部52を形成する。その後レジスト膜4を除去し第6
図の構造を得ろ。
In the second method, after forming the cross-sectional structure shown in FIG. 5, resist film 4 and Sin! R using an etchant (O2) that can etch the film 5 at the same etching ratio.
Anisotropic etching was performed using the IE method and Fig. 23 CB
) to form a cross-sectional structure as shown in (). After that, S'+O
Using an etchant (CF or CHF) capable of etching only the T film 5, only the 5iOz film 5 is etched in the same RIE apparatus to form an opening 52 as shown in FIG. 23(C). After that, the resist film 4 is removed and the sixth
Obtain the structure of the diagram.

尚6は半導体基板を示す。Note that 6 indicates a semiconductor substrate.

次にエツチングマスク4と被エツチング膜5がレジスト
膜4と絶縁膜5(たとえばポリイミド系樹脂など)のよ
うに同−材料又は何らかの理由でエツチング比が大きく
とれない場合の製造方法を第23図、第24図を用いて
示す。この場合、エツチング比が犬ぎくとれないため、
レジスト膜4と絶縁膜5は同一量だけエツチング除去さ
れることに注目する必要がある。
Next, FIG. 23 shows a manufacturing method when the etching mask 4 and the film to be etched 5 are made of the same material as the resist film 4 and the insulating film 5 (for example, polyimide resin, etc.) or when a large etching ratio cannot be obtained for some reason. This is shown using FIG. In this case, the etching ratio cannot be adjusted to a certain level, so
It should be noted that the resist film 4 and the insulating film 5 are etched away by the same amount.

第5図に示される様にレジスト膜4がバターニングされ
た後、レジスト膜4と絶縁膜5を同一のエツチング比で
エツチングできるエッチャント(Ol)を用いてRIE
法でレジスト膜4と絶縁膜5を同じにエツチングし、第
23図(C)に示す開口部52を得ることができろ。こ
の場合は1回のエツチング除去で簡単に絶縁膜5の膜厚
を制御できる利点を有する。尚、この場合は絶縁膜5の
膜厚に対し、レジスト膜4の膜厚は十分大きくする必要
がある。
After the resist film 4 is patterned as shown in FIG. 5, it is etched by RIE using an etchant (Ol) that can etch the resist film 4 and the insulating film 5 at the same etching ratio.
By etching the resist film 4 and the insulating film 5 in the same manner using a method, the opening 52 shown in FIG. 23(C) can be obtained. In this case, there is an advantage that the thickness of the insulating film 5 can be easily controlled by one-time etching removal. In this case, the thickness of the resist film 4 must be made sufficiently larger than the thickness of the insulating film 5.

第24図は上記の場合の三層レジスト法の一例を示す。FIG. 24 shows an example of the three-layer resist method in the above case.

三層レジスト法は半導体基板6(上層は配線層を含む)
上の段差を緩和し、微細な加工を施丁時に用いられろ技
術で、基板6上に平坦化効果を有するポリイミド系樹脂
膜の如き絶縁膜5を形成し、その上面KSiO,膜のよ
うな無機膜50、さらにそのSin、膜50上にレジス
ト膜4を形成する。
The three-layer resist method uses a semiconductor substrate 6 (the upper layer includes a wiring layer)
An insulating film 5 such as a polyimide resin film having a flattening effect is formed on the substrate 6 by using a technique that reduces the height difference on the top and uses fine processing at the time of installation. A resist film 4 is formed on the inorganic film 50 and the Sin film 50.

通常の三層レジスト工程はレジスト4をエツチングマス
クに用いてSin、膜50をエツチングし、エツチング
されたSiQ、膜5をエツチングマスクとして下地膜と
しての絶縁膜5をRIE法でエツチングする。絶縁膜5
に開けられる開口部は異方性のRIE法で開けられるた
め、その幅はSin。
In a normal three-layer resist process, the Si film 50 is etched using the resist 4 as an etching mask, and the insulating film 5 as a base film is etched by RIE using the etched SiQ film 5 as an etching mask. Insulating film 5
The width of the opening is Sin because it is created using an anisotropic RIE method.

膜50の開口寸法精度に依存し、ウェットエツチング法
と比較して極めて高精度に形成できる。薄い5int膜
の開口はドライエッチ・/グ法又はウェットエツチング
法を用いて行なわれるが、その膜厚が薄いことにより開
口精度は極めて高(できるのが利点の一つでもある。こ
の場合重要な事項は平坦化効果を有j石絶縁膜50表面
が平坦になるように極めて膜厚を厚く形成する必要があ
り、そのため、絶縁膜5に開けられる開口部の段差は高
くなり、絶縁膜50上に設けられろ他の膜(たとえばア
ルミニウム配線層)が段切れする不良が発生jる欠点を
有する。
It depends on the accuracy of the opening size of the film 50, and can be formed with extremely high precision compared to the wet etching method. Openings in the thin 5-inch film are performed using dry etching or wet etching, but due to the thin film thickness, the opening accuracy is extremely high (one of the advantages is that it is possible to do so. The problem is that it is necessary to form the insulating film 50 extremely thickly so that the surface of the insulating film 50 has a flattening effect. Therefore, the step of the opening formed in the insulating film 5 becomes high, and the surface of the insulating film 50 becomes very thick. However, it has the disadvantage that other films (for example, aluminum interconnection layers) may break off, resulting in defects.

一方、第24図に示される三層レジスト法は絶縁膜5に
開口されろ開口部の幅が絶縁膜5の上層部と下層部との
で異っており、絶縁膜5の上層部の開口部の幅が大きく
形成されている。その結果、絶縁膜5上に形成される他
の膜(アルミニウム配線層)の段部でのステップカバレ
ジが向上し、段切れが防止できる。本発明の三層レジス
ト法を第24図(A)、(B)、(C)、(D)を用い
て説明する。
On the other hand, in the three-layer resist method shown in FIG. is formed with a large width. As a result, step coverage at the stepped portion of another film (aluminum wiring layer) formed on the insulating film 5 is improved, and step breakage can be prevented. The three-layer resist method of the present invention will be explained using FIGS. 24(A), (B), (C), and (D).

第24図(A)は第5図の構造に対応jるもので、レジ
スト膜4の膜厚が所望に制御されている断面構造を示す
。第5図との違いはポリイミド系樹脂膜5の膜厚が厚い
点と、レジスト膜4の下にSin。
FIG. 24(A) corresponds to the structure shown in FIG. 5, and shows a cross-sectional structure in which the thickness of the resist film 4 is controlled as desired. The difference from FIG. 5 is that the polyimide resin film 5 is thicker and there is a sinusoidal layer under the resist film 4.

膜のような無機膜50力を形成されている点である。The point is that a film-like inorganic film is formed.

この5in2膜50に開げられろ開口部は、ドライエッ
チング法又はウェットエツチング法により高精度な開口
精度で形成できる。尚、エッチャント(ガス又は工、チ
ンダ液)は5iOr膜50のみをエツチングできるもの
(0,又はHF液)を使用する。
The opening formed in this 5in2 film 50 can be formed with high opening accuracy by dry etching or wet etching. It should be noted that the etchant (gas, etching, tinting liquid) used is one that can etch only the 5iOr film 50 (0 or HF liquid).

次に、第24図(B)に示されるように、レジスト膜4
とポリイミド膜5を同時にエツチングできるエッチャン
ト(0,ガス)を用いRIE法でエツチングする。この
時レジスト膜4は点線に示されたものから実線に示され
たものに変化し、その変化分の膜厚の深さの溝51がポ
リイばド系樹脂膜5に形成されろ。尚Sin、膜50は
この時ポリイミド膜5のエツチングマスクとなる。
Next, as shown in FIG. 24(B), the resist film 4
Etching is performed by the RIE method using an etchant (0 gas) that can simultaneously etch the polyimide film 5 and the polyimide film 5. At this time, the resist film 4 changes from the one shown by the dotted line to the one shown by the solid line, and a groove 51 having a depth corresponding to the change in film thickness is formed in the polyimide resin film 5. Incidentally, the Sin film 50 serves as an etching mask for the polyimide film 5 at this time.

次に、第24図(C)に示されるようにレジスト膜4を
エツチングマスクとしてS 膜02 膜50ヲエツチン
グする。たとえばRIE法を用いてSin!膜50のみ
をエツチングできるガス(cF4.CHF、)を用いて
行なうことができる。もちろんウェットエツチング法で
行なっても良い。次に、レジスト膜4とポリイミド膜5
を同時にエツチングできるエツチングガス(0,)を用
いたRIE法を用いて、レジスト膜4とポリイミド系樹
脂膜5を同時にエツチングし、第24図(D)に示され
るような開口部52を形成する。
Next, as shown in FIG. 24(C), the S film 02 film 50 is etched using the resist film 4 as an etching mask. For example, using the RIE method, Sin! This can be carried out using a gas (cF4.CHF) that can etch only the film 50. Of course, wet etching may also be used. Next, resist film 4 and polyimide film 5
The resist film 4 and the polyimide resin film 5 are simultaneously etched using an RIE method using an etching gas (0,) that can simultaneously etch the resist film 4 and the polyimide resin film 5 to form an opening 52 as shown in FIG. 24(D). .

開口部52は幅の狭い部分53と幅の広い部分54とか
らなり、上記した従来の三層レジスト法の欠点が改善さ
れており、ポリイミド系樹脂膜5上に形成されるアルミ
ニウム配線のステップカバレジが向上する。すなわちス
テップカバレジは開口部の鴫が広いほど良い。
The opening 52 consists of a narrow part 53 and a wide part 54, and the above-described drawbacks of the conventional three-layer resist method are improved, and step coverage of the aluminum wiring formed on the polyimide resin film 5 is improved. will improve. In other words, the wider the opening, the better the step coverage.

以上のよ5Kt、て絶縁膜5に開口部を設ける。An opening is provided in the insulating film 5 by 5Kt as described above.

この開口部52はコンタクト孔又はスルーホールに適用
するのが良い。次にその応用について説明する。
This opening 52 is preferably applied to a contact hole or a through hole. Next, its application will be explained.

第25図は上下で交差する2層配520.21のスルー
ホールの開口部に本発明を適用した場合の平面図である
FIG. 25 is a plan view when the present invention is applied to the opening of a through hole in a two-layer arrangement 520.21 that intersects at the top and bottom.

第26図は第25図におけるx−x’断面図、第25図
は同じ<Y−Y’断面図である。
FIG. 26 is a sectional view taken along the line XX' in FIG. 25, and FIG. 25 is a sectional view taken along the <YY' line in FIG.

20は第1層Affl配線、21は層間絶縁膜、22は
第2層Aぷ配線、23はスルーホール部である。
20 is a first layer Affl wiring, 21 is an interlayer insulating film, 22 is a second layer Aff wiring, and 23 is a through hole portion.

55は上下配線の接触部を示す。Reference numeral 55 indicates a contact portion between the upper and lower wirings.

この場合、第1図乃至第2図に示されるマスクパターン
を用いて、第2層人!配線方向(Y方向)に長(、階段
状の両側面を有するスルーホール23を形成することに
より、狭い接触面積でかつ、カバレージの良い配庫接続
部を得ることができる。
In this case, using the mask patterns shown in FIGS. 1 and 2, the mask patterns shown in FIGS. By forming the through hole 23 having long (and stepped) side surfaces in the wiring direction (Y direction), it is possible to obtain a distribution connection portion with a small contact area and good coverage.

第28図乃至第29図はGaAsFETのゲート電極と
してのマノシェルーム状の電極24の形成に本発明によ
るマスクパターンを利用した場合の例を示す。すなわち
、第1図、または第2図に示すマスクパターンを用いて
レジスト25を階段状に形成°、A!を埋め込むように
堆積しく第28図)、このあとレジストを除去すること
によりマツシュルーム状ゲート電極24をうる(第29
図)。
FIGS. 28 to 29 show examples in which the mask pattern according to the present invention is used to form a manoshell-shaped electrode 24 as a gate electrode of a GaAsFET. That is, using the mask pattern shown in FIG. 1 or FIG. 2, the resist 25 is formed in a stepped shape. (Fig. 28), and then remove the resist to obtain a pine mushroom-shaped gate electrode 24 (Fig. 29).
figure).

尚、第28図、第29図のS、D+tGaAsFETの
ソース・ドレイン領域を示しており、GaAs基板(G
aAsub)に形成されたN型不純物導入層である。こ
のゲート電極構造はゲート長をせま(し、かつ、ゲート
電極の上層部が幅広に形成されているため、ゲート電極
と他の金属配線とのコンタクト抵抗を低減できろ。その
ためゲート抵抗の低減が計れる。
In addition, the source/drain regions of S, D+tGaAsFETs in FIGS. 28 and 29 are shown, and the GaAs substrate (G
This is an N-type impurity-introduced layer formed in (aAsub). This gate electrode structure has a short gate length, and the upper layer of the gate electrode is formed wide, so it is possible to reduce the contact resistance between the gate electrode and other metal wiring. It can be measured.

第30図、第31図は本発明のパターン形成用マスクを
用いてSin、膜27等をエツチングし、この5in2
膜27を不純物導入用マスクとして利用する場合の製造
方法の一例を示すものである。
FIGS. 30 and 31 show that the film 27, etc., are etched using the pattern forming mask of the present invention.
This shows an example of a manufacturing method in which the film 27 is used as a mask for impurity introduction.

第30図はnチャンネルMO8)ランジスタの形成状態
を示している。その製造方法の特徴は1度の不純物イオ
ン(たとえばヒ素As)の不純物導入工程により、ドレ
インD領域の不純物導入)VA 30に低濃度領域31
と高濃度領域を形成し、さらに、ソースSり臼域の窩m
度な不純物導入層30本同時に形成することができる点
にある。構造的な特徴は、ドレインDの領域のみに素子
耐圧を高める低濃度領域31があり、ソースS領域には
無いことであり、素子のソース抵抗の低減が可能である
FIG. 30 shows the formation of an n-channel MO8) transistor. The feature of the manufacturing method is that a one-time impurity introduction step of impurity ions (for example, arsenic As) is used to introduce impurities into the drain D region (VA 30) into the low concentration region 31.
A high concentration area is formed with
The advantage is that 30 highly impurity-introduced layers can be formed at the same time. A structural feature is that there is a low concentration region 31 that increases the device breakdown voltage only in the drain D region, but not in the source S region, and it is possible to reduce the source resistance of the device.

これらのことは、不純物イオンの打込み深さが不純物導
入用マスクとしてのSin、膜27の膜厚に反比例する
ためであり、Sin、膜27の段部28の膜厚が段部2
8以外の5iOz膜27の膜厚より小さいために可能と
なる。尚、GはNチャネルM○Sトランジスタのポリシ
リコンゲート電極、33はP型の不純物領域を示してい
る。
This is because the implantation depth of impurity ions is inversely proportional to the thickness of the Sin film 27 as a mask for impurity introduction, and the thickness of the stepped portion 28 of the Sin film 27 is
This is possible because the thickness is smaller than that of the 5iOz film 27 other than 8iOz. Note that G indicates a polysilicon gate electrode of an N-channel M○S transistor, and 33 indicates a P-type impurity region.

第31図は、GaAsFETのチャネル層となる不純物
導入層30の形成状態を示している。製造方法の特徴は
不純物導入用マスクとしてのSin、膜27に同図で示
される様な傾斜部29を形成して、シリコン81などの
不純物イオンを1回の不純物導入工程で基板(GaAs
 sub )33に導入し、深さの異なるチャネル層と
して不純物導入層30を形成する点にある。この原理は
第30図の説明で示したものと同様である。構造的な特
徴は、チャ坏ル層30の深さが、ドレインD側で浅く、
ソースS側で深いことである。そのため、ドレインD側
にチャネル層から拡がる空乏層を延びやすくして耐圧の
向上が計れるとともに、ソースS側のソース抵抗を低減
でき、GaAsFETの素子特性が向上する。
FIG. 31 shows the state of formation of an impurity-introduced layer 30 that becomes a channel layer of a GaAsFET. The manufacturing method is characterized by using Sin as a mask for impurity introduction, forming an inclined portion 29 on the film 27 as shown in the figure, and transferring impurity ions such as silicon 81 to the substrate (GaAs) in one impurity introduction step.
sub ) 33 to form an impurity-introduced layer 30 as a channel layer having different depths. This principle is similar to that shown in the explanation of FIG. The structural feature is that the depth of the chamfer layer 30 is shallow on the drain D side;
This is a deep matter on the source S side. Therefore, the depletion layer extending from the channel layer to the drain D side can be easily extended to improve breakdown voltage, and the source resistance on the source S side can be reduced, improving the device characteristics of the GaAsFET.

μ上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定され石
ものではなく、その要旨を逸脱しない範囲で種々に変更
可能であることはいうまでもない。
μAbove, the invention made by the present inventor has been specifically explained based on examples, but the present invention is not limited to the above-mentioned examples and is not limited to the above examples, and it is understood that various changes can be made without departing from the gist of the invention. Needless to say.

本発明はりソグラフィを利用する半導体装置のマスクパ
ターン全般に利用できろ。
The present invention can be used for general mask patterns of semiconductor devices using beam lithography.

〔効 果〕〔effect〕

本願において開示される発明のうち代表的なものによっ
て得られろ効果を簡単に説明丁れば次のとおりである。
A brief explanation of the effects obtained by typical inventions disclosed in this application is as follows.

感光性樹脂膜の露光剤のパターン形成用マスクの光透過
率を、パターン形成マスクの光しやへい膜パターンを変
化させることにより制御し、レジスト膜に照射されろ凭
t(又は光強度)を制御する。そのため、元t(又は光
強度)に依存する感光性樹脂膜の光化学反応を制御でき
ろため、現象後の感光性樹脂膜の膜厚や断面形状を制御
できる。
The light transmittance of the pattern-forming mask for the exposure agent of the photosensitive resin film is controlled by changing the light-shielding film pattern of the pattern-forming mask, and the amount of light (or light intensity) irradiated onto the resist film is controlled. Control. Therefore, since the photochemical reaction of the photosensitive resin film that depends on the element t (or light intensity) can be controlled, the film thickness and cross-sectional shape of the photosensitive resin film after the phenomenon can be controlled.

その結果、この感光性樹脂膜を利用することにより、コ
ンタクト孔部分やスルーホール部分の形状又は不純物濃
度分布、不純物導入層深さを制御でき、電子装置の歩留
りJPt!!f性を向上できろ。
As a result, by using this photosensitive resin film, it is possible to control the shape, impurity concentration distribution, and impurity-introduced layer depth of contact hole portions and through-hole portions, and the yield of electronic devices is increased by JPt! ! Improve your f-ability.

たとえば、コンタクト部分やスルーホール部分において
は、感光性樹脂膜の膜厚制御によって被エツチング膜の
断面形状を制御できるという作用でそれらの部分の段差
形状を制御できる。その結果コンタクト孔部分やスルー
ホール部分の破エツチング膜の開口部(穴)の幅を上側
が広く下側が狭(・形状にできるため、アルミニウム膜
などの他の膜を形成する場合、この開口部でのステップ
カバレジ性が同上し、断切n防止ができ、電子装置の製
造歩留りが向上する。
For example, in contact portions and through-hole portions, the cross-sectional shape of the film to be etched can be controlled by controlling the thickness of the photosensitive resin film, thereby controlling the step shape of those portions. As a result, the width of the opening (hole) in the etched film in the contact hole area or through hole area can be made wider on the upper side and narrower on the lower side. The step coverage is the same as above, cutting can be prevented, and the manufacturing yield of electronic devices is improved.

さらに、パターン形成用マスクのパターン変更のみで上
記した効果を得られるため、微細化プロセスの変更や集
積度の低下などを防止できる。
Furthermore, since the above-mentioned effects can be obtained only by changing the pattern of the pattern-forming mask, changes in the miniaturization process and reduction in the degree of integration can be prevented.

【図面の簡単な説明】[Brief explanation of drawings]

第1図乃至第3図は本発明によるパターン形成用マスク
の一実施例を示し、このうち、第1図は平面(底面)図
、第2図は第1図におけろX−/断面図、第3図は第2
図に対応する光透過率分布図、 第4図乃至第6図は第1図(第2図)のマスクを使用し
て開口部(穴)を形成する形態を示す工程断面図、 第7図乃至第11図は第1図のマスクの変形例を示す平
面(底面)図、 第12図乃至第15図は第1図におけろ第3部分(中間
部ンの拡大図、 第16図乃至第17図は本発明の他の一実施例を示し、
このうち第16図はマスクの断面図、第17図は第16
図に対応jる光透過率分布図、第18図乃至第19図は
第16図で示したマスクを使用して開口部(穴)を形成
する形態を示す工程断面図、 第20図乃至第22図は第16図におけろ一部の拡大図
、 第23図(A)、第23図(B)、第23図(C)は第
5図、第6図に示される製造工程のさらに詳しい工程断
面図、 第24図(A)、第24図(B)、第24図(C)、第
24図(D)は第5図、第6図に示されろ製造工程のさ
らに他の詳しい工程断面図、 第25図は本発明の他の一実施例を示す多層配線の平面
図、 第26図は第25図におけろx −x’断面図、第27
図は四Y−Y’断面図、 第28図乃至第31図は本発明によるマスクを使用した
場合の被加工物の例を示す断面図である。 11・・・ガラス基板、1・・・Crパターン(暗部)
、2・・・Crパターン(中間部)、3・・・明部、4
・・・ホトレジスト膜、5・・・絶縁膜、6・・・恭体
。 代理人 弁理士  小 川 勝 男 第  1  図 第  3  図 7゛1 第  4  図 第  5  図 第  6  図 ダー ボトレミパZト 、f−下り0ネオ 第  9  図    第 10  図第16図 第20図 第21図 第22図 第23図(A) 第 23 図(C’) δJ 第24 図(AI 第 24 図(E] 第 24図(C) 第24図CD)
1 to 3 show an embodiment of a pattern forming mask according to the present invention, in which FIG. 1 is a plan (bottom) view, and FIG. 2 is a cross-sectional view along the X line in FIG. 1. , Figure 3 is the second
4 to 6 are process cross-sectional views showing the form of forming openings (holes) using the mask of FIG. 1 (FIG. 2), and FIG. 11 to 11 are plan (bottom) views showing modified examples of the mask shown in FIG. 1, FIGS. 12 to 15 are enlarged views of the third portion (middle portion) in FIG. FIG. 17 shows another embodiment of the present invention,
Of these, Fig. 16 is a cross-sectional view of the mask, and Fig. 17 is a cross-sectional view of the mask.
FIGS. 18 to 19 are process cross-sectional views showing the form of forming openings (holes) using the mask shown in FIG. 16, and FIGS. Figure 22 is an enlarged view of a part of Figure 16, and Figures 23 (A), 23 (B), and 23 (C) are further details of the manufacturing process shown in Figures 5 and 6. Detailed process cross-sectional views, FIGS. 24(A), 24(B), 24(C), and 24(D) are shown in FIGS. 5 and 6. 25 is a plan view of a multilayer wiring showing another embodiment of the present invention; FIG. 26 is a sectional view taken along line x-x' in FIG. 25;
The figure is a sectional view taken along line 4YY', and FIGS. 28 to 31 are sectional views showing examples of workpieces using the mask according to the present invention. 11...Glass substrate, 1...Cr pattern (dark area)
, 2...Cr pattern (middle part), 3...Bright part, 4
... Photoresist film, 5... Insulating film, 6... Housing. Agent Patent Attorney Katsuo Ogawa Fig. 1 Fig. 3 Fig. 7-1 Fig. 4 Fig. 5 Fig. 6 Fig. Figure 22 Figure 23 (A) Figure 23 (C') δJ Figure 24 (AI Figure 24 (E) Figure 24 (C) Figure 24 CD)

Claims (1)

【特許請求の範囲】 1、光透過率の高い第1部分と、光透過が無い第2部分
と、前記第1部分の光透過率と前記第2部分の光透過率
の間の値の光透過率を有する第3部分と、を具備するこ
とを特徴とするパターン形成用マスク。 2、前記第3部分は前記第1部分と前記第2部分との間
の所望領域に設けられている特許請求の範囲第1項記載
のパターン形成用マスク。 3、前記第2部分は透明基板の主面上に設けられた金属
膜からなる光しやへい膜で構成され、前記第1部分は前
記光しゃへい膜が設けられない前記透明基板で構成され
、前記第3部分は前記光しやへい膜が選択的に前記透明
基板に設けられて前記第1部分と前記第2部分との組合
せよりなり、その結果、前記第3部分の光透過率が前記
第1部分のそれと前記第2部分のそれとの間に制御され
ていることを特徴とする特許請求の範囲第2項記載のパ
ターン形成用マスク。 4、前記第3部分に設けられた光しゃへい膜のパターン
はメッシュ状又は及びストライプ状に形成された金属膜
からなることを特徴とする特許請求の範囲第2項に記載
のパターン形成用マスク。 5、前記第3部分の金属膜の密度を前記第1部分から前
記第2部分に至たる径路において、段階的又は及び連続
的に変化させることによって、前記第3部分の光透過率
を制御することを特徴とする特許請求の範囲第4項記載
のパターン形成用マスク。 6、前記金属膜の密度は前記メッシュ密度又は及びスト
ライプ間隔を変化させることによって行なわれることを
特徴とする特許請求の範囲第4項記載のパターン形成用
マスク。 7、前記第3部分は前記第2部分に囲まれて設けられ、
前記第3部分の光透過率は前記第3部分の一方側から他
方側にかけて段階的ないしは傾斜的に変化していること
を特徴とする特許請求の範囲第1項記載のパターン形成
用マスク。 8、半導体基板の一主面上に設けられた絶縁膜上に感光
性樹脂膜を形成する第1工程と、光透過率の高い第1部
分と光透過の無い第2部分と前記第1部分の光透過率と
前記第2部分の光透過率との間の値の光透過率を有する
第3部分とを具備するパターン形成用マスクを介して前
記感光性樹脂膜に光を照射した後、現象し膜厚の制御さ
れた前記感光性樹脂膜を前記絶縁膜上に選択的に形成す
る第2工程と、前記選択的に設けられた感光性樹脂膜を
エッチング用マスクとして所望のパターンを前記絶縁膜
に形成する第3工程と、を具備する電子装置の製造方法
[Claims] 1. A first part with high light transmittance, a second part with no light transmittance, and light having a value between the light transmittance of the first part and the light transmittance of the second part. A pattern forming mask, comprising: a third portion having transmittance. 2. The pattern forming mask according to claim 1, wherein the third portion is provided in a desired area between the first portion and the second portion. 3. The second part is composed of a light shielding film made of a metal film provided on the main surface of a transparent substrate, and the first part is composed of the transparent substrate without the light shielding film, The third portion is formed by a combination of the first portion and the second portion in which the light-resistant film is selectively provided on the transparent substrate, and as a result, the light transmittance of the third portion is as high as the light transmittance. 3. The pattern forming mask according to claim 2, wherein the pattern forming mask is controlled between that of the first portion and that of the second portion. 4. The pattern forming mask according to claim 2, wherein the pattern of the light shielding film provided in the third portion is made of a metal film formed in a mesh shape or a stripe shape. 5. Controlling the light transmittance of the third portion by changing the density of the metal film of the third portion stepwise or continuously on the path from the first portion to the second portion. The pattern forming mask according to claim 4, characterized in that: 6. The pattern forming mask according to claim 4, wherein the density of the metal film is determined by changing the mesh density or the stripe spacing. 7. The third part is surrounded by the second part,
2. The pattern forming mask according to claim 1, wherein the light transmittance of the third portion changes in a stepwise or inclined manner from one side of the third portion to the other side. 8. A first step of forming a photosensitive resin film on an insulating film provided on one main surface of a semiconductor substrate, a first portion with high light transmittance, a second portion with no light transmission, and the first portion. After irradiating the photosensitive resin film with light through a pattern forming mask comprising a third portion having a light transmittance between the light transmittance and the light transmittance of the second portion, a second step of selectively forming the photosensitive resin film with a controlled film thickness on the insulating film; and using the selectively provided photosensitive resin film as an etching mask to form a desired pattern. A method of manufacturing an electronic device, comprising: a third step of forming an insulating film.
JP61119244A 1986-05-26 1986-05-26 Pattern forming mask and method for fabricating electronic device by using it Pending JPS62276552A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61119244A JPS62276552A (en) 1986-05-26 1986-05-26 Pattern forming mask and method for fabricating electronic device by using it

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61119244A JPS62276552A (en) 1986-05-26 1986-05-26 Pattern forming mask and method for fabricating electronic device by using it

Publications (1)

Publication Number Publication Date
JPS62276552A true JPS62276552A (en) 1987-12-01

Family

ID=14756531

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61119244A Pending JPS62276552A (en) 1986-05-26 1986-05-26 Pattern forming mask and method for fabricating electronic device by using it

Country Status (1)

Country Link
JP (1) JPS62276552A (en)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0455856A (en) * 1990-06-25 1992-02-24 Matsushita Electron Corp Photomask
JPH04344645A (en) * 1991-02-27 1992-12-01 American Teleph & Telegr Co <Att> Lithography technology and manufacture of phase shift mask
JPH07219206A (en) * 1993-11-15 1995-08-18 Hyundai Electron Ind Co Ltd Photomask
KR20020091632A (en) * 2001-05-31 2002-12-06 엘지.필립스 엘시디 주식회사 Slit type photo mask
JP2007514201A (en) * 2003-12-12 2007-05-31 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Method for forming a depression in the surface of a photoresist layer
JP2007173826A (en) * 2005-12-24 2007-07-05 Internatl Business Mach Corp <Ibm> Method of fabricating dual damascene structure
JP2008032887A (en) * 2006-07-27 2008-02-14 Toppan Printing Co Ltd Photomask, color filter, and liquid crystal display device
JP2009058606A (en) * 2007-08-30 2009-03-19 Toppan Printing Co Ltd Color filter and manufacturing method of the same, and photomask and liquid crystal display device
JP2011197553A (en) * 2010-03-23 2011-10-06 Toshiba Corp Exposure mask, method for manufacturing semiconductor device having impurity layer, and solid-state imaging device
CN103345118A (en) * 2013-07-05 2013-10-09 深圳市华星光电技术有限公司 Photomask, glass substrate and manufacturing method of glass substrate
CN106933023A (en) * 2017-05-09 2017-07-07 深圳市华星光电技术有限公司 A kind of preparation method of light shield and substrate of glass

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0455856A (en) * 1990-06-25 1992-02-24 Matsushita Electron Corp Photomask
JPH04344645A (en) * 1991-02-27 1992-12-01 American Teleph & Telegr Co <Att> Lithography technology and manufacture of phase shift mask
JPH07219206A (en) * 1993-11-15 1995-08-18 Hyundai Electron Ind Co Ltd Photomask
KR20020091632A (en) * 2001-05-31 2002-12-06 엘지.필립스 엘시디 주식회사 Slit type photo mask
JP2007514201A (en) * 2003-12-12 2007-05-31 ヒューレット−パッカード デベロップメント カンパニー エル.ピー. Method for forming a depression in the surface of a photoresist layer
JP2007173826A (en) * 2005-12-24 2007-07-05 Internatl Business Mach Corp <Ibm> Method of fabricating dual damascene structure
JP2008032887A (en) * 2006-07-27 2008-02-14 Toppan Printing Co Ltd Photomask, color filter, and liquid crystal display device
JP2009058606A (en) * 2007-08-30 2009-03-19 Toppan Printing Co Ltd Color filter and manufacturing method of the same, and photomask and liquid crystal display device
JP2011197553A (en) * 2010-03-23 2011-10-06 Toshiba Corp Exposure mask, method for manufacturing semiconductor device having impurity layer, and solid-state imaging device
CN103345118A (en) * 2013-07-05 2013-10-09 深圳市华星光电技术有限公司 Photomask, glass substrate and manufacturing method of glass substrate
WO2015000196A1 (en) * 2013-07-05 2015-01-08 深圳市华星光电技术有限公司 Photomask, glass substrate and manufacturing method thereof
US9482942B2 (en) 2013-07-05 2016-11-01 Shenzhen China Star Optoelectronics Technology Co., Ltd Mask, glass substrate and manufacturing method thereof
CN106933023A (en) * 2017-05-09 2017-07-07 深圳市华星光电技术有限公司 A kind of preparation method of light shield and substrate of glass

Similar Documents

Publication Publication Date Title
US6432619B2 (en) Method for reducing photolithographic steps in a semiconductor interconnect process
JPS62276552A (en) Pattern forming mask and method for fabricating electronic device by using it
KR100443064B1 (en) Image Reversal Method for Forming Small Scale Structures in Integrated Circuits
KR970007822B1 (en) Fabricating method of semiconductor device
US6630408B1 (en) Self alignment process to fabricate attenuated shifting mask with chrome border
JP2001083688A (en) Method for forming photomask and resist pattern, alignment precision measuring method, manufacture of semiconductor device
US5902717A (en) Method of fabricating semiconductor device using half-tone phase shift mask
KR100320798B1 (en) Reticle and Photoresist Evaluation Method Using the Reticle
KR100290588B1 (en) Method for forming conductive film pattern in semiconductor device
US12106962B2 (en) Patterning method and overlay measurement method
KR0137997B1 (en) Method for manufacturing contact hole of semiconductor device
KR100257770B1 (en) Fine conductive film pattern formation method of semiconductor device
KR970009821B1 (en) Fabrication method of semiconductor device
KR960003003B1 (en) Vlsi semiconductor device
KR100425859B1 (en) Repair method for badness of semiconductor layer patten in tft-lcd
KR100269632B1 (en) A method fabricating multi-interconnenction line
KR100212011B1 (en) Mask used in patterning and method of exposure using the same
KR20090072681A (en) Method of forming a semiconductor device
JP2004319637A (en) Method of forming alignment mark and method of manufacturing semiconductor device using the same
KR20000041874A (en) Mask for forming fine pattern and fabrication method thereof
KR100489521B1 (en) Reticle for fabricating multi-level pattern
KR20040086857A (en) A method for forming a overlay vernier of a semiconductor device
KR0165360B1 (en) A lithographic method for semiconductor and photomask for its using and photomask fabricating method
KR100209337B1 (en) Method for forming metal wiring with sog oxide film
KR20030033808A (en) An align key structure for improving in semiconductor device and method of fabricating the same