JPS62263646A - Inspecting device for wafer - Google Patents
Inspecting device for waferInfo
- Publication number
- JPS62263646A JPS62263646A JP61106711A JP10671186A JPS62263646A JP S62263646 A JPS62263646 A JP S62263646A JP 61106711 A JP61106711 A JP 61106711A JP 10671186 A JP10671186 A JP 10671186A JP S62263646 A JPS62263646 A JP S62263646A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- section
- inspection
- inspects
- wafers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
【発明の詳細な説明】
〔発明の目的〕
(産業上の利用分野)
本発明は、レジストプロセスを経てレジストパターンが
形成された半導体ウェハの各種検査を自動的に行うウェ
ハ検査装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Object of the Invention] (Industrial Application Field) The present invention relates to a wafer inspection device that automatically performs various inspections on a semiconductor wafer on which a resist pattern is formed through a resist process.
(従来の技術)
一般に、 IC,LSI等の集積回路は、 Si (
シリコン)ウェハ上にレジスト膜により所定のレジスト
パターンを形成したのち、エツチングプロセスにより一
部を加工し、不純物を導入してpn接合を形成したり、
あるいは、電極、配線を形成して製造される。これらの
各工程で必要な微細加工は。(Prior art) Generally, integrated circuits such as ICs and LSIs are made of Si (
After forming a predetermined resist pattern on a silicon (silicon) wafer using a resist film, a portion is processed using an etching process, and impurities are introduced to form a pn junction.
Alternatively, it is manufactured by forming electrodes and wiring. What microfabrication is required in each of these processes?
リソグラフィ(LithopraphY)技術により行
われる。This is done using lithography technology.
このリングラフィ工程は、ホトレジストにマスクパター
ンを転写するレジストプロセスと、レジストのパターン
を用いてその下地の膜を加工(エツチング)しレジスト
を除去するエツチングプロセスとからなっている。とこ
ろで、上記レジストプロセスは、レジスト塗布装置によ
りホトレジストを塗布するレジスト塗布工程と、このあ
とにベーキング炉に一定時間保持するソフトペーク工程
と。This phosphorography process consists of a resist process in which a mask pattern is transferred to a photoresist, and an etching process in which the underlying film is processed (etched) using the resist pattern and the resist is removed. By the way, the above-mentioned resist process includes a resist coating process in which a photoresist is applied by a resist coating device, and a soft baking process in which the photoresist is held in a baking oven for a certain period of time.
マスク合せ装置によりホトマスクを設定し露光装置知よ
り露光する露光工程と、現像装置により露光工程を経た
ウェハを現像する現像工程と、この現像工程後に現像の
不十分さやムラなどのチェックのために行われる検査工
程とからなっている。There is an exposure process in which a photomask is set by a mask alignment device and exposed by an exposure device, a development process in which the wafer that has undergone the exposure process is developed in a development device, and a test is carried out after this development process to check for insufficient development or unevenness. It consists of an inspection process.
ところで、上記検査工程は、現在、最も信頼度が高いと
されている目視により行われている。しかしながら、近
時、半導体製造の自動化が進んでおり、上記現像工程後
の検査の自動化が要求されている。また、これとあいま
って、半導体装置の集積度の高度化にともない、塵埃源
としての検査員をなくす要求も高まっている。By the way, the above-mentioned inspection process is currently performed by visual inspection, which is considered to be the most reliable method. However, in recent years, automation of semiconductor manufacturing has progressed, and automation of the inspection after the development process is required. In addition, as the degree of integration of semiconductor devices increases, there is a growing demand for eliminating inspectors as a source of dust.
(発明が解決しようとする問題点)
本発明は、リングラフィ工程における現像後の検査の自
動化に対する要望を勘案してなされたもので、上記検査
の完全自動化が可能なウェハ検査装置を提供することを
目的とする。(Problems to be Solved by the Invention) The present invention has been made in consideration of the desire for automation of post-development inspection in the phosphorography process, and an object of the present invention is to provide a wafer inspection device capable of completely automating the above-mentioned inspection. With the goal.
(問題点を解決するための手段と作用)レジストパター
ンが被着されたウェハを供給するウェハ供給部と、この
ウェハを位置決めして保持するウェハ保持部と、ウェハ
のレジスト膜厚を検査する膜厚検査部と、ウェハのレジ
ストパターンの表面検査を行う表面検査部と、ウェハの
良否を判定するシステム制御部と、ウェハの良否に従っ
て選択的に取捨して排出するウェハ排d部とからなり、
現像後のウェハ検査を完全自動化するようにしたもので
ある。(Means and effects for solving the problem) A wafer supply unit that supplies a wafer with a resist pattern adhered to it, a wafer holding unit that positions and holds the wafer, and a film that inspects the resist film thickness of the wafer. It consists of a thickness inspection section, a surface inspection section that inspects the surface of the resist pattern on the wafer, a system control section that determines the quality of the wafer, and a wafer discharge section that selectively discards and discharges the wafer according to its quality.
The wafer inspection after development is completely automated.
(実施例) 以下1本発明の一実施例を図面を参照して詳述する。(Example) An embodiment of the present invention will be described below in detail with reference to the drawings.
第1図は、この実施例のウェハ検査装置の構成を示して
いる。この装置は、レジスト現像終了後のウェハ(])
をウェハカセット(図示せず)に格納したまま搬送する
とともに後述するウェハ保持部(2)に供給するウェハ
供給部(3)と、このウェハ供給部(3)Kより供給さ
れたウェハ(1)が載置されかつオリエンテーションフ
ラットを利用してウェハ(1)の回転方向を整列させる
ウェハ保持部(2)と、このウェハ保持部(2)により
保持されているウェハ(1)のレジスト膜厚をウェハ(
1)の全面だわたって検査する膜厚検査部(4)と、レ
ジストパターンに対して選択的に照射された擬似平行の
ウェハ(1)の表面に付着している異物及び傷【基因す
る散乱光に基づいてこれら異物及び傷の有無をウェハ(
1)の全面にわたって検査する第1表面検査部(5)と
、レジストパターン例対して選択的に照射された擬似平
行光の照射位置における散乱光の強度分布に基づいてウ
ェハ(1)のレジストパターン不良を検査する第2表面
検査部(6)と、ウェハ(1)のあらかじめ設定された
複数個所においてマスクパターンの合せずれとパターン
線幅を各パターンのエツジの位置と距離を求めることに
よりサブミクロン精度で6+li定する第3夷+木*s
aくt7u−6,ノs4’i’−:’j4H9)Xl!
;lfim:s’;41jl及び第1ないし第3表面検
査部(5)、 (6)、 (7) K 215次搬送す
るウェハ搬送部(8)と、上記膜厚検査部(4)及び第
1ないし第3表面検査部(5)、 (6)、 (力にお
ける検査結果に基づいて当該ウェハ(1)の良否を判定
するシステム制御部(9)と、このシステム制御部(9
) Kより良品と判定さ、れたウェハ(1)を良品収納
カセットに収納し且つ不良品と判定されたウェハ(1)
を不良品カセットに収納するウェハ排出部(10)と、
システム制御部(9)K電気的に接続されウェハ供給部
(3)、ウェハ保持部(2)、ウェハ搬送部(8)及び
ウェハ排出部αQを有機的に統御する移送制御部(11
)とから構成されている。しか七で、ウェハ保持部(2
)は、ウェハ(1)をHaして着脱自在に吸着するステ
ージ(Xaと。FIG. 1 shows the configuration of a wafer inspection apparatus of this embodiment. This equipment is used to process wafers (]) after resist development is completed.
a wafer supply section (3) that transports the wafers stored in a wafer cassette (not shown) and supplies them to a wafer holding section (2) (described later); and a wafer (1) supplied from the wafer supply section (3)K. A wafer holder (2) on which the wafer (1) is placed and uses an orientation flat to align the rotational direction of the wafer (1), and a resist film thickness of the wafer (1) held by this wafer holder (2). Wafer (
The film thickness inspection section (4) that inspects the entire surface of 1) and the surface of the pseudo-parallel wafer (1) that is selectively irradiated with the resist pattern are inspected for foreign matter and scratches [caused by scattering]. The presence or absence of these foreign objects and scratches is detected based on light on the wafer (
A first surface inspection unit (5) that inspects the entire surface of the wafer (1) and a resist pattern of the wafer (1) based on the intensity distribution of scattered light at the irradiation position of pseudo-parallel light selectively irradiated with respect to the example resist pattern. A second surface inspection section (6) that inspects defects and the mask pattern misalignment and pattern line width at multiple preset locations on the wafer (1) are determined to submicron levels by determining the edge position and distance of each pattern. 3rd yi + tree*s that determines 6 + li with precision
act7u-6,ノs4'i'-:'j4H9)Xl!
;lfim:s';41jl and the first to third surface inspection sections (5), (6), (7) 1 to 3rd surface inspection unit (5), (6), system control unit (9) that determines the quality of the wafer (1) based on the force inspection results;
) The wafer (1) determined to be a good product by K is stored in the good product storage cassette, and the wafer (1) determined to be a defective product
a wafer ejection unit (10) for storing the wafer into a defective product cassette;
System control unit (9) K is electrically connected to the transfer control unit (11
). However, the wafer holding part (2
) is a stage (Xa) that attaches and detaches the wafer (1).
このステージ(1つ上に載置されているウェハ(1)の
オリエンテーションフラットを基準として口伝方向の位
置決めを行う整列部(図示せず)とからなっている。こ
の整列部は、ウェハ(])を基準ピンに対して押圧させ
るエアシリンダを主体とするものである。才な、5膜厚
検査部(4)は、ウェハ(1)を撮像するカメラ(13
)と、このカメラ(13からの撮像信号SAに基づきウ
ェハ(1)のレジスト膜厚を膜厚の違いにより発生する
干渉縞を利用して算出する画像処理部側と、ウェハ(1
)が吸着されているステージαのを保持して全面検査が
可能なように位置決めするX−Yテーブル(図示せず)
とからなっている。さらに、第1ないしf83表面検査
部(5)、 (6)、 (7)は、それぞれウェハ(1
)を撮像するカメラ(151,(16)、αηと、これ
らカメラ(151,α0.(1ηからの撮像信号SB、
8C,SDに基づきウェハ(1)について前述した所
定の表面処理を行う画像処理部ne、 (I叱■と、ウ
ェハ(1)が吸着されているステージ(1zを保持して
全面検査が可能なように位置決めするX−Yテーブル(
図示せず)と、ウェハ(1)に平行光を照射する照明手
段(図示せず)とからなっている。ここで、第3表面検
査物(7)は。This stage consists of an alignment section (not shown) that positions the wafer (1) in the oral direction based on the orientation flat of the wafer (1) placed one above it. The main body is an air cylinder that presses the wafer (1) against the reference pin.
), an image processing unit side that calculates the resist film thickness of the wafer (1) based on the imaging signal SA from the camera (13) using interference fringes generated due to the difference in film thickness, and
) is attached to the stage α and positions it so that the entire surface can be inspected (not shown).
It consists of Furthermore, the first to f83 surface inspection sections (5), (6), and (7) each have a wafer (1
) cameras (151, (16), αη) and imaging signals SB from these cameras (151, α0.(1η),
The image processing unit performs the above-mentioned predetermined surface treatment on the wafer (1) based on 8C and SD, and the stage on which the wafer (1) is adsorbed (1z can be held and inspected over the entire surface). X-Y table (
(not shown) and an illumination means (not shown) that irradiates the wafer (1) with parallel light. Here, the third surface inspection object (7) is.
光学倍率が高いため自動焦点機樗I21)がカメラση
に付設されている。Because the optical magnification is high, the automatic focus mechanism (I21) is the camera ση.
attached to.
しかして、上記構成のウェハ検査装置の作動について述
べる。The operation of the wafer inspection apparatus having the above configuration will now be described.
まず、検査開始と同時に、システム制御部(9)から移
送制御部(LDに制御信号SMが出力されると、移送制
御部(II)からは、ウェハ供給部(3)に制御信号S
Nが出力される。すると、ウェハ供給部(3)が起動し
ウニへカセットからウェハ(1)をウェハ保持部(2)
に移載する(第2図、ステップ(Sl))。ついで、ウ
ェハ保持部(2)にては、移送制御部(11)から出力
された制御信号SOにより、オリエンテーションフラッ
トを基準としたウェハ(1)の整列及び吸着を行う。First, at the same time as the start of the inspection, when the system control section (9) outputs a control signal SM to the transfer control section (LD), the transfer control section (II) sends a control signal S to the wafer supply section (3).
N is output. Then, the wafer supply unit (3) starts and transfers the wafer (1) from the cassette to the wafer holding unit (2).
(Fig. 2, step (Sl)). Next, in the wafer holding section (2), the wafer (1) is aligned and attracted based on the orientation flat based on the control signal SO output from the transfer control section (11).
ついで、ウェハ(1)が保持されたステージ(1つは、
移送制御部(11)からウェハ搬送部(8)に出力され
た制御信号SQにより、膜厚検査部(4)に搬送される
。しかして、膜厚検査部(4)にては、X−Yテーブル
により位置決めされながらカメラ(131によりウェハ
(1)の全面に関する撮像信号SAが画像処理部Iに出
力される。そして、この画像処理部α4)Kでは、レジ
スト膜厚の違いにより生じた干渉縞の形状によりレジス
ト膜厚が演算され、膜厚データを示す検査信号SKIが
システム制御部(9)に出力される(第2図。Next, a stage (one is
The wafer is transferred to the film thickness inspection section (4) by a control signal SQ output from the transfer control section (11) to the wafer transfer section (8). In the film thickness inspection section (4), the camera (131) outputs an imaging signal SA regarding the entire surface of the wafer (1) to the image processing section I while being positioned using the X-Y table. In the processing unit α4)K, the resist film thickness is calculated based on the shape of interference fringes caused by the difference in the resist film thickness, and an inspection signal SKI indicating film thickness data is output to the system control unit (9) (Fig. 2). .
ステップ(82))。ついで、膜厚検査が終了すると、
前と同様にして、ステージ(L2)は、第1表面検査部
(5)に搬送される。しかして、膜厚検査部(4)と同
様にして、撮像信号SBがカメラ(を籾から画像処理部
(19に出力される。そして1画像処理部(1′jJに
ては、ウェハ(1)全面について、閾値法により傷、異
物等に対応する散乱光発生部位を検出し、検出結果を示
す検査信号SK2がシステム制御部(9)に出力される
(第2図、ステップ(S3))。以下、同様にして。step (82)). Then, once the film thickness inspection is completed,
As before, the stage (L2) is transported to the first surface inspection section (5). Then, in the same manner as the film thickness inspection section (4), the imaging signal SB is output from the camera (unhulled rice) to the image processing section (19). ) On the entire surface, scattered light generating sites corresponding to scratches, foreign objects, etc. are detected by the threshold method, and an inspection signal SK2 indicating the detection result is output to the system control unit (9) (Fig. 2, step (S3)). .Do the same below.
第2表面検査部(6)からは、ウェハ(1)の広い面積
にわたるパターン形状不良に関する検出結果を示す検査
信号8に3が、ついで、第3表面検査部(7)からは、
マスクパターンの合せずれ並びにパターン線幅の良否を
示す検査信号SK4がシステム制御部(9)に出力され
る(第2図、ステップ(S4)、 (35) >’。From the second surface inspection section (6), 3 is sent to the inspection signal 8 indicating the detection result regarding pattern shape defects over a wide area of the wafer (1), and then from the third surface inspection section (7),
An inspection signal SK4 indicating the misalignment of the mask pattern and the quality of the pattern line width is output to the system control unit (9) (FIG. 2, steps (S4), (35)>'.
かくて、検査信号SK1. SK2. SK3. SK
4を入力してシステム制御部(9)にては、これらの検
査結果を総合的に判断して当該ウェハ(1)が良品か不
良品かを最終的に判定する(第2図、ステップ(S6)
”)。つぎに、システム制御部(9)における判定結果
に基づき、移送制御部へυからは、ウェノ・排出部([
1)に制御信号STが出力され、尚該ウェノ・(1)が
良品であると志1−) 自A1位紬+ふ−kLτ 諦
!r 工自凪て七スときは不良品収納カセットに収納す
る(第2図。Thus, the test signal SK1. SK2. SK3. S.K.
4 is input, and the system control unit (9) comprehensively judges these inspection results and finally determines whether the wafer (1) is a good product or a defective product (see step (FIG. 2)). S6)
”).Next, based on the determination result in the system control unit (9), from υ to the transfer control unit, the weno/discharge unit ([
A control signal ST is output to 1), and if the corresponding Weno (1) is a good product, 1-) Own A1 place Tsumugi + Fu-kLτ Give up! r When the factory calms down, store it in the defective product storage cassette (Fig. 2).
ステップ(87))。以上の操作は、ウェハ供給部(3
)により供給された各ウェハについてilJ次に行う。step (87)). The above operations are performed in the wafer supply section (3).
) is then performed on each wafer supplied by ilJ.
以上のように、この実施例のウェハ検査装置は。As described above, the wafer inspection apparatus of this embodiment is as follows.
リソグラフィ工程における現像終了後のウェハの各種検
査を、完全に自動的かつ高精度で行うことができる。と
くに、人が全く介在しないので高い洗浄度を維持するこ
とができ、超LSIなどの製造に適合するものとなる。Various inspections of a wafer after development in a lithography process can be performed completely automatically and with high precision. In particular, since there is no human intervention, a high degree of cleanliness can be maintained, making it suitable for manufacturing VLSIs and the like.
なお、上記実施例1’ifける検査項目は、任意に増減
してよい。たとえば、パターン第2表面検査部(6)に
おけるパターン形状検査は省略してもよい。Note that the inspection items in Example 1' may be increased or decreased as desired. For example, the pattern shape inspection in the pattern second surface inspection section (6) may be omitted.
さらに、第1ないし第3表面検査部(5)、 (6)、
(7)における検査を、1個の表面検査部にて同時的
に行うようにしてもよい。さらにまた、膜厚検査部(4
)及び第1ないし第3表面検査部(5)、 (6)、
(7)の順序は、任意に設定してよい。Furthermore, first to third surface inspection parts (5), (6),
The inspection in (7) may be performed simultaneously in one surface inspection section. Furthermore, the film thickness inspection department (4
) and first to third surface inspection sections (5), (6),
The order of (7) may be set arbitrarily.
本発明のウェハ検査装置は、リングラフィ工程における
現像終了後のウェノ・の各種検査を、完全に自動的かつ
高精度で行うことができる。よって、塵埃源である人が
介在することがなくなり、集積度が高い半導体装置の製
造に極めて適合したものとなる。The wafer inspection apparatus of the present invention can perform various inspections of the wafer after development in the phosphorography process completely automatically and with high precision. Therefore, there is no need for human intervention as a source of dust, making it extremely suitable for manufacturing highly integrated semiconductor devices.
第1図は本発明の一実施例のウェハ検査装備の構成図、
第2図は同じく作動説明のためのフローチャートである
。
(1):ウ エバ、 f2) :ウェハ保持
部。
(3):ウェハ供給部 (4) : &厚検査部
。
(5):第1表面検査部、 (6):第2表面検査
部。
(7):第3表面検査部、 (9)ニジステム制
御部、α0):ウェハ排出部。
代理人 弁理士 則 近 憲 佑
同 竹 花 喜久男
第2図FIG. 1 is a configuration diagram of wafer inspection equipment according to an embodiment of the present invention.
FIG. 2 is a flowchart for explaining the operation. (1): Wafer, f2): Wafer holder. (3): Wafer supply section (4): & Thickness inspection section. (5): First surface inspection section; (6): Second surface inspection section. (7): Third surface inspection section, (9) Niji system control section, α0): Wafer discharge section. Agent Patent Attorney Noriyuki Chika Yudo Kikuo Takehana Figure 2
Claims (2)
ウェハ供給部と、このウェハ供給部から供給されたウェ
ハを保持して位置決めするウェハ保持部と、このウェハ
保持部に保持されたウェハのレジスト膜厚を検査する膜
厚検査部と、上記ウェハ保持部に保持されたウェハに被
着されているレジストパターンの表面検査を行う表面検
査部と、上記膜厚検査部及び上記表面検査部における検
査結果に基づいて上記ウェハを良品と不良品とに区別し
てウェハ収納部へ収納させる制御部とを具備することを
特徴とするウェハ検査装置。(1) A wafer supply section that supplies a wafer with a resist pattern attached, a wafer holding section that holds and positions the wafer supplied from this wafer supply section, and a resist on the wafer held by this wafer holding section. a film thickness inspection section that inspects the film thickness; a surface inspection section that inspects the surface of the resist pattern adhered to the wafer held in the wafer holding section; and inspections in the film thickness inspection section and the surface inspection section. A wafer inspection apparatus comprising: a control section that classifies the wafers into good and defective wafers based on the results and stores the wafers in a wafer storage section.
1表面検査部並びに上記ウェハに被着されているレジス
トパターン形状不良を検査する第2表面検査部並びに上
記ウェハに被着されているレジストパターンのマスク合
わせずれ及びパターンの線幅を検査する第3表面査部か
らなることを特徴とする特許請求の範囲第1項記載のウ
ェハ検査装置。(2) The surface inspection section includes a first surface inspection section that inspects the wafer for scratches and foreign matter, a second surface inspection section that inspects the resist pattern shape defects attached to the wafer, and a second surface inspection section that inspects the resist pattern attached to the wafer. 2. The wafer inspection apparatus according to claim 1, further comprising a third surface inspection section for inspecting mask misalignment of a resist pattern and line width of the pattern.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61106711A JPS62263646A (en) | 1986-05-12 | 1986-05-12 | Inspecting device for wafer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61106711A JPS62263646A (en) | 1986-05-12 | 1986-05-12 | Inspecting device for wafer |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62263646A true JPS62263646A (en) | 1987-11-16 |
Family
ID=14440551
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61106711A Pending JPS62263646A (en) | 1986-05-12 | 1986-05-12 | Inspecting device for wafer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62263646A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01250839A (en) * | 1988-03-31 | 1989-10-05 | Tokyo Electron Ltd | Inspection equipment for liquid crystal display body |
US5877035A (en) * | 1995-02-14 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Analyzing method and apparatus for minute foreign substances, and manufacturing methods for manufacturing semiconductor device and liquid crystal display device using the same |
US6355495B1 (en) | 1995-02-14 | 2002-03-12 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for analyzing minute foreign substance, and process for semiconductor elements or liquid crystal elements by use thereof |
US6405094B1 (en) * | 1998-07-10 | 2002-06-11 | Tokyo Electron Limited | Apparatus and method of collecting substrates abnormally processed or processed previous to ordinary processing |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57135065A (en) * | 1981-02-12 | 1982-08-20 | Hitachi Ltd | Applying machine |
JPS59119721A (en) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | Pattern inspection method |
JPS59143159A (en) * | 1983-02-07 | 1984-08-16 | Mitsubishi Electric Corp | Pattern overlapping method for photoengraving process |
JPS59178729A (en) * | 1983-03-30 | 1984-10-11 | Hitachi Ltd | Exposure method in photoresist process |
JPS59201435A (en) * | 1983-04-28 | 1984-11-15 | Toshiba Corp | Etching pattern inspecting method |
JPS6062122A (en) * | 1983-09-16 | 1985-04-10 | Fujitsu Ltd | Mask pattern exposure method |
JPS60235424A (en) * | 1984-04-24 | 1985-11-22 | エスヴィージー・リトグラフィー・システムズ・インコーポレイテッド | Overlay error measuring device between wafer pattern and mask pattern projected on same wafer |
JPS60250629A (en) * | 1984-05-25 | 1985-12-11 | Fujitsu Ltd | Inspecting method of mask |
JPS60254432A (en) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | Exposure device |
JPS60257136A (en) * | 1984-06-01 | 1985-12-18 | Hitachi Ltd | Film thickness measuring device for photoresist |
JPS60260129A (en) * | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | Resist pattern inspection |
-
1986
- 1986-05-12 JP JP61106711A patent/JPS62263646A/en active Pending
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57135065A (en) * | 1981-02-12 | 1982-08-20 | Hitachi Ltd | Applying machine |
JPS59119721A (en) * | 1982-12-27 | 1984-07-11 | Fujitsu Ltd | Pattern inspection method |
JPS59143159A (en) * | 1983-02-07 | 1984-08-16 | Mitsubishi Electric Corp | Pattern overlapping method for photoengraving process |
JPS59178729A (en) * | 1983-03-30 | 1984-10-11 | Hitachi Ltd | Exposure method in photoresist process |
JPS59201435A (en) * | 1983-04-28 | 1984-11-15 | Toshiba Corp | Etching pattern inspecting method |
JPS6062122A (en) * | 1983-09-16 | 1985-04-10 | Fujitsu Ltd | Mask pattern exposure method |
JPS60235424A (en) * | 1984-04-24 | 1985-11-22 | エスヴィージー・リトグラフィー・システムズ・インコーポレイテッド | Overlay error measuring device between wafer pattern and mask pattern projected on same wafer |
JPS60250629A (en) * | 1984-05-25 | 1985-12-11 | Fujitsu Ltd | Inspecting method of mask |
JPS60254432A (en) * | 1984-05-31 | 1985-12-16 | Fujitsu Ltd | Exposure device |
JPS60257136A (en) * | 1984-06-01 | 1985-12-18 | Hitachi Ltd | Film thickness measuring device for photoresist |
JPS60260129A (en) * | 1984-06-06 | 1985-12-23 | Fujitsu Ltd | Resist pattern inspection |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01250839A (en) * | 1988-03-31 | 1989-10-05 | Tokyo Electron Ltd | Inspection equipment for liquid crystal display body |
US5877035A (en) * | 1995-02-14 | 1999-03-02 | Mitsubishi Denki Kabushiki Kaisha | Analyzing method and apparatus for minute foreign substances, and manufacturing methods for manufacturing semiconductor device and liquid crystal display device using the same |
US6355495B1 (en) | 1995-02-14 | 2002-03-12 | Mitsubishi Denki Kabushiki Kaisha | Method and apparatus for analyzing minute foreign substance, and process for semiconductor elements or liquid crystal elements by use thereof |
US6405094B1 (en) * | 1998-07-10 | 2002-06-11 | Tokyo Electron Limited | Apparatus and method of collecting substrates abnormally processed or processed previous to ordinary processing |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3476913B2 (en) | Defect type determination device and process management system | |
JP5171524B2 (en) | Device surface defect inspection apparatus and method | |
JP2560371B2 (en) | Substrate processing system | |
KR20040101289A (en) | Semiconductor manufacturing method and device thereof | |
WO2007125853A1 (en) | Measuring and inspecting method, measuring and inspecting apparatus, exposing method, device manufacturing method and device manufacturing apparatus | |
US20050166171A1 (en) | Method and system for controlling the quality of a reticle | |
US6972576B1 (en) | Electrical critical dimension measurement and defect detection for reticle fabrication | |
JPS62263646A (en) | Inspecting device for wafer | |
US7760348B2 (en) | Particle inspection apparatus, exposure apparatus, and device manufacturing method | |
JPS6323539B2 (en) | ||
JPH08247958A (en) | Visual inspection device | |
JP3523819B2 (en) | Substrate processing equipment | |
JPS60120519A (en) | Photomask automatic defect inspection device | |
JPS61263123A (en) | Wafer supplying apparatus | |
US7573568B2 (en) | Method and apparatus for detecting a photolithography processing error, and method and apparatus for monitoring a photolithography process | |
JPH11191524A (en) | Photolighographic apparatus | |
JPH1050788A (en) | Semiconductor device manufacture system and semiconductor device manufacture method using the system | |
CN113363175B (en) | Substrate processing apparatus provided with substrate scanner | |
JPS5851528A (en) | Manufacture of semiconductor device | |
KR100509826B1 (en) | In-situ pattern inspectable developer and method thereof | |
Ishihara et al. | High-speed reticle qualification system | |
JPS633156Y2 (en) | ||
KR100611398B1 (en) | How to check the uniformity of the wafer pattern | |
JPS58210618A (en) | Reduction projection exposure method and apparatus | |
JPS58164227A (en) | Inspection of pattern defect |