[go: up one dir, main page]

JPS62254434A - SiO↓2/SiN/SiO↓2膜の成膜方法 - Google Patents

SiO↓2/SiN/SiO↓2膜の成膜方法

Info

Publication number
JPS62254434A
JPS62254434A JP9900686A JP9900686A JPS62254434A JP S62254434 A JPS62254434 A JP S62254434A JP 9900686 A JP9900686 A JP 9900686A JP 9900686 A JP9900686 A JP 9900686A JP S62254434 A JPS62254434 A JP S62254434A
Authority
JP
Japan
Prior art keywords
film
sin
sio2
sin film
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9900686A
Other languages
English (en)
Other versions
JPH0455526B2 (ja
Inventor
Hisakazu Miyatake
宮武 久和
Ryunosuke Goto
五藤 龍之助
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP9900686A priority Critical patent/JPS62254434A/ja
Publication of JPS62254434A publication Critical patent/JPS62254434A/ja
Publication of JPH0455526B2 publication Critical patent/JPH0455526B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 く技術分野〉 本発明は、MOSメモリのメモリ働キャパシタ絶縁膜等
として用いられるSiO3/S iN/S iO2膜の
成膜方法に関するものである。
〈発明の技術的背景とその問題点〉 LSI素子の高集積化に伴い、MOSメモリの代表例で
あるDRAM(ランダム・アクセス・メモリ)では、そ
の寸法縮小化に従って、メモリ・キャパシタ絶縁膜の薄
膜化が要求される。しかし、従来から使用されている5
102膜は、薄膜化に伴い、膜厚の制御が困難になるば
かりでなく、絶縁破壊耐圧特性、耐放射線損傷の劣化、
同膜上のゲート金属との反応、不純物拡散のマスク性劣
化等の問題点が生じている。そこで、近年、5i02膜
に代わり、5i02/SiN/SiO□構造の3層膜が
注Dielectric  Breakdown)が、
S io 2単層膜と比較して優れており、単にメモリ
・キャパシタ用絶縁膜としてだけでなく、EEPROM
等にも応用されている。
しかし、SiN膜を薄くしたとき、SiN膜上のSiO
□膜を熱酸化で形成しようとすると、SiN膜の膜厚が
ある値以下(45A程度という報告がある: E、5U
ZUK1. H,HIRAISHI et al、 ;
IEEETRANSACTIONS ON ELECT
RONDEVICES。
VOL、ED−:(0,No、2 F、122(+98
())で、SiN膜中金酸素が透過して、Si界面で酸
化が進み、非常に厚い酸化膜が成長する。シ比がって、
薄いS iO2/S iN/S i O2膜を形成する
とき、SIN膜厚に薄膜化限界が生じる。
〈発明の目的〉 本発明の目的は、Si基板上に熱酸化で形成し比薄いS
iO3膜上にSiN膜を形成した後、該SiN膜をNH
3を含むN2雰囲気でアニールすることにより、非常に
薄いSiN膜(〜45A以下)でおっても、その後の熱
酸化によるSiO□膜形成時に酸素が通過しないSiN
膜とする方法を提供し、3層膜全体の薄膜化を実現する
点にある。
〈実施例〉 シリコン基板を酸化性雰囲気で熱処理して形成したS 
iO2膜の上にSiN膜を形成して、NH3を含むN2
雰囲気でアニールすることにより、該SiN膜を改質化
し、上層S iO2膜形成のための熱酸化中に酸素が通
過しないSiN膜を形成する方法を、以下の実施例につ
いて説明する。
第1図は工程図である。
W、1図(a)に示すように、シリコン基板(例えば、
P(100)、15〜20Ω・の)1を、乾燥酸素中ま
たはHCIを含む乾燥酸素中、800℃で熱酸化し、3
5^の熱酸化膜(SiO□膜)2を形成した後、その上
にLPCVD法で約3OAのSiN膜3を形成する。こ
のあと、NH3をN2に対し5%以上含む雰囲気中で1
000℃以上のアニールを行う0アニ一ル温度は、集積
回路製造工程で許す範囲で高い方が望ましいが、105
0℃以上のアニールであれば、SiN膜の改質化の効果
は約2時間のアニールで満足できることが実験的にわか
っ几。また、NH3のN2に対する濃度は、2%程度で
はSiN膜改質化の効果はなく、5%〜8Xでは良好な
結果を示すことがわかった。但し、高濃度のNH3t−
扱うことは、高温中で特にNH3の爆発が起こる可能性
があり、注意を要する。NH3は、水分を除去するため
の精製器が必要であり、本実施例に示した実験では、9
9.999%以上のNH3t−得る几めの精製器を使用
した0 以上のような方法で、NH8を含むN2雰囲気でSiN
膜を改質化させ比あと(第1図(b)l’)、950℃
の水蒸気酸化で20分間の熱酸化を行い、SiN膜8′
りにS iO2膜4を形成したところ、該SiO□膜は
約2OA成長していfl−o一方、上述のNHt−含む
N2による改質化を施さないとき、又は、N2のみの雰
囲気で同様の実験を行う九場合には、SiN膜上に熱酸
化し几あとの膜は、SiO□相当膜で100OA (屈
折率’k S i O□膜の1.46としてエリプソメ
トリ−でSi基板上の膜を測定した値)程度成長してい
た。この値は、950℃の水蒸気酸化を20分間行って
、Si基板上に形成したSiO□膜の膜厚と同じ値であ
った。
これらの結果金弟2因に示す。
第2図は、本発明を用い7を実験によりSiO□/St
N膜上に第8層のSiO□膜を形成するための熱酸化処
理を行う几あと、Si基板上のSiO3/SiN/Si
O3膜t−3i O□相当膜としてエリプソメトリ−で
測定したSiO3換算膜厚を示す囚である。
本図によれば、NH3を含むN2雰囲気でアニールした
SiN膜は30^程度でも、後の熱酸化処理で膜厚は増
加しないが、一方、NH3t−含まないN2雰囲気でア
ニールするか、又はアニールを全くしない場合は、60
〜70A程度より薄いSiN膜では、後の熱酸化処理で
膜厚は大きく増加し、si基板を直接島酸化したときの
S iO2膜と同程度の膜厚となることがわかる。
以上の結果から、NH31含むN2雰囲気でアニールし
几SiN膜は、その後の酸化性雰囲気での熱処理に於い
て酸素を通過させない性質に変化し九と考えられる。ま
た、この効果は、NH3を含んだN2雰囲気を用いて生
じることもわかっ之〇〈発明の効果〉 以上詳細に説明したように、本発明の方法によって、S
iO□膜上に形成したSiN膜が非常に薄い場合でも、
SiN膜上の熱酸化膜形成時に酸素が通過しないSiN
膜とすることができ、5i02/5iN7S 102膜
の薄膜化が可能となる。従来のSiN膜厚45A以下゛
にすることによって、例えば、5io2/SiN/5i
02膜厚120^/30^/20^とすルコとができ、
SiO□60人 相当の3層膜が得られる。
この膜は欠陥密度の極めて少ない膜となり、高密度メモ
リ・キャパシタ用絶縁膜として使用することが可能とな
った。
【図面の簡単な説明】
第1図は本発明の一実施例の工程図、第2図は本発明を
用い友実験によりSiO2/SiN膜上に第8層のSi
O□膜を形成するための熱酸化処理を行ったあと、si
基板上のSiO/SiN/SiO2膜をS iOz相当
膜としてエリプンメトリーで測定し几S iO2換算膜
厚を示す図である。 符号の説明 1:シリコン基板、2:SiO2膜、3:SiN膜、3
’:NH’i含むN2雰囲気でアニールし友SiN膜、
4 : 5i02膜。

Claims (1)

    【特許請求の範囲】
  1. 1、シリコン基板に熱酸化により SiO_2膜を形成
    した後、その上にSiN膜を形成し、さらに、その上に
    熱酸化によりSiO_2膜を形成して、SiO_2/S
    iN/SiO_2膜を成膜する方法に於いて、上記Si
    N膜形成後、少なくともNH_3を含むN_2雰囲気で
    アニールして、上記SiN膜を改質化し、該SiN膜上
    のSiO_2膜形成時に於けるSiN膜の酸素透過性を
    減少させたことを特徴とする、SiO_2/SiN/S
    iO_2膜の成膜方法。
JP9900686A 1986-04-28 1986-04-28 SiO↓2/SiN/SiO↓2膜の成膜方法 Granted JPS62254434A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9900686A JPS62254434A (ja) 1986-04-28 1986-04-28 SiO↓2/SiN/SiO↓2膜の成膜方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9900686A JPS62254434A (ja) 1986-04-28 1986-04-28 SiO↓2/SiN/SiO↓2膜の成膜方法

Publications (2)

Publication Number Publication Date
JPS62254434A true JPS62254434A (ja) 1987-11-06
JPH0455526B2 JPH0455526B2 (ja) 1992-09-03

Family

ID=14234949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9900686A Granted JPS62254434A (ja) 1986-04-28 1986-04-28 SiO↓2/SiN/SiO↓2膜の成膜方法

Country Status (1)

Country Link
JP (1) JPS62254434A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145821A (ja) * 1987-12-01 1989-06-07 Nec Corp 半導体集積回路の製造方法
JP2004523134A (ja) * 2000-09-19 2004-07-29 マットソン テクノロジイ インコーポレイテッド 誘電体膜の形成方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4998182A (ja) * 1973-01-19 1974-09-17
JPS60121724A (ja) * 1983-12-06 1985-06-29 Nec Kyushu Ltd 半導体装置の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4998182A (ja) * 1973-01-19 1974-09-17
JPS60121724A (ja) * 1983-12-06 1985-06-29 Nec Kyushu Ltd 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01145821A (ja) * 1987-12-01 1989-06-07 Nec Corp 半導体集積回路の製造方法
JP2004523134A (ja) * 2000-09-19 2004-07-29 マットソン テクノロジイ インコーポレイテッド 誘電体膜の形成方法

Also Published As

Publication number Publication date
JPH0455526B2 (ja) 1992-09-03

Similar Documents

Publication Publication Date Title
JPS59132136A (ja) 半導体装置の製造方法
TW451388B (en) Method of manufacturing capacitor of semiconductor device
EP0167208A2 (en) A method for growing an oxide layer on a silicon surface
JPH0212971A (ja) サブストレート上に酸化物層を製作する方法
JP3544622B2 (ja) 二重酸化膜の形成方法
JPH08293580A (ja) 強誘電体薄膜キャパシタの製造方法
JPS62254434A (ja) SiO↓2/SiN/SiO↓2膜の成膜方法
JPH01199456A (ja) 半導体集積回路の製造方法
JP4031854B2 (ja) 半導体装置のキャパシタ絶縁膜製造方法
JPS59168643A (ja) 酸化膜の緻密化処理法
JP3233280B2 (ja) 半導体装置の製造方法
JP2917303B2 (ja) 半導体装置の製造方法
JPS6012737A (ja) 窒化シリコン膜の製造方法
KR100230395B1 (ko) 반도체 커패시터의 제조방법
JPS61248467A (ja) 薄膜トランジスタの製造方法
JPH04286356A (ja) 半導体装置及びその製造方法
JPS5889869A (ja) 半導体装置の製造方法
JPS61226951A (ja) キヤパシタ
TW471032B (en) Deposition of insulation layer containing fluorinated silicate glass for the application of cap layer
JPS59188957A (ja) 半導体装置用キヤパシタの製造方法
JPS6037146A (ja) 半導体装置の製造方法
JPS58134464A (ja) 半導体装置の製造方法
JPS62128167A (ja) キャパシタの製造方法
JPS63313824A (ja) シリコン酸化膜の形成方法
JP2550561B2 (ja) 絶縁物薄膜の製造方法

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term