[go: up one dir, main page]

JPS62247519A - Treatment of semiconductor substrate - Google Patents

Treatment of semiconductor substrate

Info

Publication number
JPS62247519A
JPS62247519A JP30110586A JP30110586A JPS62247519A JP S62247519 A JPS62247519 A JP S62247519A JP 30110586 A JP30110586 A JP 30110586A JP 30110586 A JP30110586 A JP 30110586A JP S62247519 A JPS62247519 A JP S62247519A
Authority
JP
Japan
Prior art keywords
substrate
growth
treatment
sample
gaas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP30110586A
Other languages
Japanese (ja)
Inventor
ハンス フロニウス
アルブレヒト フィッシャー
クラウス プローグ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Max Planck Gesellschaft zur Foerderung der Wissenschaften
Original Assignee
Max Planck Gesellschaft zur Foerderung der Wissenschaften
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Max Planck Gesellschaft zur Foerderung der Wissenschaften filed Critical Max Planck Gesellschaft zur Foerderung der Wissenschaften
Publication of JPS62247519A publication Critical patent/JPS62247519A/en
Pending legal-status Critical Current

Links

Landscapes

  • Weting (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 (In 、? l・の刊■分’ff1− ”1本発明は
、欠陥の形成、特に半導体基板」二にガに甲、導体構造
を成長させる門生じる楕円形(oval)の欠陥(de
rach)の形成を極力少なくするための′I′、導体
基板の処理方法及びその方法により処理された1へ導体
基板に関する。特に、本発明は」−記楕円形の欠陥11
<分形成を極力少なくするために基板を化学品により洗
浄させ、分子線エビクキシ(Ml(IC: Mo1ec
ular Beam IpiLaxy)法により行われ
た異種構造(hcterostrucLcre)である
半導体構造を基板上に成長させる+ffの処理中に生じ
る汚染(Contamination)に対する保護体
とし、ての薄い酸化層を備える゛1′、導体基板の処理
方法及びその方法により処理された半導体基板に関する
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to the formation of defects, particularly in semiconductor substrates. oval) defects (de
The present invention relates to a method for processing a conductor substrate to minimize the formation of RACH, and a conductor substrate processed by the method. In particular, the present invention provides an elliptical defect 11
<In order to minimize the formation of molecules, the substrate is cleaned with chemicals, and molecular beam eclipse (Ml (IC)
A thin oxide layer is provided as a protector against contamination occurring during the +FF process of growing a semiconductor structure having a heterogeneous structure (hcterostrucLcre) on the substrate by the ular beam IpiLaxy method. The present invention relates to a method for processing a conductor substrate and a semiconductor substrate processed by the method.

(従来技術の説明) 1−記方法については米国特許第3.969,164号
に記載されている。他に、1980年11 。
DESCRIPTION OF THE PRIOR ART The 1-method is described in U.S. Pat. No. 3,969,164. Elsewhere, November 1980.

0、ブレハルト、スブリンガ プレス、 ベルリン、 
ハイデルベルグ(II 、 C、I’rt!yl+ar
dL、 Springar I’ress、 1ler
lin、 !lcidelberg)編集の第3巻第7
3頁のに、ブ[l−グ(Ploog)博士の論文(−結
晶:成長、特性と応用(Crystals : Gro
wth。
0, Brehardt, Sbringa Press, Berlin;
Heidelberg (II, C, I'rt!yl+ar
dL, Springar I'ress, 1ler
Lin,! Volume 3, No. 7, edited by Lcidelberg)
On page 3, there is a paper by Dr. Ploog (-Crystals: Growth, Properties and Applications).
wth.

Properties and Applicatio
ns)及び1983年l薄固体膜(Th1n 5lid
 Films)の第100巻第291頁にある[分子−
線エビタキシ(Molecularl(camEpiL
axy)によるIII −V族゛μ導体成長とその特性
1と題するΔ、Y、チオ(Cho)氏の論文に見られる
Properties and Applications
ns) and 1983 thin solid film (Th1n 5lid
Films) Volume 100, Page 291 [Molecular-
Line shrimp taxi (Molecular (camEpiL)
This can be found in the paper by Mr. Δ, Y. Cho entitled III-V group μ conductor growth and its characteristics 1 by Δ, Y.

上記方法は特に選択的にドーピングされたn−Δ1xG
a+−xΔs/GaAs(xは所定の数)の5(棟構造
の分子線エピタキシ成長に関連している。1−記方法は
これらの構造に限定されず他の半導体基板にも使用ii
J能であることが分かった。
The above method is particularly suitable for selectively doped n-Δ1xG
a+-xΔs/GaAs (x is a predetermined number) 5 (Related to molecular beam epitaxy growth of ridge structure. The method described in 1- is not limited to these structures and can also be used for other semiconductor substrates.ii
It turned out to be J-Noh.

GaAsと分子線エピタキシ(M n E )法によっ
て更に成長させられたA l x G a +−えΔS
の層の品質を決定するに際し汚染のないGaAsの表面
は―R要な・1区である。基板ウェハは種々の化学品の
溶液で通常洗浄される。その後薄い酸化層が次のウェハ
処理中GaΔS(ガリウム砒素)が汚染するのを防!l
−するよう作られる。GaAs基板を処理する最も広く
使用されている方法はTI、SO4/ II =o t
/ II 、0混合液にJ、(づいた化学エッチング方
法である。ごのII >SO4/ If 、O、/ 1
120混合液は表面安定化(passivaLior、
) している薄い表面酸化層を作るためと考えられた。
A l x Ga + - EΔS further grown by GaAs and molecular beam epitaxy (M n E )
A contamination-free GaAs surface is important in determining the quality of the layer. Substrate wafers are typically cleaned with solutions of various chemicals. A thin oxide layer then prevents GaΔS (gallium arsenide) from contaminating during the next wafer processing! l
- made to do. The most widely used method of processing GaAs substrates is TI, SO4/II = o t
/ II , 0 mixed solution J, (This is a chemical etching method. II > SO4 / If , O, / 1
120 mixture is surface stabilized (passivaLior,
) This is thought to be due to the creation of a thin surface oxidation layer.

この酸化層は1−記M +3 IC成長を行う前加熱に
より除去可能であり。又エッチング工程後の基板処理時
の疾素の汚染からエッチングされた表面を保護する。し
かしながら、最近では水中でのHFS O4/ II 
yo ?/11.0による」“−ツヂングとリンス処理
はミラー指数(+00)のG aΔS表面に何ら表面安
定化している酸化膜を生成しないことが判明している。
This oxide layer can be removed by heating before performing the 1-M+3 IC growth. It also protects the etched surface from contamination by particles during substrate processing after the etching process. However, recently HFS O4/II in water
Yo? /11.0''-Zinging and rinsing treatments have been found not to produce any surface-stabilizing oxide film on GaΔS surfaces with Miller index (+00).

そのかわり、表面の酸化物はエッチング後空気中で処理
されたサンプルによってのみ生成される。
Instead, surface oxides are only produced by samples treated in air after etching.

特に、モリブデン(M o )サンプルホルダンジウ1
. ( i n )半■1付けをするための加熱時生成
される。
In particular, molybdenum (Mo) sample holder 1
.. (in) Produced during heating for half-1 attachment.

詳細に述べると、従来の方法では基板をトリクロロエチ
レン( LrichlorocLhylenc) 、ア
セトン及び水に連続的にリンスすることにより多重脱脂
(multiple dBreasing )が伴う。
Specifically, the conventional method involves multiple degreasing by sequentially rinsing the substrate in trichlorethylene, acetone, and water.

その後、基板は塩酸にて沸騰させる。そして1分間48
℃で濃度比が(3 : l : I)のH p S 0
 4/ II 、0 、/ 1( 。
Thereafter, the substrate is boiled in hydrochloric acid. and 48 for 1 minute
H p S 0 with concentration ratio (3:l:I) at °C
4/II, 0, /1 (.

0のよどみのある溶液にてフリーエッチングさせる.。Perform free etching with a stagnant solution of 0. .

(尚、1;記濃度、温度及び時IJmの各種は代表的な
例であり実際にはその他の値でもよい。)エッチング効
果( cLchanL)を止めるために、ウェハ形状の
基板は水に浸しフィルタを通したNtC窒素)ガスで吹
き付は乾燥させる。
(Note that the concentration, temperature, and time IJm listed in 1. are representative examples, and other values may actually be used.) In order to stop the etching effect (cLchanL), the wafer-shaped substrate is immersed in water and filtered. Blow dry with NtC (nitrogen) gas.

(従来技術の問題点) 1−述から明らかなように、従来の方法は多数の別々の
1−程を経ることとなり、沸騰している塩酸と高温での
エッチング用溶液とを使用する必要があり非常に複雑な
ものとなる。このように複数の1、程を伴うことは基板
処理には比較的長い期間を要することを意味4−ろ。
(Problems with the Prior Art) As is clear from the above, the conventional method involves a number of separate steps and requires the use of boiling hydrochloric acid and a high temperature etching solution. Yes, it becomes very complicated. This multiple process means that substrate processing requires a relatively long period of time.

そごで本発明の[i的は、簡単でしから迅速に1tつ信
頼性良く基板上に更に゛1′−.導体構造を成長させる
間に楕円状の欠陥部分が極力形成するのを少な4゛ろこ
とである。更に本発明の目的は、1−記欠陥の形成を少
なくする性質を無くすることなく基板1−に半導体構造
を成長さ仕る前に例えば少なくと62、3週間期間中空
気に触れた状態で保管するごとができる半導体基板の処
理方法を提供することである。
Therefore, the object of the present invention is to easily, quickly, and reliably form a layer on a substrate. It is desirable to minimize the formation of elliptical defects during the growth of the conductor structure. It is further an object of the present invention to expose the substrate 1 to air for a period of, for example, at least 62, 3 weeks before growing a semiconductor structure on the substrate 1 without losing its properties that reduce the formation of defects. An object of the present invention is to provide a method for processing semiconductor substrates that can be stored.

(間通点を解決するだめの手段及び作用)1−記目的を
達成するために、本発明に係る半導体基板の処理方法は
、(a)酸化エッチング溶液に浸した状態の摩耗の無い
繊維又は紙の研磨用ラップを使い基板を機械−化学によ
る( mcchano− ahamical)エッヂ研
磨( etch  polishing) L、(b)
」、―記基板を撹拌状態のe硫酸中に置いて処理する工
程からなることを特徴とする。
(Means and operations for solving the gap) In order to achieve the object 1-1, the method for processing a semiconductor substrate according to the present invention comprises: (a) wearing-free fibers soaked in an oxidative etching solution; Etch polishing the substrate using a paper abrasive wrap L, (b)
'', the substrate is placed in e-sulfuric acid in a stirred state for treatment.

本発明は、楕円形(oval)の欠陥( de[ect
 )の形成を極力少なくするために、基板を化学品によ
り洗浄させ分子線エピタキシ( M II IC )法
により行われる異種構造( heLcyosLrucL
ura)である半導体構造をl−記基板l―に成長させ
る曲の処理中にzl l−’ 7 it’: tlb 
r.− 3J −d− 7. A’− Mu jk J
− r −r ノa IV li−4 1y措テる半導
体基板処理方法に適用される。
The present invention provides an oval defect (de[ect
) to minimize the formation of heterogeneous structures ( heLcyosLrucL
zl l-' 7 it': tlb
r. -3J-d- 7. A'- Mu jk J
- r -r NOA IV li-4 1y Applicable to a semiconductor substrate processing method.

上記酸化エッチング溶液は0.5から6.5%濃度、好
ましくは2.0%の濃度の活性塩素(chlorine
)を(fするNa0C!(次炬塩素酸ナトリウム)であ
る。
The oxidative etching solution contains activated chlorine (chlorine) at a concentration of 0.5 to 6.5%, preferably 2.0%.
) is (f)Na0C! (sodium hypochlorite).

上記基板はGaAs(ガリウム砒素)で濃い酸とはH,
So、(硫酸)である。濃硫酸(ト■pso*)の濃度
は98%であるとよい。
The above substrate is GaAs (gallium arsenide) and the strong acid is H,
So, (sulfuric acid). The concentration of concentrated sulfuric acid (pso*) is preferably 98%.

J−記機械一化学のエッヂ研磨は室温で行われる。J-Mechanical and Chemical edge polishing is performed at room temperature.

又、濃い酸中での処理も室温で行うため、従来のような
複雑で熱的処理に伴う危険も回避できる。
Furthermore, since the treatment in concentrated acid is carried out at room temperature, the dangers associated with conventional complicated thermal treatments can be avoided.

」−記基板は濃い酸の2つの別々のバスに順次置かれ両
バスで超音波撹拌を行う。この場合、濃い酸での処理の
持続時間は各バスについて5分から10分の間である。
- The substrates are placed sequentially in two separate baths of concentrated acid and subjected to ultrasonic agitation in both baths. In this case, the duration of treatment with concentrated acid is between 5 and 10 minutes for each bath.

研磨用ラップはポリテックス(polytcx)社によ
り商品指定シューブリーム(supre+*a) I 
241142で販売されている形のレンズ紙がよい。
The polishing wrap is manufactured by Polytcx and is designated as supre+*a I.
Lens paper of the type sold under 241142 is good.

」二足基板は基板ホルダに装置する前に無塵状態で空気
中で予じめ加熱される。
” The bipedal substrate is preheated in air in a dust-free condition before being mounted on the substrate holder.

1、記機械 化学エッヂング研磨の前に、カット(sa
w cut) L、たための傷を取り除くためにダイヤ
モンドペーストで最初に磨く。
1. Machine: Cut (sa) before chemical edging polishing.
w cut) L, first polish with diamond paste to remove scratches.

濃い酸での処理は約5分かそれ以【・、の時間待われる
The treatment with concentrated acid should be waited for about 5 minutes or longer.

」−記半導体基板はGaAs(ガリウム砒素)以外の基
板、例えばインジウム燐化物で6よい。
The semiconductor substrate may be a substrate other than GaAs (gallium arsenide), for example, indium phosphide.

1−記酸化エッチング溶液はName I以外の例えば
臭化メタノール(blomium mcLbanol)
でもよい。
1- The oxidative etching solution may be other than Name I, such as methanol bromide (bromium mcLbanol).
But that's fine.

1・足木発明の特徴として示した様に、その、L程数は
従来の方法より少ない。全ての処理が室温で行イつれ°
IC実比較的単純な化学品と装置で行われ、又時間の制
約ができる。四に本発明の新しい半導体基板の処理方法
の効果は、処理され高移動度の−゛1次元電子ガス(2
1) E G ”)を示す選択的にドーピングされたn
−Δ1XGa+−xAs/GaΔSの74種構造により
示される。具体的には+8nmのドーピングしていない
AlXGa、−、Δs / GaAsスペーサを使った
照明(1llu*jnaLion)時、108am’/
 V sを超える移動度が得られている。
1. As shown as a feature of the invention of footwood, the number of L is smaller than that of the conventional method. All treatments are carried out at room temperature.
IC practice requires relatively simple chemistry and equipment, and is time-constrained. Fourth, the effect of the new semiconductor substrate processing method of the present invention is that the processed high-mobility -1-dimensional electron gas (2
1) selectively doped n exhibiting
It is represented by 74 structures of -Δ1XGa+-xAs/GaΔS. Specifically, when illuminating (1llu*jnaLion) using +8nm undoped AlXGa, -, Δs/GaAs spacer, 108am'/
Mobility exceeding Vs has been obtained.

これらの値はこの狭いスペーサに対し今まで報告された
もののうち一番高い。更に、本発明に係る基板の処理方
法によると欠陥の密度が200 cm−”以下と飛躍的
に減少した。
These values are the highest reported to date for this narrow spacer. Further, according to the substrate processing method according to the present invention, the density of defects was dramatically reduced to 200 cm-'' or less.

(実施例の説明) 以下、本発明に係る半導体基板の処理方法のニ[程実施
例を図面を参照しつつ説明を行う。
(Description of Examples) Hereinafter, two embodiments of the semiconductor substrate processing method according to the present invention will be described with reference to the drawings.

第1図は、II、SO,(硫酸)にて処理した後の半導
体基板表面を示す。
FIG. 1 shows the surface of a semiconductor substrate after being treated with II, SO, (sulfuric acid).

第2図は、一方は従来の方法に従って処理された基板に
蒸着(dcpos i L ion )され(サンプル
1)他方は本発明に係る方法に従って処理された基板に
蒸着された(サンプル2)2つの異種構造(haLcr
o 5tructures)から得た温度の関数として
の、11all(ホール)移動度を示す。
FIG. 2 shows two samples, one deposited on a substrate treated according to the conventional method (sample 1) and the other on a substrate treated according to the method according to the invention (sample 2). Heterogeneous structure (haLcr
11all (hole) mobility as a function of temperature obtained from o 5 structures).

以下の実施例に於いては、ガリウム砒素(galliu
Ilarscnida)基板がSi(シリコン)をドー
ピングしたn−ΔI x G a +、aA s/G 
aΔS異種km浩本々の机]11[’で川N1・にtl
B六什スために口1音されている。
In the following examples, gallium arsenide (gallium arsenide)
Ilarscnida) substrate doped with Si (silicon) n-ΔI x Ga +, aA s/G
aΔS heterogeneous km Hiroshi's original desk] 11 ['to the river N1・tl
One sound is made for B6.

選択的にSi(シリコン)をドーピングした、n−Δ1
xGa+、xΔSの異種構造を草木=(7,(qLla
si horizontal)エバポレージジン型のM
 I(E装置で成長させた。この墾水平エバポレーショ
ン型のM r(l’]装置は、連続的に回転するJ、(
板ホルダと成長領域全体を包囲°4゛る液体窒素(1,
N、)冷却シュラウド(cryoshroud)とから
なる。異種構造はGaAsの成長率が、l 1tta 
/ hrで成長温度が600℃と低いミラー指数(10
0)のドーピングしていない半絶縁性のに1八S基板ヒ
に蒸着された。以下に述べる処理後同一の、2インチ直
径の液体カプセル(L Li’j C: 1iquid
 P、ncapsulationCzochralsk
y)により成長されたGaAsウェハから割った2つの
基板片が同時蒸着のため、M。
Selectively doped with Si (silicon), n-Δ1
The heterogeneous structure of xGa+, xΔS is expressed as plants = (7, (qLla
si horizontal) evaporation resin type M
It was grown in an I(E apparatus. This deep horizontal evaporation type M r(l') apparatus continuously rotates J, (
Surround the plate holder and the entire growth area with liquid nitrogen (1,
N,) cooling shroud. For the heterogeneous structure, the growth rate of GaAs is l 1tta
/ hr and the growth temperature is as low as 600°C.
0) was deposited on an undoped semi-insulating 18S substrate. Identical 2-inch diameter liquid capsules (L Li'j C: 1quid) after the treatments described below.
P, ncapsulation Czochralsk
M due to simultaneous deposition of two substrate pieces split from the GaAs wafer grown by y).

(モリブデン)サンプルホルダに半田付けされた。(molybdenum) soldered to the sample holder.

割っていない(uncleaved)ウェハは最初にダ
イヤモンドペーストで磨きのこぎりで切ったような傷(
saw−cut damage)を除去しその後Na0
C1(次亜塩素酸すl・リウム)溶液に浸した摩耗性の
ない、レンズの紙に接触させエッチポリッシュ(ラッピ
ング)を行った。その結果鏡状の(l」−となった。
Uncleaved wafers are first treated with diamond paste to create saw-like scratches (
saw-cut damage) and then Na0
Etch polishing (wrapping) was performed by contacting the lens with non-abrasive lens paper soaked in C1 (sulfur/lium hypochlorite) solution. The result was a mirror-like (l''-).

−1−記つエバの一方の半分を以下の従来の方法でエッ
チングさせた。スライスを最初にトリクロロエチレン、
アセトン、及び水に連続的にリンスし最終の脱脂を行っ
た。塩酸内で煮沸した後、基板を、1分間48℃で(3
:l:I)のII v S O4/II p Oy /
 II y Oのよどんだ状態の溶液でフリーエツヂン
グした。エッチング剤(enchant)を+hめるf
こめ、ウェハを水中に浸し、フィルタをかけたN p 
(窒素)ガスで吹きつけ乾燥させた。
-1- One half of the Eva was etched using the following conventional method. Slice first in trichlorethylene,
Final degreasing was performed by successive rinsing in acetone and water. After boiling in hydrochloric acid, the substrates were incubated for 1 min at 48°C (3
:l:I) II v S O4/II p Oy /
Free etching was performed with a stagnant solution of II y O. Add +h of etching agent (enchant)
The wafer was soaked in water and filtered.
It was blown dry with (nitrogen) gas.

!−記割ってないGaΔSウェハの別の方の゛部分は、
300Kに保たれた濃硫酸< n ts o 4)中に
2回置き超音波で撹拌させた。このウェハはその複水に
リンスされNtc窒素)で吹きつけ乾燥さ1また。元の
ウェハの両方の部分は、はこりのない(無塵)条件で清
潔な部屋の清潔なベンチ台上に液体インジウムでtめ加
熱した(250℃)、モリブデンサンプルホルダに14
. 田付けされた。その後直ぐにサンプルのロード【J
ワクシステ11に運んだ。
! -The other part of the GaΔS wafer that is not marked is
It was placed twice in concentrated sulfuric acid maintained at 300 K and stirred with ultrasonic waves. The wafer was rinsed in double water and blown dry with NTC (Nitrogen) once again. Both parts of the original wafer were placed in a molybdenum sample holder heated (250 °C) in liquid indium on a clean bench in a clean room under dust-free conditions.
.. It was planted. Immediately after that, load the sample [J
I took it to Wakushi Station 11.

サンプル2については基板を最初250℃から300℃
まで半1.11付けの前に無塵の条件で3分間加熱°4
′る。このPめ行われる加熱は本発明に於い°ζはIn
要な」:程である。、11.So、中の2つの処理継続
時間は問題でなく(1回の処理に対する時間は)通常5
分から10分間である。
For sample 2, the substrate was initially heated to 250°C to 300°C.
Heat up to 1.11° for 3 minutes in dust-free conditions before attaching.
'ru. In the present invention, this heating performed by P is In
"It's important": Moderately. , 11. So, the two processing durations in the middle are not a problem (the time for one processing) is usually 5
10 minutes.

処理時間が長くとも硫酸のバス(bath)の温度が室
温の間まであることを確認゛4°ればそんなに問題とな
らない。温度の増加はこのバスが超音波により撹拌され
ているので、!・分注意する必要かある。ごの2つの連
続する酸のバスでの処理は好んで用いられ汚染が初回の
バスに残る。
Even if the treatment time is long, it will not be much of a problem as long as you make sure that the temperature of the sulfuric acid bath is between 4° and room temperature. The temperature increase is because this bath is stirred by ultrasonic waves!・I need to be careful. Treatment with two successive acid baths is preferably used so that contamination remains in the first bath.

J−記数分間の半Ell付(Soldering) −
J’、 rAの間ミラー指数(100) 0)G a 
A s基板1−に酸化物が発生し、表面が炭素粒子の汚
染から保護することがわかっている。M assie 
(?ツシイ)とContour(コンチュア)はこの事
実を明らかにした。彼らの業績は[応用物理(^ppl
ied [’hysics)ジャーナル!第588の第
806頁(1985年発行)に記載されている。M 1
3 E成長室に運送後表面の酸化物はA S 4 (砒
素)のフラックスに530℃から560℃までJl(板
ウェハを加熱することにより熱吸収される。
J-Number of minutes with half-ell (Soldering) -
Miller index between J' and rA (100) 0)G a
It has been found that oxides are generated on the As substrate 1-, protecting the surface from carbon particle contamination. M assie
(?Tsushii) and Contour revealed this fact. Their achievements are [applied physics (^ppl
ied ['hysics) journal! No. 588, page 806 (published in 1985). M1
3 After being transported to the E-growth chamber, the oxide on the surface is heat absorbed by heating the wafer from 530°C to 560°C in a flux of A S 4 (arsenic).

脱着(desorption)工程が終了すると、清浄
な(2x4 )の表面再構造が反射高エネルギ電子回折
(+? II EE D )パターンで観測される。
After the desorption process is completed, a clean (2x4) surface reconstruction is observed in the reflection high-energy electron diffraction (+? II EE D ) pattern.

異種構造の層の順序としては、残留ドーピング濃度10
 ”c+a−’を(fするドーピングしていない2μm
の厚さのp−GaAsバッファ層18n−の厚さのドー
ピングしていない A I 0.33G a o、ayΔSスペーサ53n
mの厚さのSiドーピングしたA ! a3+G a 
O,L17AS層そしてドーピングしていない8nm厚
さのGaAsキャブ層を含んでいる。成長後1−側の層
を相対称のマイクロスコープ(顕微鏡)で検査した。
As for the order of the layers of the heterostructure, the residual doping concentration is 10
“c+a-”(f) undoped 2μm
undoped A I 0.33G ao,ayΔS spacer 53n with a thickness of p-GaAs buffer layer 18n-
Si-doped A with a thickness of m! a3+G a
It includes an O,L17 AS layer and an undoped 8 nm thick GaAs cab layer. After growth, the 1-side layer was examined with a phase-symmetric microscope.

ホール効果測定は4K<T<300にで表される温度範
囲で割られた四角形状の試料についてツマ 1ノ +?
  +1.Jt     k計 イJ:   /  、
、・、r・・、、〜N?・ム1ヨ ・プ り二 ↓、れ
た。試料は連続して1ie(ヘリウム)が流れる自動冷
却器(cryosLaL)の中に置きコンピュータの制
御のもとて測定が行われた。
The Hall effect measurement was performed on a rectangular sample divided in the temperature range expressed by 4K<T<300.
+1. Jt k total iJ: / ,
,・,r・・,,~N?・Mu1yo ・Puri2 ↓, it was. The sample was placed in an automatic cooler (cryosLaL) in which 1ie (helium) was continuously flowing, and measurements were performed under computer control.

第1図は、硫酸(11,SO,)のみで処理されたウェ
ハの代表的領域のマイクロ写真を示す。これから、いず
れの楕円形の欠陥部分は、明らかに見られない。この欠
陥は、「結晶成長(Cr1stal Gr。
FIG. 1 shows a microphotograph of a representative area of a wafer treated with sulfuric acid (11,SO,) only. From this, no oval defect is clearly visible. This defect is caused by "crystal growth (Cr1stal Gr.

wth)Jという雑誌の(1981年発行)第51巻第
299頁にC,E、C,ウッド(food) 、Ia 
wth) J magazine (published in 1981), Volume 51, Page 299, C, E, C, food (food), Ia
.

ラスブン(RoLhbun) 、■■、オノ(Ohno
) 、D a 。
RoLhbun, ■■, Ohno
), D a.

シモン(Sia+ona)の−)いた論文及びr応用物
理」という11本語雑誌の(19B/I年発行)第23
巻第164頁にY、スズキ(絵本)、M、セキ、Y。
Simon (Sia+ona)'s -) paper and applied physics'', the 23rd edition of the 11th language magazine (published in 19B/I).
Volume 164, Y, Suzuki (picture book), M, Seki, Y.

ホリコシ、及び[1、才力モトのJTいた論文に、記載
されている。殆ど一1一層−基板(epliiaycr
−substraLc)インターフェイスで生じる、楕
円形の欠陥の全密度は、本発明に係る方法では、処理さ
れたJ、(板に成長された2μ−の厚さの異種構造に対
し200 cta−”より低い。この結果により、本発
明によりIT!i 屯であるがll意深く行われている
GaAs )に板表面の処理はほぼ欠陥のないL側層を
得ることができる。11 yS O4/ II to 
4/ II *O混合液で化学的にエッチングされた試
料の楕円形の欠陥密度が本発明によるものと同様に低密
度となるためにはインジウム(In)半1)1付は工程
中基板表面の酸化物の発生が極端に無塵であるという条
件のもとで行われることによってしか達成され得ない。
It is described in the JT paper by Horikoshi and [1, Saiki Moto. Almost 11 layer-substrate (epliiaycr
The total density of elliptical defects occurring at the -substraLc) interface is lower than 200 cta-'' for a 2μ-thick heterostructure grown on the processed J, (plate) with the method according to the invention. According to this result, it is possible to obtain an L-side layer with almost no defects by processing the surface of the GaAs (IT!I) plate, which has been carried out in a very special manner, according to the present invention.
4/ II *In order for the elliptical defect density of the sample chemically etched with the O mixed solution to be as low as that according to the present invention, indium (In) should be added to the substrate surface during the process. This can only be achieved if the generation of the oxides is carried out under extremely dust-free conditions.

本発明に係るGaAs基板の硫酸を使っての処理では表
面の炭素粒rによる汚染は殆ど問題とならなくなる。
When the GaAs substrate according to the present invention is treated with sulfuric acid, contamination by carbon particles r on the surface hardly becomes a problem.

GaAs基板を弔にIT、So、を使用した処理を行う
ことの長所は選択的にドーピングされたn −A I 
u、:+aG a 11.ll?A S / G a 
A s異種構造をホール効果のよる測定により示すこと
ができる。
The advantage of processing GaAs substrates using IT, So, is that selectively doped n-A I
u, :+aG a 11. Ill? A S / G a
The A s heterogeneous structure can be demonstrated by Hall effect measurements.

第2図に於いて、ホール移動度が、If、So、/II
 to p/ II 、0エッチングされたスライス(
サンプル1)と11.So、で処理された(サンプル2
)基板スライスに原着された2つの異種構造から得られ
る温度の関数として示す。H,SO4で処理された表面
(サンプル2)、■−に成長された異種構造についての
ホール移動度は300にで n、  4. A X l O”cm鵞の21) !・
; Gチャネルをイ1゛シμ 7.3XIO’cm”/
Vs となる3、サンプルの温度を減少させたとき、移動度は
増大し6にではO,I’l’の磁界での照明(iliu
minaLion)後測定した2 1) ICGチャン
ネルn *” 4 、 3 X I O”cm ”  
でIt=0.59xl O’co+’/Vsの(−IL
になる。これら移動度の値は、18nmと狭いスペーサ
を(fする、選択的にドーピングされた、11 ’Δl
 xG a+−mA s/ G a△slJ′!種構造
ではこれまで報告されたうら最も高い、。
In Figure 2, the Hall mobilities are If, So, /II
to p/ II, 0 etched slices (
Samples 1) and 11. So, processed with (sample 2
) as a function of temperature obtained from two heterogeneous structures deposited on a substrate slice. Surface treated with H,SO4 (sample 2), ■Hole mobility for the − grown heterostructure is 300 n, 4. A X l O”cm Goose 21)!・
; G channel 1" μ 7.3XIO'cm"/
3. When the temperature of the sample decreases, the mobility increases and 6.
2 1) ICG channel n *”4, 3 X IO”cm” measured after minaLion)
Then It=0.59xl O'co+'/Vs(-IL
become. These mobility values are based on a spacer as narrow as 18 nm (f, selectively doped, 11'Δl
xG a+−mA s/ G a△slJ′! This is the highest species structure ever reported.

同様な移動度の値とキャリヤの密度がサンプル!に対し
サンプル2のデータの10%以内まで得られた。サンプ
ルlは、従来のII PS 04/ H20P/ II
 20でエッチングされたJk板J−で成長されている
。、この僅かな差は適用した測定方法の不確実性による
Samples with similar mobility values and carrier densities! However, the data was within 10% of that of sample 2. Sample l is conventional II PS 04/H20P/II
It is grown on a Jk plate J- etched at 20. , this slight difference is due to the uncertainty of the applied measurement method.

(発明の効果) M r(E法による成長を行うためのGaAs基板は、
Nに0C1(次亜塩素酸すトリウム)溶液でインジウム
(In)半田付は中汚染保護用の表面酸化物の発生を容
易にする。その結果炭素微粒子による汚染を回避できる
。200 ctm−”以下の楕円形の欠陥の密度はHt
 S O4で処理された基板のLに成長した2μmの厚
さの異種構造について通常達成される。
(Effect of the invention) A GaAs substrate for growth by M r (E method) is
Indium (In) soldering in N to 0C1 (sodium hypochlorite) solution facilitates the generation of surface oxides for medium contamination protection. As a result, contamination by carbon particles can be avoided. The density of elliptical defects below 200 ctm-” is Ht
This is typically achieved for a 2 μm thick heterostructure grown on a substrate treated with SO4.

本発明に係る基板の処理方法の長所は、選択的ドーピン
グされた n−Δ1xGax、+As/Ga八S の異種構造で高移動度の2 D LCGによって示され
る。
The advantages of the substrate processing method according to the invention are demonstrated by selectively doped n-Δ1xGax, +As/Ga8S heterostructure, high mobility 2D LCG.

18r+n+と狭いスペーサを使えば照明のもと6にで
I O”cm’/ V sを超える移動度が得られるも
のである。
If a spacer as narrow as 18r+n+ is used, a mobility exceeding IO"cm'/Vs can be obtained at 6 under illumination.

以1−1本発明に係る半導体処理方法は、簡単で゛1′
導体構造を成長させる際に間厘となる欠陥部分の形成は
、飛躍的に減少させろことができる。更に、この飛躍的
な欠陥部分の減少する特性を有しつつ空気に触れた状態
で保管させることも可能で
1-1 The semiconductor processing method according to the present invention is simple and simple.
The formation of defective portions during the growth of conductor structures can be dramatically reduced. Furthermore, it is possible to store it in a state where it is exposed to air while having the property of dramatically reducing the number of defects.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は、it、so、で処理された後の半導体基板の
表面のマイクロ写真を示す。 第2図は、従来の方法(サンプルI)で処理された基板
に原着された異種構造と、他方は本発明に係る(サンプ
ル2)で処理された基板に蒸着された異種構造の2つの
異種構造から得られた温度の関数となるホール移動度に
関する特性グラフを示す。 a面の浄書(内容に変更なし) 一一−へ 第1図 邦致 M  (K) 第2図 手続性n正置(方式) 昭和62年4月30日
FIG. 1 shows a microphotograph of the surface of a semiconductor substrate after it, so, treatment. Figure 2 shows two heterogeneous structures, one deposited on a substrate treated with the conventional method (Sample I) and the other on a substrate treated with the present invention (Sample 2). Figure 3 shows a characteristic graph of hole mobility as a function of temperature obtained from a heterogeneous structure. Engraving of side A (no change in content) Figure 1 was added to 11- M (K) Figure 2 procedural n was added (method) April 30, 1985

Claims (1)

【特許請求の範囲】[Claims] (1)楕円形(oval)の欠陥(defect)の形
成を極力少なくするために、基板を化学品により洗浄さ
せ分子線エピタキシ(MBE)法により行われる異種構
造(heterostructure)である半導体構
造を上記基板上に成長させる前の処理中に生じる汚染に
対する保護体としての酸化層を備える半導体基板の処理
方法であつて、該方法は、 (a)酸化エッチング溶液に浸した状態の摩耗の無い繊
維又は紙の研磨用ラップを使い基板を機械−化学による
(mechano−chemical)エッチ研磨(e
tchpolishing)し、 (b)上記基板を撹拌状態の濃硫酸中に置いて処理する
工程からなることを特徴とする半導体基板の処理方法。
(1) In order to minimize the formation of oval defects, the semiconductor structure described above is a heterostructure, which is performed by cleaning the substrate with chemicals and using the molecular beam epitaxy (MBE) method. A method of processing a semiconductor substrate comprising an oxide layer as a protector against contamination generated during processing prior to growth on the substrate, the method comprising: (a) abrasion-free fibers immersed in an oxidative etching solution; Mechano-chemical etch polishing of the substrate using paper polishing wrap
tchpolishing); and (b) placing the substrate in a stirred concentrated sulfuric acid for treatment.
JP30110586A 1985-12-17 1986-12-17 Treatment of semiconductor substrate Pending JPS62247519A (en)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP85116120 1985-12-17
EP85116120.8 1985-12-17
EP86105025.0 1986-04-11

Publications (1)

Publication Number Publication Date
JPS62247519A true JPS62247519A (en) 1987-10-28

Family

ID=8193946

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30110586A Pending JPS62247519A (en) 1985-12-17 1986-12-17 Treatment of semiconductor substrate

Country Status (1)

Country Link
JP (1) JPS62247519A (en)

Similar Documents

Publication Publication Date Title
US7737043B2 (en) Inspection method of compound semiconductor substrate, compound semiconductor substrate, surface treatment method of compound semiconductor substrate, and method of producing compound semiconductor crystal
EP2629319B1 (en) Process for cleaning compound semiconductor wafer
WO2010122821A1 (en) Process for producing indium-phosphorus substrate, process for producing epitaxial wafer, indium-phosphorus substrate, and epitaxial wafer
TWI753114B (en) GaAs substrate and manufacturing method thereof
JP2007234952A (en) Compound semiconductor substrate surface treatment method, compound semiconductor manufacturing method, compound semiconductor substrate, and semiconductor wafer
WO2006001117A1 (en) GaAs SUBSTRATE CLEANING METHOD, GaAs SUBSTRATE MANUFACTURING METHOD, EPITAXIAL SUBSTRATE MANUFACTURING METHOD AND GaAs WAFER
TWI502635B (en) Method for manufacturing iii-v compound semiconductor substrate, method for manufacturing epitaxial wafer, iii-v compound semiconductor substrate, and epitaxial wafer
EP0989600A2 (en) Surface cleaning method for manufacturing II-VI compound semiconductor epitaxial wafers
US4732648A (en) Method of preparing semiconductor substrates
KR20060128679A (en) Method for manufacturing compound semiconductor substrate, epitaxial substrate, compound semiconductor substrate and method for manufacturing epitaxial substrate
JP3183335B2 (en) Laminated body and method for manufacturing semiconductor substrate
Fronius et al. Elimination of GaAs oval defects and high-throughput fabrication of selectively doped AlxGa1− xAs/GaAs heterostructures by MBE
JPS62247519A (en) Treatment of semiconductor substrate
CN115522263B (en) A method for controlling group III indium and group V arsenic oxides in indium arsenide
US4597825A (en) Intermediate passivation and cleaning of compound semiconductor surfaces
JPH07283209A (en) Gaas wafer surface processing method
JP2970236B2 (en) GaAs wafer and method of manufacturing the same
EP0108910B1 (en) Method of forming a passivated compound semiconductor substrate
JP3306894B2 (en) GaAs compound semiconductor substrate
JP3718419B2 (en) Manufacturing method of silicon epitaxial wafer
JPS6293950A (en) Wafer manufacturing method
JPH06287779A (en) Method for manufacturing compound semiconductor single crystal substrate
JP3427466B2 (en) Manufacturing method of semiconductor epitaxial wafer
JPH04237127A (en) Crystal wafer with oxide film
US20030104696A1 (en) Method of manufacturing compound semiconductor wafer