JPS62245663A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62245663A JPS62245663A JP61089301A JP8930186A JPS62245663A JP S62245663 A JPS62245663 A JP S62245663A JP 61089301 A JP61089301 A JP 61089301A JP 8930186 A JP8930186 A JP 8930186A JP S62245663 A JPS62245663 A JP S62245663A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- conductor
- capacitor
- grounding
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に高周波高出力用トラン
ジスタとチップコンデンサを含むインピーダンス変換回
路とを有する半導体装置に関する。
ジスタとチップコンデンサを含むインピーダンス変換回
路とを有する半導体装置に関する。
高周波高出力トランジスタを含む半導体装置は、通常、
トランジスタの入力インピーダンスが小さい為に、パッ
ケージ内部にチップコンデンサの容量とボンティング線
のインダクタンスとでインピーダンス変換回路を構威し
２、こわをトランジスタの入力に接続して外部回路との
インピーダンス整合を取り易くしている。
トランジスタの入力インピーダンスが小さい為に、パッ
ケージ内部にチップコンデンサの容量とボンティング線
のインダクタンスとでインピーダンス変換回路を構威し
２、こわをトランジスタの入力に接続して外部回路との
インピーダンス整合を取り易くしている。
第３図は従来の半導体装置の一例の斜視図である。
第３図に示すように、従来例は金属の接地用導体１′上
に熱伝導のよい絶縁基板２が設けられ、そ−スミ極のポ
ンディングパッド５及びエミッタ電極のボンディングパ
ット６をボンディング線７′及び８′によってそれぞれ
接地用導体１′の接続領域１３及びチップコンデンサの
容量電極１１′に接続し、更に容量電極１１′はボンデ
ィングｍ１２′によって外部の入力端子へ接続した構造
をしている。
に熱伝導のよい絶縁基板２が設けられ、そ−スミ極のポ
ンディングパッド５及びエミッタ電極のボンディングパ
ット６をボンディング線７′及び８′によってそれぞれ
接地用導体１′の接続領域１３及びチップコンデンサの
容量電極１１′に接続し、更に容量電極１１′はボンデ
ィングｍ１２′によって外部の入力端子へ接続した構造
をしている。
ここで、ベース電極を接地するためのボンディング線７
′のインダクタンスが大きいと、この半導体装置の電力
利得が低下するので、ボンディング線７′の長さは出来
るだけ短かぐすることが好ましい。即ち、第３図に示す
ように、ボンディング線７′は金属の接地用導体１′の
最も半導体チップ３に近い所に接続している。
′のインダクタンスが大きいと、この半導体装置の電力
利得が低下するので、ボンディング線７′の長さは出来
るだけ短かぐすることが好ましい。即ち、第３図に示す
ように、ボンディング線７′は金属の接地用導体１′の
最も半導体チップ３に近い所に接続している。
又、このような半導体装置では、チップコンデンサの容
量１１椿９’を金属の接地用導体１′に固着する際にＡ
ｕＳ ｉ系のろう材を用いるが、通常、ろう材はチップ
コンデンサの底面の大きさより広がる。
量１１椿９’を金属の接地用導体１′に固着する際にＡ
ｕＳ ｉ系のろう材を用いるが、通常、ろう材はチップ
コンデンサの底面の大きさより広がる。
しかも、ろう材が付着した箇所にボンディング線をボン
ディングしてもはがれるので、従来例の半導体装置では
ろう材が接続領域１３に広がらないようにチップコンデ
ンサとボンディング線の接続領Ｍ１３との間にけろう材
の流れ止め溝１４を設けている。
ディングしてもはがれるので、従来例の半導体装置では
ろう材が接続領域１３に広がらないようにチップコンデ
ンサとボンディング線の接続領Ｍ１３との間にけろう材
の流れ止め溝１４を設けている。
上述し九従来の半導体装置は、接続領域１３とチップコ
ンデンサとの間にろう材の流れ止め溝１４を設けるため
に、チップコンデンサと半導体チップとの距離が遠くな
シ、従って、トランジスタのエミッタ電極のポンディン
グパッド５とチップコンデンサの電極１１′とを結ぶボ
ンディングａ８’の長さが増しこの部分のインダクタン
スが増大して高周波特性が損なわれるという欠点がある
。
ンデンサとの間にろう材の流れ止め溝１４を設けるため
に、チップコンデンサと半導体チップとの距離が遠くな
シ、従って、トランジスタのエミッタ電極のポンディン
グパッド５とチップコンデンサの電極１１′とを結ぶボ
ンディングａ８’の長さが増しこの部分のインダクタン
スが増大して高周波特性が損なわれるという欠点がある
。
更に又、この例の半導体装置では、ボンディングをする
部分の接続領域１３とトランジスタのポンディングパッ
ド５．６及びチップコンデンサの電極１１′との高さが
異なるので、ボンディング線８′を短かくしようとして
接続領域１３とチップコンデンサ及び半導体チップとを
近接しすぎると、今度は、ボンディングの作業性が非常
に悪くなるという欠点もある。
部分の接続領域１３とトランジスタのポンディングパッ
ド５．６及びチップコンデンサの電極１１′との高さが
異なるので、ボンディング線８′を短かくしようとして
接続領域１３とチップコンデンサ及び半導体チップとを
近接しすぎると、今度は、ボンディングの作業性が非常
に悪くなるという欠点もある。
本発明の目的は、トランジスタとチップコンデンサとを
接続するボンディング線の長さが短かく高周波特性に優
れかつボンディングの作業性も良い半導体装置を提供す
ることにある。
接続するボンディング線の長さが短かく高周波特性に優
れかつボンディングの作業性も良い半導体装置を提供す
ることにある。
本絹１の発明の半導体装置は、接地用導体上に設けられ
た絶縁基板と、該絶縁基板上に設けられた導電膜と、該
導電膜上に設けられかつトランジスタを内蔵する半導体
チップと、誘電体基板の裏面に設けられた第１の容量電
極が前記接地用導体に接続固着され前記誘電体基板の表
面でかつ前記半導体チップに近い側に設けられた接地用
電極と前記半導体チップから遠くなる側に設けられた第
２の容量電極と前記第１の容量電極と接地用電極とを前
記誘電体基板側面で接続する接続導体とから成るチップ
コンデンサと、前記トランジスタのエミッタ（又はベー
ス）と前記第２の容量電極とを接続する金属線と、前記
トランジスタのベース（又はエミッタ）と前記接地電極
とを接続する金属線とを含んで構成される。
た絶縁基板と、該絶縁基板上に設けられた導電膜と、該
導電膜上に設けられかつトランジスタを内蔵する半導体
チップと、誘電体基板の裏面に設けられた第１の容量電
極が前記接地用導体に接続固着され前記誘電体基板の表
面でかつ前記半導体チップに近い側に設けられた接地用
電極と前記半導体チップから遠くなる側に設けられた第
２の容量電極と前記第１の容量電極と接地用電極とを前
記誘電体基板側面で接続する接続導体とから成るチップ
コンデンサと、前記トランジスタのエミッタ（又はベー
ス）と前記第２の容量電極とを接続する金属線と、前記
トランジスタのベース（又はエミッタ）と前記接地電極
とを接続する金属線とを含んで構成される。
本絹２の発明の半導体装置は、接地用導体上に設けられ
た絶縁基板と、該絶縁基板上に設けられた導電膜と、該
導電膜上に設けられかつトランジスタを内蔵する半導体
チップと、誘電体基板の裏面に設けられた第１の容量電
極が前記接地用導体に接続固着され前記誘電体基板の表
面でかつ前記半導体チップに近い側に設けられた接地用
型、極と前記半導体チップから遠くなる側に設けられた
第２の容量電極と前記第１の容ｆ冒極と接地用電極とを
前配防雷体基板側面で接続する接続導体と前記接地用電
極と前記接続導体との境界の表面に設けられたろう材の
クリープ防止用のストッパとから成るチップコンデンサ
と、前記トランジスタのエミッタ（又はベース）と前記
第２の容量電極とを接続する金属線と、前記トランジス
タのベース（又はエミッタ）と前言己接地電極とを接続
、する金属線とを含んで楢成される。
た絶縁基板と、該絶縁基板上に設けられた導電膜と、該
導電膜上に設けられかつトランジスタを内蔵する半導体
チップと、誘電体基板の裏面に設けられた第１の容量電
極が前記接地用導体に接続固着され前記誘電体基板の表
面でかつ前記半導体チップに近い側に設けられた接地用
型、極と前記半導体チップから遠くなる側に設けられた
第２の容量電極と前記第１の容ｆ冒極と接地用電極とを
前配防雷体基板側面で接続する接続導体と前記接地用電
極と前記接続導体との境界の表面に設けられたろう材の
クリープ防止用のストッパとから成るチップコンデンサ
と、前記トランジスタのエミッタ（又はベース）と前記
第２の容量電極とを接続する金属線と、前記トランジス
タのベース（又はエミッタ）と前言己接地電極とを接続
、する金属線とを含んで楢成される。
〔実施例）
次に、本第１及び第２の発明の一実施例について図面を
参照して説明する。
参照して説明する。
第１図は本第１の発明の半導体装置の一実施例の斜視図
である。
である。
第１図に示すように、この半導体装置は、金属の接地用
導体１上に熱伝導のよい絶縁基板２が固着され、その土
に半導体チップ３が、導電膜４を介して設けられ、半導
体チップ３上に形成されたトランジスタのベース電極の
ポンディングパッド５及びエミッタ１極のボンディング
パット６がらそれぞれボンディング線７及び８を介して
金属の接地用導体１上に容量１１ｉ＠ｌｊ９が接続固着
されたチップコンデンサ上に設けた接地用電極１５及び
容量電極１１に接続されている。更に、容量電極１１は
ボンディング線１２を通じて外部の大刀端子と接続され
ている。ここで、チップコンデンサ上の接地用電極１５
（サチップコンデンサ側面の接続導体１６を介して裏面
の容量電極９と接続しているので、金属の接地用導体１
を通じて電気的に接地される。
導体１上に熱伝導のよい絶縁基板２が固着され、その土
に半導体チップ３が、導電膜４を介して設けられ、半導
体チップ３上に形成されたトランジスタのベース電極の
ポンディングパッド５及びエミッタ１極のボンディング
パット６がらそれぞれボンディング線７及び８を介して
金属の接地用導体１上に容量１１ｉ＠ｌｊ９が接続固着
されたチップコンデンサ上に設けた接地用電極１５及び
容量電極１１に接続されている。更に、容量電極１１は
ボンディング線１２を通じて外部の大刀端子と接続され
ている。ここで、チップコンデンサ上の接地用電極１５
（サチップコンデンサ側面の接続導体１６を介して裏面
の容量電極９と接続しているので、金属の接地用導体１
を通じて電気的に接地される。
第２図は本第２の発明の半導体装置の一実施例に使用す
るチップコンデンサの斜視図である。
るチップコンデンサの斜視図である。
このチップコンデンサは、誘電体基板１ｏの裏面に容量
電極９を設け、誘電体基板１ｏの表面に容量電極１１と
接地用電ｔｊ＃１５とを設しナ、接地用電極１５と容量
電極９とを誘電体基板１０の側面を通じて接続する接続
導体］６を設け、更に接地用電極１５と接続導体１６と
の境界の表面にろう材のクリープ防止用のストッパ１７
を設けた構造をしている。
電極９を設け、誘電体基板１ｏの表面に容量電極１１と
接地用電ｔｊ＃１５とを設しナ、接地用電極１５と容量
電極９とを誘電体基板１０の側面を通じて接続する接続
導体］６を設け、更に接地用電極１５と接続導体１６と
の境界の表面にろう材のクリープ防止用のストッパ１７
を設けた構造をしている。
このろう材のクリープ防止用のストッパ】７ｕ。
チップコンデンサを金属の接地用導体１に同着する際に
用いるろう材が、ろう材の種類や作業条件によっては、
裏面から側面の接続導体１６を通じて接地用電極１５に
向って這い上るいわゆるクリープ現象が起こり、ろう材
が接地用電極１５に付着してボンディングの接続が出来
なくなることを防ぐために設けたものである。
用いるろう材が、ろう材の種類や作業条件によっては、
裏面から側面の接続導体１６を通じて接地用電極１５に
向って這い上るいわゆるクリープ現象が起こり、ろう材
が接地用電極１５に付着してボンディングの接続が出来
なくなることを防ぐために設けたものである。
〔発明の効果〕
以上説明したように本発明は、入力インピーダンス変換
用のチップコンデンサとして側面に設けた接続導体によ
シ接地用導体と電気的に接続された接地用電極と容量！
極とを表面に備えたものを使用することによって、従来
例の接地導体に設けられていたろう材流れ止め溝が不要
になると共にボンディング線を接続するチップコンデン
サの容量電極、接地用電極及び半導体チップ表面のトラ
ンジスタのポンディングパッドをほぼ同一の平面上に近
接して配置することができて、ボンディングの作業性が
良くしかもボンディング線が短く高周波特性の優ねた半
導体装置を提供することができるという効果がある。
用のチップコンデンサとして側面に設けた接続導体によ
シ接地用導体と電気的に接続された接地用電極と容量！
極とを表面に備えたものを使用することによって、従来
例の接地導体に設けられていたろう材流れ止め溝が不要
になると共にボンディング線を接続するチップコンデン
サの容量電極、接地用電極及び半導体チップ表面のトラ
ンジスタのポンディングパッドをほぼ同一の平面上に近
接して配置することができて、ボンディングの作業性が
良くしかもボンディング線が短く高周波特性の優ねた半
導体装置を提供することができるという効果がある。
第１図は本第１の発明の半導体装置の一実施例の斜視図
、第２図は本第２の発明の半導体装置の一実施例に使用
するチップコンデンサの斜視図、第３図は従来の半導体
装置の一例の斜視図である。 １、ｌ′・・・・・・接地用導体、２・・・・・・絶縁
基板、３・・・・・・半導体チップ、４・・・・・・導
電膜％ ５．６・・・・・・ポンチインクパッド、
７． ７’、 ８． ８’・・・・・・ボンディング
線、９． ９’・・・・・・容量側Ｌ １０．１０′・
・・・・・ｖｊｗ体基板基板１．１１’・・・・・・容
量電極、１２．１２’・・・・・・ボンディング線、１
３・旧・・接続領域、１４・旧・・流れ止め溝、１５・
・・・・・接地用電極、１６・・川・接続導体、１７・
・・・・・ストッパ。 代罪人 弁理士 内 原 晋、・−亀一替゛、”
ビ、“１ 緊１ 図
、第２図は本第２の発明の半導体装置の一実施例に使用
するチップコンデンサの斜視図、第３図は従来の半導体
装置の一例の斜視図である。 １、ｌ′・・・・・・接地用導体、２・・・・・・絶縁
基板、３・・・・・・半導体チップ、４・・・・・・導
電膜％ ５．６・・・・・・ポンチインクパッド、
７． ７’、 ８． ８’・・・・・・ボンディング
線、９． ９’・・・・・・容量側Ｌ １０．１０′・
・・・・・ｖｊｗ体基板基板１．１１’・・・・・・容
量電極、１２．１２’・・・・・・ボンディング線、１
３・旧・・接続領域、１４・旧・・流れ止め溝、１５・
・・・・・接地用電極、１６・・川・接続導体、１７・
・・・・・ストッパ。 代罪人 弁理士 内 原 晋、・−亀一替゛、”
ビ、“１ 緊１ 図
Claims (2)
- （１）接地用導体上に設けられた絶縁基板と、該絶縁基
板上に設けられた導電膜と、該導電膜上に設けられかつ
トランジスタを内蔵する半導体チップと、誘電体基板の
裏面に設けられた第１の容量電極が前記接地用導体に接
続固着され前記誘電体基板の表面でかつ前記半導体チッ
プに近い側に設けられた接地用電極と前記半導体チップ
から遠くなる側に設けられた第２の容量電極と前記第１
の容量電極と接地用電極とを前記誘電体基板側面で接続
する接続導体とから成るチップコンデンサと、前記トラ
ンジスタのエミッタ（又はベース）と前記第２の容量電
極とを接続する金属線と、前記トランジスタのベース（
又はエミッタ）と前記接地電極とを接続する金属線とを
含むことを特徴とする半導体装置。 - （２）接地用導体上に設けられた絶縁基板と、該絶縁基
板上に設けられた導電膜と、該導電膜上に設けられかつ
トランジスタを内蔵する半導体チップと、誘電体基板の
裏面に設けられた第１の容量電極が前記接地用導体に接
続固着され前記誘電体基板の表面でかつ前記半導体チッ
プに近い側に設けられた接地用電極と前記半導体チップ
から遠くなる側に設けられた第２の容量電極と前記第１
の容量電極と接地用電極とを前記誘電体基板側面で接続
する接続導体と前記接地用電極と前記接続導体との境界
の表面に設けられたろう材のクリープ防止用のストッパ
とから成るチップコンデンサと、前記トランジスタのエ
ミッタ（又はベース）と前記第２の容量電極とを接続す
る金属線と、前記トランジスタのベース（又はエミッタ
）と前記接地電極とを接続する金属線とを含むことを特
徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089301A JPS62245663A (ja) | 1986-04-17 | 1986-04-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61089301A JPS62245663A (ja) | 1986-04-17 | 1986-04-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62245663A true JPS62245663A (ja) | 1987-10-26 |
Family
ID=13966846
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61089301A Pending JPS62245663A (ja) | 1986-04-17 | 1986-04-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62245663A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701033A (en) * | 1995-03-20 | 1997-12-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
-
1986
- 1986-04-17 JP JP61089301A patent/JPS62245663A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5701033A (en) * | 1995-03-20 | 1997-12-23 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3784883A (en) | Transistor package | |
| US3683241A (en) | Radio frequency transistor package | |
| GB1404100A (en) | Microwave transistor package having low parasitic inductance and capacitance | |
| US4266239A (en) | Semiconductor device having improved high frequency characteristics | |
| US4393392A (en) | Hybrid transistor | |
| JPH08222657A (ja) | 半導体集積回路装置 | |
| US4161740A (en) | High frequency power transistor having reduced interconnection inductance and thermal resistance | |
| US4314270A (en) | Hybrid thick film integrated circuit heat dissipating and grounding assembly | |
| JP3344552B2 (ja) | 圧接型半導体装置 | |
| JPH0750753B2 (ja) | トランジスタ装置 | |
| JPH07263581A (ja) | 半導体チップ用合成樹脂製ｓｍｄ容器 | |
| JPS62245663A (ja) | 半導体装置 | |
| JPH0563454A (ja) | 半導体装置 | |
| JP4045830B2 (ja) | 受光モジュール | |
| JP3000809B2 (ja) | 半導体装置 | |
| JPS6031103B2 (ja) | 高周波用高出力トランジスタ装置 | |
| JPH03175805A (ja) | 高周波半導体装置 | |
| JP4164013B2 (ja) | 半導体装置 | |
| JPS5929377Y2 (ja) | 高周波高出力トランジスタ装置 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH06260563A (ja) | トランジスタ用パッケージ | |
| US5808356A (en) | Lead-frame having unused input/output terminals separated from input/output terminals connected to input/output strip lines | |
| JPS5844636Y2 (ja) | 混成集積回路装置 | |
| JP2701644B2 (ja) | 半導体装置 | |
| JP2711801B2 (ja) | 半導体装置およびその製造方法 |