[go: up one dir, main page]

JPS62239861A - Power circuit - Google Patents

Power circuit

Info

Publication number
JPS62239861A
JPS62239861A JP8354586A JP8354586A JPS62239861A JP S62239861 A JPS62239861 A JP S62239861A JP 8354586 A JP8354586 A JP 8354586A JP 8354586 A JP8354586 A JP 8354586A JP S62239861 A JPS62239861 A JP S62239861A
Authority
JP
Japan
Prior art keywords
circuit
power source
voltage
output
slow start
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8354586A
Other languages
Japanese (ja)
Inventor
Yoshio Yamamoto
山本 良男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP8354586A priority Critical patent/JPS62239861A/en
Publication of JPS62239861A publication Critical patent/JPS62239861A/en
Pending legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

PURPOSE:To prevent excess current from being generated at the time of throwing-in of a power source, by providing a slow start circuit with the second delay circuit of a large time-constant. CONSTITUTION:So far as a DC stabilizing switching power circuit is concerned, single phase alternating current is stepped down by a power transformer T1, and is rectified and smoothed, and is fed to a main switching circuit 1 as an input power source, and is DC-stabilized to generate the output. The power source of a switching regulator ICZ1 for controlling the switching circuit 1 is fed from a control power source 2, and the voltage is slowly risen by a slow start circuit 3. In this case, the slow start circuit 3 is provided with the second delay circuit 5 of a time constant larger than that of a first delay circuit 4. Then, even if the rise of the output voltage of the control power source 2 on throwing-in of the power source is quick, the slow start circuit 3 is normally worked and rush current on start can be suppressed.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は直流安定化スイッチング電源回路に関し、特に
スロースタート回路における動作不能を防止する回路に
関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a DC stabilized switching power supply circuit, and particularly to a circuit for preventing inoperability in a slow start circuit.

〔従来の技術〕[Conventional technology]

従来、この種の電源回路は、第2図の回路図に示す様に
、単相交流AC200Vを電源トランス′1゛1にて降
圧し、整流スタックRCI及びコンデンサC1にて整流
平滑し、メイン・スイッチング回路1の入力電源として
供給し、直流安定化して出力している。この電源回路の
メインをスイッチング回路1を゛制御するスイッチング
・レギユレータICZ1の電源+15Vは、整流スタッ
クR,CIより分岐して制御用電s2より供給される。
Conventionally, this type of power supply circuit, as shown in the circuit diagram of Fig. 2, steps down the single-phase AC 200V with a power transformer '1'1, rectifies and smoothes it with a rectifier stack RCI and a capacitor C1, and then outputs the main power. It is supplied as input power to the switching circuit 1, stabilized as DC, and output. The +15 V power supply for the switching regulator ICZ1 which controls the main switching circuit 1 of this power supply circuit is branched from the rectifier stacks R and CI and supplied from the control power supply s2.

レギユレータICZIはIC内蔵の基準電圧+5VをV
几ビンよシ外部へ制御用として出力し、この電圧を可変
抵抗器比■1により調整し、前記スイッチングレギュレ
ータICZIの入力ビンIAに加えた電圧と出力電圧を
抵抗器R1と凡2にて分割し、レギュレータICZIの
入力ビンNAに加えた電圧を比較検出し、レギュレータ
ICZIの出力ピンCにメイン・スイッチング回路1へ
制御パルス信号を送出し、出力電圧+5Vを安定に供給
する。ところで、メイン・ブレーカCBlをONし電源
投入した時、制御用電源2の出力電圧は、スロースター
ト回路3′に供給され、このスロースタート回路3′の
出力電圧が徐々に上昇するに従い、レギーレータICZ
Iの基準電圧も上昇していく。
The regulator ICZI converts the IC built-in reference voltage +5V to V.
The voltage is output to the outside for control purposes, and this voltage is adjusted by the variable resistor ratio 1, and the voltage applied to the input bin IA of the switching regulator ICZI and the output voltage are divided by the resistors R1 and 2. Then, the voltage applied to the input bin NA of the regulator ICZI is compared and detected, and a control pulse signal is sent to the output pin C of the regulator ICZI to the main switching circuit 1, thereby stably supplying an output voltage of +5V. By the way, when the main breaker CBl is turned on and the power is turned on, the output voltage of the control power supply 2 is supplied to the slow start circuit 3', and as the output voltage of the slow start circuit 3' gradually increases, the regirator ICZ
The reference voltage of I also increases.

制御用電源2の出力電圧が、スロースタート回路3′の
ツェナーダイオードD1の電圧以下の時、トランジスタ
Q1はオフであシ、トランジスタQ2は抵抗器孔4を介
してオンし、トランジスタQ3をドライブする。トラン
ジスタQ3はオンし、抵抗器孔5を通してtPsコンデ
ンサC3は充電を開始し、レギーレータ1cZ1の基準
電圧5vまで充電する。
When the output voltage of the control power supply 2 is lower than the voltage of the Zener diode D1 of the slow start circuit 3', the transistor Q1 is turned off, and the transistor Q2 is turned on through the resistor hole 4, driving the transistor Q3. . Transistor Q3 is turned on, and tPs capacitor C3 starts charging through resistor hole 5 to the reference voltage of 5V of regirator 1cZ1.

制御用電源2の出力電圧が、スロースタート回路3′の
ツェナーダイオードD1の電圧を越えるとトランジスタ
Q1はオンし始め、トランジスタQ2はオフとなり、ト
ランジスタQ3をオフする。この状態でレギュレータI
CZIの入力ビンNAはIAビンより電圧が高い為、前
記メイン・スイッチング回路1へ送出する制御パルス信
号は出力電圧が最小の状態になる様にパルス信号を送出
する。
When the output voltage of the control power supply 2 exceeds the voltage of the Zener diode D1 of the slow start circuit 3', the transistor Q1 starts to turn on, the transistor Q2 turns off, and the transistor Q3 turns off. In this state, regulator I
Since the input bin NA of the CZI has a higher voltage than the IA bin, the control pulse signal sent to the main switching circuit 1 is a pulse signal so that the output voltage is in the minimum state.

トランジスタQ3がオフすると、コンデンサC3は抵抗
器R5と抵抗器孔6を通して放電をしていく。
When transistor Q3 turns off, capacitor C3 discharges through resistor R5 and resistor hole 6.

抵抗器孔5と凡6の定数はR5<<R6と設定しておき
、スイッチングレギュレータ■CZ1は入力ビンNAに
ダイオードD3を通して、コンデンサC3の放電電圧を
検出し、その電圧に従って出力電圧を立下げていく。
The constants of resistor holes 5 and 6 are set as R5<<R6, and switching regulator CZ1 detects the discharge voltage of capacitor C3 through diode D3 to the input bin NA, and lowers the output voltage according to that voltage. To go.

コンデンサC3の電圧が減少して、出力電圧が上昇し、
前記憶抗器几5.凡6の分割電圧がコンデンサC3の電
圧より大きくなると、制御は出力電圧側を検出して行な
い、安定な出力電圧を供給する様に動作する。
The voltage of capacitor C3 decreases, the output voltage increases,
Previous memory resistance 5. When the divided voltage of about 6 becomes larger than the voltage of the capacitor C3, control is performed by detecting the output voltage side and operates to supply a stable output voltage.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来のスロースタート回路はメインブレーカC
B1をONした時、制御用電源2の出力電圧の立上がり
時間が速いと、トランジスタQ1が速くオンする為、ト
ランジスタQ2及びQ3はオフの状態であり、コンデン
サは充電されないことになる。
The conventional slow start circuit described above uses main breaker C.
When B1 is turned on, if the rise time of the output voltage of the control power supply 2 is fast, the transistor Q1 is turned on quickly, so the transistors Q2 and Q3 are in an off state, and the capacitor is not charged.

スイッチングレギュレータICZIの入力ビンNAはO
vであり、入力ビンIAの電圧に比較して小さい為スイ
ッチングレギュレータICZ1は出力ビンCより1ul
J御パルス信号を出力電圧が最大になる様にメイン・ス
イッチング回路1へ送出する。
Input bin NA of switching regulator ICZI is O
v, which is smaller than the voltage of input bin IA, so switching regulator ICZ1 is 1 ul lower than output bin C.
The J control pulse signal is sent to the main switching circuit 1 so that the output voltage is maximized.

メイン・スイッチング回路1は制御パルス信号に従い、
出力電圧を急激に立上げる様に動作するので、突入電流
が犬すく、入力ヒユーズF1の切断に至る事がある。又
、出力電圧の立上がシ時に2けるオバーンエートに依る
過電圧検出で電源異常切断が起きる等の欠点がある。
The main switching circuit 1 follows the control pulse signal,
Since it operates so as to rapidly raise the output voltage, a rush current is generated, which may lead to disconnection of the input fuse F1. In addition, there is a drawback that when the output voltage rises, overvoltage detection due to the overrun rate may cause abnormal power cut-off.

本発明の目的は、スロースタート回路の改善によって電
源投入時に過電流の流れない電源回路を提供することに
ある。
An object of the present invention is to provide a power supply circuit in which no overcurrent flows when the power is turned on by improving the slow start circuit.

〔問題点を解決するための手段〕[Means for solving problems]

本発明の構成は、交流電源を整流する整流回路と、この
整流回路の出力を制御パルス信号に従って安定化し出力
するメインスイッチング回路と、前記整流回路の出力を
供給し直流電圧を出力する制御用を源と、この制御用電
源の出力を第1の遅延回路に従って遅延した立上シ出力
を取出すスロースタート回路と、このスロースタート出
力と前記直流電圧とを入力とし前記制御パルス信号を出
力するスイッチングレギュレータとを含む電源回路にお
いて、前記スロースタート回路に前記第1の遅延回路よ
りも時定数の大きな第2の遅延回路を設け前記直流電圧
の入力電圧の立上りを前記スロースタート回路の立上9
出力よシも遅くシタこと全特徴とする。
The configuration of the present invention includes a rectifier circuit that rectifies an AC power source, a main switching circuit that stabilizes the output of the rectifier circuit according to a control pulse signal, and a control circuit that supplies the output of the rectifier circuit and outputs a DC voltage. a slow start circuit that outputs a startup output delayed from the output of the control power supply according to a first delay circuit; and a switching regulator that receives the slow start output and the DC voltage as input and outputs the control pulse signal. A power supply circuit comprising: a second delay circuit having a larger time constant than the first delay circuit in the slow start circuit;
The output is slow and the output is slow.

〔実施例〕〔Example〕

次に、本発明について図面を参照して説明する。 Next, the present invention will be explained with reference to the drawings.

第1図は本発明の一実施例の回路図である。メインブレ
ーカCBIをオンした時、制御用電源2の出力電圧の立
上がりが速い場合、スロースタート回路3のツェナーダ
イオードD1のツェナー電圧以上になるとトランジスタ
Q1がオンとなり、コンデンサC4はC4x几4の時定
数で充電される(第2の遅延回路)。コンデンサC4は
ツェナーダイオードD4のツェナー電圧以上に充電され
ると、トランジスタQ2はオンとなるトランジスタQ2
がオンする葦での時間、トランジスタQ4はドライブ抵
抗比10よりバイアスされオンし、トランジスタQ3を
オンし、コンデンサC3を充電する(第1の遅延回路)
。この時、コンデンサC3及びC4の充電する時定数の
関係はC4XR4デンサC4と比べると直ぐに充電され
る。トランジスタQ2がオンするとトランジスタQ4は
オフし、前記コンデンサC3は放電に移シ、スロースタ
ート回路3は正常に動作する。
FIG. 1 is a circuit diagram of an embodiment of the present invention. When the main breaker CBI is turned on, if the output voltage of the control power supply 2 rises quickly, and the Zener voltage of the Zener diode D1 of the slow start circuit 3 is exceeded, the transistor Q1 is turned on, and the capacitor C4 has a time constant of C4 x 几4. (second delay circuit). When the capacitor C4 is charged to a level higher than the Zener voltage of the Zener diode D4, the transistor Q2 turns on.
During the time when the transistor Q4 is turned on, the transistor Q4 is biased by the drive resistance ratio 10 and turns on, turning on the transistor Q3 and charging the capacitor C3 (first delay circuit).
. At this time, the relationship between the time constants for charging the capacitors C3 and C4 is that they are charged more quickly than the C4XR4 capacitor C4. When the transistor Q2 is turned on, the transistor Q4 is turned off, the capacitor C3 begins to discharge, and the slow start circuit 3 operates normally.

〔発明の効果〕〔Effect of the invention〕

以上説明した様に本発明はサーキット−ブレーカCB1
オンの電源投入時における制御用電源2の出力電圧の立
上がりが速い場合でも、スロースタート回路3が正常に
動作し、起動時の突入電流を抑え、出力電圧をスムーズ
に立上げる効果がある。
As explained above, the present invention provides circuit breaker CB1.
Even if the output voltage of the control power supply 2 rises quickly when the power is turned on, the slow start circuit 3 operates normally, suppressing the rush current at the time of startup, and smoothly raising the output voltage.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示す回路図、第2図は従来
の一例の回路図である。 1・・・・・・メイン・スイッチング回路、2・・・・
・・制御用電源、3.3’・・・・・・スロースタート
回路、4・・団・第1の遅延回路、5・・・・・・第2
の遅延回路、CBI・・・・・・サーキットブレーカ、
01〜C4・・団・コンデンサ、DI、D4・・・・・
・ツェナーダイオード、D2゜D3・・・・・・ダイオ
ード、Q1〜Q4・・・・・・トランジスタ、几1〜几
10・・・・・・抵抗器、凡C1・・・・・・整流スタ
ック、RVI・・・・・・可変抵抗器、Fl・・・・・
・ヒユーズ、Tl・・・・・・電源トランス、Zl・旧
・・スイッチングレギュレータ■C0 ′−\。 代理人 弁理士  内 原   晋  ・、−ノ
FIG. 1 is a circuit diagram showing an embodiment of the present invention, and FIG. 2 is a circuit diagram of a conventional example. 1... Main switching circuit, 2...
...control power supply, 3.3'...slow start circuit, 4...group-first delay circuit, 5...second
delay circuit, CBI...circuit breaker,
01~C4...Group/Capacitor, DI, D4...
・Zener diode, D2゜D3...Diode, Q1~Q4...Transistor, 几1~几10...Resistor, C1...Rectifier stack , RVI...variable resistor, Fl...
・Fuse, Tl...Power transformer, Zl/Old...Switching regulator ■C0'-\. Agent Patent Attorney Susumu Uchihara ・、-ノ

Claims (1)

【特許請求の範囲】[Claims] 交流電源を整流する整流回路と、この整流回路の出力を
制御パルス信号に従って安定化し出力するメインスイッ
チ回路と、前記整流回路の出力を供給し直流電圧を出力
する制御用電源と、この制御用電源の出力を第1の遅延
回路に従って遅延した立上り出力を取出すスロースター
ト回路と、このスロースタート出力と前記直流電圧とを
入力とし前記制御パルス信号を出力するスイッチングレ
ギュレータとを含む電源回路において、前記スロースタ
ート回路に前記第1の遅延回路よりも時定数の大きな第
2の遅延回路を設け前記直流電圧の入力電圧の立上りを
前記スロースタート回路の立上り出力よりも遅くしたこ
とを特徴とする電源回路。
A rectifier circuit that rectifies an AC power source, a main switch circuit that stabilizes the output of this rectifier circuit according to a control pulse signal and outputs it, a control power source that supplies the output of the rectifier circuit and outputs a DC voltage, and this control power source. In the power supply circuit, the power supply circuit includes a slow start circuit that takes out a rising output whose output is delayed according to a first delay circuit, and a switching regulator that receives the slow start output and the DC voltage as input and outputs the control pulse signal. A power supply circuit characterized in that a start circuit is provided with a second delay circuit having a larger time constant than the first delay circuit, so that the input voltage of the DC voltage rises later than the rise output of the slow start circuit.
JP8354586A 1986-04-11 1986-04-11 Power circuit Pending JPS62239861A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8354586A JPS62239861A (en) 1986-04-11 1986-04-11 Power circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8354586A JPS62239861A (en) 1986-04-11 1986-04-11 Power circuit

Publications (1)

Publication Number Publication Date
JPS62239861A true JPS62239861A (en) 1987-10-20

Family

ID=13805478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8354586A Pending JPS62239861A (en) 1986-04-11 1986-04-11 Power circuit

Country Status (1)

Country Link
JP (1) JPS62239861A (en)

Similar Documents

Publication Publication Date Title
US8482938B2 (en) Method and apparatus providing a multi-function terminal for a power supply controller
JP4185503B2 (en) LED buck regulator control IC
US20060209581A1 (en) Terminal for multiple functions in a power supply
JPH06197545A (en) Switch mode power supply
US5570277A (en) Switching power supply apparatus
JP2009081992A (en) High-efficiency driver circuit for solid state switch
EP0794607B1 (en) Switching power source apparatus
US6804126B2 (en) Power supply start up circuit
US11735994B2 (en) Integrated circuit and power supply circuit
CN101379686B (en) Method and circuit for adjusting voltage
US20060055386A1 (en) Power factor improving circuit and control circuit for power factor improving circuit
US5668704A (en) Self-exciting flyback converter
JPS62239861A (en) Power circuit
JP3616028B2 (en) Rise control circuit used in switching converter
CN114144966A (en) Converter with holding circuit and surge control circuit
JP2004080859A (en) Switching power supply control circuit
JP2605304Y2 (en) Protection circuit of the switching regulator
JP2765704B2 (en) Overload protection circuit for switching regulator
JPH044827B2 (en)
JP2734766B2 (en) Switching regulator
JP2006238572A (en) Switching power supply
JPH0258860B2 (en)
JPH11136933A (en) Switching power unit
JPH01103120A (en) power protection device
KR20000051704A (en) Synchronous rectifier