JPS62231524A - Ａ／ｄ変換器 - Google Patents
Ａ／ｄ変換器Info
- Publication number
- JPS62231524A JPS62231524A JP7627986A JP7627986A JPS62231524A JP S62231524 A JPS62231524 A JP S62231524A JP 7627986 A JP7627986 A JP 7627986A JP 7627986 A JP7627986 A JP 7627986A JP S62231524 A JPS62231524 A JP S62231524A
- Authority
- JP
- Japan
- Prior art keywords
- integration
- period
- inverse
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010354 integration Effects 0.000 claims abstract description 44
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000001360 synchronised effect Effects 0.000 claims abstract description 8
- 238000001914 filtration Methods 0.000 claims 1
- 238000006243 chemical reaction Methods 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〈産業上の利用分野〉
本発明は変換桁数の多い高分解能を有するＡ／Ｄ変換器
に関する。
に関する。
〈従来の技術〉
分解能が比較的高いＡ／Ｄ変換器として、２重積分形Ａ
／Ｄ変換器がある。第４図はこの２重積分形Ａ／Ｄ変換
器の構成を示し、第５図はその信号波形を示す、２重積
分形Ａ／Ｄ変換器の出力は、良く知られているように、
入力電圧Ｖｉの債分期間Ｔｉに続く基準電圧−Ｖｒｅｆ
の積分期間Ｔ ｒｅｆにおけるクロックパルス数である
。クロックパルスの周波数をＦとすると、出力パルス数
は次式で示される。
／Ｄ変換器がある。第４図はこの２重積分形Ａ／Ｄ変換
器の構成を示し、第５図はその信号波形を示す、２重積
分形Ａ／Ｄ変換器の出力は、良く知られているように、
入力電圧Ｖｉの債分期間Ｔｉに続く基準電圧−Ｖｒｅｆ
の積分期間Ｔ ｒｅｆにおけるクロックパルス数である
。クロックパルスの周波数をＦとすると、出力パルス数
は次式で示される。
出力パルス数＝ＴｒｅｆｘＦ
〈発明が解決しようとする問題点〉
従来の２重積分形Ａ／Ｄ変換器では、分解能を上げよう
とすると、クロック周波数Ｆを上げるか、積分時間Ｔｉ
を大きくすればよい、しかし、クロック周波数を上げる
には、スイッチング素子やカウンタの速度を上げねばな
らず、使用する？Ｃの性能から制限を受ける。また積分
時間を長くすると、積分器の出力電圧を一定限度内にす
るためには積分器の入力電圧を小さくしなければならず
、Ｓ／Ｎ比の悪化を招く。さらに、長い積分時間は、積
分コンデンサ周辺のリークの影響を受は易く、直線性誤
差が増大する。このため、従来の２重積分形八／Ｄ変換
器の分解能は４．５桁程度が一般的である。
とすると、クロック周波数Ｆを上げるか、積分時間Ｔｉ
を大きくすればよい、しかし、クロック周波数を上げる
には、スイッチング素子やカウンタの速度を上げねばな
らず、使用する？Ｃの性能から制限を受ける。また積分
時間を長くすると、積分器の出力電圧を一定限度内にす
るためには積分器の入力電圧を小さくしなければならず
、Ｓ／Ｎ比の悪化を招く。さらに、長い積分時間は、積
分コンデンサ周辺のリークの影響を受は易く、直線性誤
差が増大する。このため、従来の２重積分形八／Ｄ変換
器の分解能は４．５桁程度が一般的である。
しかるに、この程度の分解能では、高精度のＡ／Ｄ変換
を必要とする用途たとえば電子天びん等においては充分
ではなかった。
を必要とする用途たとえば電子天びん等においては充分
ではなかった。
く問題点を解決するための手段〉
本発明に係るＡ／Ｄ変換器は、入力電圧を一定期間積分
し続いて入力電圧と逆極性の基準電圧を出力が所定レベ
ル以上でクロックパルスと同期するまで逆積分する積分
回路と、この積分回路が積分と逆積分を繰り返すときの
逆積分の期間のクロックパルスを所定回数計数する計数
回路とを備える。
し続いて入力電圧と逆極性の基準電圧を出力が所定レベ
ル以上でクロックパルスと同期するまで逆積分する積分
回路と、この積分回路が積分と逆積分を繰り返すときの
逆積分の期間のクロックパルスを所定回数計数する計数
回路とを備える。
く作用〉
本発明は上記構成のもとで、所定回数の逆積分の期間の
クロックパルスの合計値または平均値を測定値とする。
クロックパルスの合計値または平均値を測定値とする。
〈実施例〉
第１図は本実施例のＡ／Ｄ変換器の回路構成を示す。Ｓ
ｌ、Ｓ２，３３．Ｓ４はアナログスイッチ等のスイッチ
ング回路、Ａは積分器アンプ、Ｂは比較器アンプ、Ｃ，
ＣＡＺはコンデンサ、Ｒは抵抗、−Ｖｒｅｆは基準電圧
源である。ｏＳＣはクロックパルス発生回路、ＣＬはコ
ントロールロジック、ＣＴはカウンタである。
ｌ、Ｓ２，３３．Ｓ４はアナログスイッチ等のスイッチ
ング回路、Ａは積分器アンプ、Ｂは比較器アンプ、Ｃ，
ＣＡＺはコンデンサ、Ｒは抵抗、−Ｖｒｅｆは基準電圧
源である。ｏＳＣはクロックパルス発生回路、ＣＬはコ
ントロールロジック、ＣＴはカウンタである。
コントロールロジックＣＬは、スイッチング回路ＳＬ、
Ｓ２．Ｓ３．Ｓ４を制御するとともに、後述する逆積分
の期間にクロックパルスをカウンタＣＴへ与える。積分
器アンプＡ、抵抗Ｒ，コンデンサＣからなる積分回路は
、スイッチング回路Ｓ１がＯＮとなる積分期間Ｔｉにお
いて入力電圧Ｖｉを積分し、続いてスイッチング回路Ｓ
２がＯＮとなる逆積分期間Ｔｒｅ４において入力電圧Ｖ
ｔと逆極性の基準電圧−Ｖ ｒｅｆを比較器アンプＢの
出力が反転してからクロックパルスと同期するまで逆積
分する。カウンタＣＴは、積分回路が積分と逆積分を繰
り返すときの逆積分の期間のクロックパルスを所定回数
計数する。この間には、比較器アンプＢの出力の反転が
クロックパルスと同期する状態が何回か（入力電圧の値
で色々異なる）発生し、カウンタＣＴの計数値が入力電
圧Ｖｉに対応したディジタル値となる。
Ｓ２．Ｓ３．Ｓ４を制御するとともに、後述する逆積分
の期間にクロックパルスをカウンタＣＴへ与える。積分
器アンプＡ、抵抗Ｒ，コンデンサＣからなる積分回路は
、スイッチング回路Ｓ１がＯＮとなる積分期間Ｔｉにお
いて入力電圧Ｖｉを積分し、続いてスイッチング回路Ｓ
２がＯＮとなる逆積分期間Ｔｒｅ４において入力電圧Ｖ
ｔと逆極性の基準電圧−Ｖ ｒｅｆを比較器アンプＢの
出力が反転してからクロックパルスと同期するまで逆積
分する。カウンタＣＴは、積分回路が積分と逆積分を繰
り返すときの逆積分の期間のクロックパルスを所定回数
計数する。この間には、比較器アンプＢの出力の反転が
クロックパルスと同期する状態が何回か（入力電圧の値
で色々異なる）発生し、カウンタＣＴの計数値が入力電
圧Ｖｉに対応したディジタル値となる。
第２図はこのＡ／Ｄ変換器の動作時の信号波形を示す。
期間ＴＡ ｚでは、スイッチング回路Ｓ３゜Ｓ４をＯＮ
とし、積分器アンプＡの反転入力端子を抵抗Ｒを介して
接地し、比較器アンプＢの出力を積分器アンプＡの非反
転入力端子に帰還入力してコンデンサＣＡＺを充電する
ことによって、積分回路の入力オフセント電圧を補償す
る。この期間ＴＡｚの終了時に、カウンタＣＴをリセッ
トする。
とし、積分器アンプＡの反転入力端子を抵抗Ｒを介して
接地し、比較器アンプＢの出力を積分器アンプＡの非反
転入力端子に帰還入力してコンデンサＣＡＺを充電する
ことによって、積分回路の入力オフセント電圧を補償す
る。この期間ＴＡｚの終了時に、カウンタＣＴをリセッ
トする。
次に、期間Ｔ ｉ ｌでは、たとえばクロックパルスｌ
０ＱＱＯカウント（Ｐ＝１００００）の間、スイッチン
グ回路Ｓ１のみをＯＮとし、入力電圧Ｖｉを積分する。
０ＱＱＯカウント（Ｐ＝１００００）の間、スイッチン
グ回路Ｓ１のみをＯＮとし、入力電圧Ｖｉを積分する。
この積分期間Ｔｉは、たとえばクロック周波数を１０
Ｍｌｌｚとすれば、ｌ ｍ ｓとなる。続く期間Ｔｒｅ
ｆ ｌでは、スイッチング回路Ｓ２のみをＯＮとし、基
準電圧−Ｖｒｅｆを逆積分する。
Ｍｌｌｚとすれば、ｌ ｍ ｓとなる。続く期間Ｔｒｅ
ｆ ｌでは、スイッチング回路Ｓ２のみをＯＮとし、基
準電圧−Ｖｒｅｆを逆積分する。
このとき、積分器アンプへの出力が所定レベルを越えた
後、クロックパルスと同期してスイッチング回路Ｓ２を
ＯＦＦ、スイッチング回路Ｓ１をＯＮとし、期間Ｔ＋２
に移ってクロックパルス１００００カウントの間、再び
入力電圧Ｖｉを積分する。積分回路は、期間Ｔｉ１．Ｔ
ｉ２．−の積分と期間Ｔｒｅｆ １． Ｔｒｅｆ ２、
−の逆積分とを交互に繰り返す。期間Ｔｉ１．Ｔｉ２．
−の積分期間は、クロックパルス１００００カウントの
期間であり、期間Ｔｒｅｆ １． Ｔｒｅｆ ２、−の
逆積分期間は、積分期間の終了から比較器アンプＢの出
力が反転して最初にクロックパルスと同期するまでの期
間でである。
後、クロックパルスと同期してスイッチング回路Ｓ２を
ＯＦＦ、スイッチング回路Ｓ１をＯＮとし、期間Ｔ＋２
に移ってクロックパルス１００００カウントの間、再び
入力電圧Ｖｉを積分する。積分回路は、期間Ｔｉ１．Ｔ
ｉ２．−の積分と期間Ｔｒｅｆ １． Ｔｒｅｆ ２、
−の逆積分とを交互に繰り返す。期間Ｔｉ１．Ｔｉ２．
−の積分期間は、クロックパルス１００００カウントの
期間であり、期間Ｔｒｅｆ １． Ｔｒｅｆ ２、−の
逆積分期間は、積分期間の終了から比較器アンプＢの出
力が反転して最初にクロックパルスと同期するまでの期
間でである。
第３図は第２図の動作波形を部分拡大したものである。
逆積分の期間ＴｒｅｆにおいてカウンタＣＴはクロック
パルスを計数するが、期間Ｔ ｒｅｆはクロックパルス
と同期しているため、カウンタＣＴの計数値は逆積分に
よって変化した積分回路の出力電圧と完全な比例関係に
ある。すなわち、比較器アンプＢに与えられる比較電圧
のレベルより越えた電圧δｅは、逆積分の出力が比較電
圧レベルとクロスした時点から最初のクロックパルスの
立ち上りまでの期間δに相当した電圧となる。そして、
２回目の入力電圧Ｖｉの積分の開始はこの電圧δｅだけ
ずれたところから始まり、第１回目と同様にクロックパ
ルス１００００カウントの期間入力電圧Ｖｉを積分した
後、期間Ｔｒｅｆで基準電圧−Ｖｒｅｆの逆積分を行な
う。この逆積分の終了時には、１回目の電圧δＣにさら
に２回目の電圧δｅが加わって、比較電圧レベルを越え
た電圧はδｅ′に変っている。
パルスを計数するが、期間Ｔ ｒｅｆはクロックパルス
と同期しているため、カウンタＣＴの計数値は逆積分に
よって変化した積分回路の出力電圧と完全な比例関係に
ある。すなわち、比較器アンプＢに与えられる比較電圧
のレベルより越えた電圧δｅは、逆積分の出力が比較電
圧レベルとクロスした時点から最初のクロックパルスの
立ち上りまでの期間δに相当した電圧となる。そして、
２回目の入力電圧Ｖｉの積分の開始はこの電圧δｅだけ
ずれたところから始まり、第１回目と同様にクロックパ
ルス１００００カウントの期間入力電圧Ｖｉを積分した
後、期間Ｔｒｅｆで基準電圧−Ｖｒｅｆの逆積分を行な
う。この逆積分の終了時には、１回目の電圧δＣにさら
に２回目の電圧δｅが加わって、比較電圧レベルを越え
た電圧はδｅ′に変っている。
上述の動作を何回か繰り返していくと、たとえば、ｎ−
１回目には丁度クロックパルスと同期して、逆積分出力
が比較電圧レベルとクロスし、δｅ′が零になる。この
状態を第３図に破線で示す。このとき、カウンタＣＴの
毎回のカウントでは表現不可能であった入力電圧Ｖｉに
対する期間δに相当したクロックパルスが補正されたこ
とになり、カウンタＣＴのカウントパルスの合計ないし
平均値は有意なものとなる。
１回目には丁度クロックパルスと同期して、逆積分出力
が比較電圧レベルとクロスし、δｅ′が零になる。この
状態を第３図に破線で示す。このとき、カウンタＣＴの
毎回のカウントでは表現不可能であった入力電圧Ｖｉに
対する期間δに相当したクロックパルスが補正されたこ
とになり、カウンタＣＴのカウントパルスの合計ないし
平均値は有意なものとなる。
以上の積分と逆積分を交互にｎ回行なって、その間のカ
ウントパルスの合計ないし平均値をＡ／Ｄ変換値として
得る。たとえば、ｎ＝３００とし、Ｖｉ＝Ｖｒｅｆとす
ると、Ａ／Ｄ変換時間はＴＡ ＺをＬｏｏｍｓとすると
７００ ｍ ｓとなり、カウンタＣＴの計数値として３
，０００，０００を得る。
ウントパルスの合計ないし平均値をＡ／Ｄ変換値として
得る。たとえば、ｎ＝３００とし、Ｖｉ＝Ｖｒｅｆとす
ると、Ａ／Ｄ変換時間はＴＡ ＺをＬｏｏｍｓとすると
７００ ｍ ｓとなり、カウンタＣＴの計数値として３
，０００，０００を得る。
本実施例のＡ／Ｄ変換器においては、単純に積分期間を
長くすることによって多数のカウントパルスを得るよう
にする方法の問題点である積分器のダイナミックレンジ
の問題を解消することができる。すなわち、積分を１回
で行なうとコンパレータへの入力はＩＯＶ／３ｘ１０６
カウント＝３μ■／カウントの分解能が必要になるが、
本実施例では１ｍＶ／カウントでよい。
長くすることによって多数のカウントパルスを得るよう
にする方法の問題点である積分器のダイナミックレンジ
の問題を解消することができる。すなわち、積分を１回
で行なうとコンパレータへの入力はＩＯＶ／３ｘ１０６
カウント＝３μ■／カウントの分解能が必要になるが、
本実施例では１ｍＶ／カウントでよい。
次に変形実施例について説明する。
コントロールロジックＣＬとカウンタＣＴは、マイクロ
コンピュータに置きかえることが可能である。
コンピュータに置きかえることが可能である。
カウンタＣＴのカウントパルスは、単に合計または平均
化するのではなく、ディジタルフィルタ処理をすること
によって安定度の向上を図ることができる。その場合、
ディジタル化のサンプリング周波数が本発明では高くな
るため、エイリアスを生じる可能性が少なく、外乱など
に対して非常に有利である。
化するのではなく、ディジタルフィルタ処理をすること
によって安定度の向上を図ることができる。その場合、
ディジタル化のサンプリング周波数が本発明では高くな
るため、エイリアスを生じる可能性が少なく、外乱など
に対して非常に有利である。
上述の実施例では、単極性のＡ／Ｄ変換器を示したが、
入力部に極性に応じて電圧を反転する回路を追加するこ
とにより、容易に両極性のＡ／Ｄ変換器とすることがで
きる。この回路は公知であるので、説明は省略する。
入力部に極性に応じて電圧を反転する回路を追加するこ
とにより、容易に両極性のＡ／Ｄ変換器とすることがで
きる。この回路は公知であるので、説明は省略する。
上述の実施例では、スイッチング回路Ｓ４と、コンデン
サＣＡ ｚからなる自動ゼロ補償回路を備えたＡ／Ｄ変
換器を示したが、この自動ゼロ補償回路は必ずしも必要
ではなく、除外することもできる。その場合、コンデン
サＣＡＺとスイッチング回路Ｓ４は不要となり、スイッ
チング回路Ｓ３をＯＮｔ、た状態で入力電圧の積分を行
なって、その時のディジタル出力を記憶し、ディジタル
演算によって補正を行なうようにしてもよい。
サＣＡ ｚからなる自動ゼロ補償回路を備えたＡ／Ｄ変
換器を示したが、この自動ゼロ補償回路は必ずしも必要
ではなく、除外することもできる。その場合、コンデン
サＣＡＺとスイッチング回路Ｓ４は不要となり、スイッ
チング回路Ｓ３をＯＮｔ、た状態で入力電圧の積分を行
なって、その時のディジタル出力を記憶し、ディジタル
演算によって補正を行なうようにしてもよい。
〈発明の効果〉
以上詳述したように本発明においては、従来の２重積分
形Ａ／Ｄ変換器に比べて桁数の多い出力が得られ、した
がって分解能が高い。また、個々の積分期間は短いので
、積分器のダイナミックレンジが狭くても良い。さらに
、積分コンデンサの充電電圧が低くできるため、リーク
の影響を少なくし、直線性の向上が図れる。さらに、積
分器への入力電流を大きくできることと、比較器の入力
のレベル精度が低くてもよいことから、Ｓ／Ｎ比の向上
が図れる。
形Ａ／Ｄ変換器に比べて桁数の多い出力が得られ、した
がって分解能が高い。また、個々の積分期間は短いので
、積分器のダイナミックレンジが狭くても良い。さらに
、積分コンデンサの充電電圧が低くできるため、リーク
の影響を少なくし、直線性の向上が図れる。さらに、積
分器への入力電流を大きくできることと、比較器の入力
のレベル精度が低くてもよいことから、Ｓ／Ｎ比の向上
が図れる。
第１図は本発明の実施例の回路構成を示す図、第２図は
本発明の実施例の信号波形を示す図、第３図は第２図の
信号波形を部分拡大した波形を示す図、第４図は従来例
の回路構成を示す図、第５図は従来例の信号波形を示す
図である。 Ａ−・・積分器アンプ Ｂ−・・−比較器アンプ Ｃ，ＣＡＺ・−・−コンデンサ Ｒ−・抵抗 ３１、Ｓ２．Ｓ３．Ｓ４・・・スイッチング回路ｏｓｃ
−クロフクパルス発生回路 ＣＬ−・コントロールロジック ＣＴ−・カウンタ 特許出願人 株式会社島津製作所 代 理 人 弁理士 西１）新 第１図 第３図 …用胆■…用用ｍ… 第４図
本発明の実施例の信号波形を示す図、第３図は第２図の
信号波形を部分拡大した波形を示す図、第４図は従来例
の回路構成を示す図、第５図は従来例の信号波形を示す
図である。 Ａ−・・積分器アンプ Ｂ−・・−比較器アンプ Ｃ，ＣＡＺ・−・−コンデンサ Ｒ−・抵抗 ３１、Ｓ２．Ｓ３．Ｓ４・・・スイッチング回路ｏｓｃ
−クロフクパルス発生回路 ＣＬ−・コントロールロジック ＣＴ−・カウンタ 特許出願人 株式会社島津製作所 代 理 人 弁理士 西１）新 第１図 第３図 …用胆■…用用ｍ… 第４図
Claims (5)
- （１）入力電圧を一定期間積分し続いて入力電圧と逆極
性の基準電圧を出力が所定レベル以上でクロックパルス
と同期するまで逆積分する積分回路と、上記積分回路が
積分と逆積分を所定回数繰り返す間の上記逆積分の期間
のクロックパルスを計数する計数回路とを備え、上記計
数回路の計数値に応じて上記逆積分の期間のクロックパ
ルスの合計値または平均値を測定値とすることを特徴と
するＡ／Ｄ変換器。 - （２）上記逆積分の期間のクロックパルスの個々の値を
ディジタルフィルタ処理した後測定値を得る特許請求の
範囲第１項記載のＡ／Ｄ変換器。 - （３）上記積分回路の第１の入力端子を接地し上記積分
回路の出力を比較するコンパレータの出力を上記積分回
路の第２の入力端子に帰還入力し第２の入力端子に接続
したコンデンサを充電することによって上記積分回路の
入力オフセット電圧を補償する自動ゼロ補償回路を含む
特許請求の範囲第１項または第２項記載のＡ／Ｄ変換器
。 - （４）上記積分回路の第１の入力端子を接地したときの
上記測定値によってディジタル演算により上記積分回路
の入力オフセット電圧を補償する特許請求の範囲第１項
または第２項記載のＡ／Ｄ変換器。 - （５）上記計数回路はマイクロコンピュータにより構成
した特許請求の範囲第１項または第２項または第３項ま
たは第４項記載のＡ／Ｄ変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7627986A JPS62231524A (ja) | 1986-03-31 | 1986-03-31 | Ａ／ｄ変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7627986A JPS62231524A (ja) | 1986-03-31 | 1986-03-31 | Ａ／ｄ変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62231524A true JPS62231524A (ja) | 1987-10-12 |
Family
ID=13600838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7627986A Pending JPS62231524A (ja) | 1986-03-31 | 1986-03-31 | Ａ／ｄ変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62231524A (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821922A (ja) * | 1981-07-31 | 1983-02-09 | Shimadzu Corp | Ａ−ｄ変換器 |
| JPS58144945A (ja) * | 1982-02-24 | 1983-08-29 | Meidensha Electric Mfg Co Ltd | アナログ信号の入力装置 |
| JPS6135626A (ja) * | 1984-07-27 | 1986-02-20 | Yokogawa Hokushin Electric Corp | 積分形ａ／ｄ変換器 |
-
1986
- 1986-03-31 JP JP7627986A patent/JPS62231524A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5821922A (ja) * | 1981-07-31 | 1983-02-09 | Shimadzu Corp | Ａ−ｄ変換器 |
| JPS58144945A (ja) * | 1982-02-24 | 1983-08-29 | Meidensha Electric Mfg Co Ltd | アナログ信号の入力装置 |
| JPS6135626A (ja) * | 1984-07-27 | 1986-02-20 | Yokogawa Hokushin Electric Corp | 積分形ａ／ｄ変換器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4704908A (en) | Method for compensating interference voltages in the electrode circuit in magnetic-inductive flow measurement | |
| US6750796B1 (en) | Low noise correlated double sampling modulation system | |
| US20220163572A1 (en) | Amplification interface, and corresponding measurement system and method for calibrating an amplification interface | |
| JPS5821921A (ja) | Ａ−ｄ変換器 | |
| JPS6159569B2 (ja) | ||
| US5184128A (en) | Integrating A/D converter with means for reducing rollover error | |
| US20010006371A1 (en) | Device and method for the rapid digital/analog conversion of pulse width modulated signals | |
| USRE34428E (en) | Analog-to-digital converter with offset voltage polarity inversion | |
| US5323156A (en) | Delta-sigma analog-to-digital converter | |
| JPS62231524A (ja) | Ａ／ｄ変換器 | |
| US6930495B1 (en) | Digitizing ohmmeter system | |
| EP0372831B1 (en) | Analog-to-digital converter and method | |
| EP0238646B1 (en) | Dual slope converter with large apparent integrator swing | |
| JPH0469986A (ja) | 磁電変換素子の出力補正装置 | |
| JP2629603B2 (ja) | 抵抗測定装置 | |
| JP3802431B2 (ja) | 静電容量型センサ | |
| US5289187A (en) | Method and means for converting an analog signal into a digital signal | |
| JP3134655B2 (ja) | 高分解能アナログ・デジタル変換器 | |
| JPS6241464Y2 (ja) | ||
| JPS6135729B2 (ja) | ||
| JPS6117300B2 (ja) | ||
| JPH0526813Y2 (ja) | ||
| JPH09205367A (ja) | 積分型ａ／ｄ変換方法 | |
| JPS6012354Y2 (ja) | ２重積分形アナログ−デイジタル変換器 | |
| JPS5884535A (ja) | Ａ／ｄ変換器 |