JPS62230026A - 薄膜の形成方法 - Google Patents
薄膜の形成方法Info
- Publication number
- JPS62230026A JPS62230026A JP61073559A JP7355986A JPS62230026A JP S62230026 A JPS62230026 A JP S62230026A JP 61073559 A JP61073559 A JP 61073559A JP 7355986 A JP7355986 A JP 7355986A JP S62230026 A JPS62230026 A JP S62230026A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- semiconductor substrate
- temperature
- substrate
- ultraviolet ray
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、Ｓｉを主成分とする薄膜の形成方法に関する
。
。
従来の技術
従来、電極配線の形成された半導体基板上に絶縁膜を形
成するにはＳｉＨ４ガスとＮ２０ガスまたは・ＮＨ，ガ
スをプラズマ放電にて分解させて５ｉｎ２膜やＳｉ、Ｎ
４膜を形成するプラズマ化学気相堆積（以下、プラズマ
ＣｖＤと呼ぶ）法にて行なわれる。
成するにはＳｉＨ４ガスとＮ２０ガスまたは・ＮＨ，ガ
スをプラズマ放電にて分解させて５ｉｎ２膜やＳｉ、Ｎ
４膜を形成するプラズマ化学気相堆積（以下、プラズマ
ＣｖＤと呼ぶ）法にて行なわれる。
発明が解決しようとする問題点
電極配線等を形成した半導体基板の表面には凹凸ができ
ており、従来の技術では幅に対して高さがある程度以上
高い凹部を隙間なく埋めるＳｉＯ□等の薄膜形成ができ
ず凹部の中央部に第３図に示すような空洞１０ができる
。第３図において、３は半導体基板、８はアルミ配線、
９は配線８間に埋められる８ｉ０□膜である。この空洞
１０は、半導体装置の不安定性等の悪影響を及ぼす。本
発明は上記の凹部内の空洞をつくることなく、あるいは
その大きさが従来に比べて小さくなるような薄膜を形成
するものである。
ており、従来の技術では幅に対して高さがある程度以上
高い凹部を隙間なく埋めるＳｉＯ□等の薄膜形成ができ
ず凹部の中央部に第３図に示すような空洞１０ができる
。第３図において、３は半導体基板、８はアルミ配線、
９は配線８間に埋められる８ｉ０□膜である。この空洞
１０は、半導体装置の不安定性等の悪影響を及ぼす。本
発明は上記の凹部内の空洞をつくることなく、あるいは
その大きさが従来に比べて小さくなるような薄膜を形成
するものである。
問題点を解決するための手段
本発明は上記問題点を解決するため、基板上にＳｉＨ４
，Ｓｉ２Ｈ６，Ｓｉ、’Ｈ８およびＳｉＦ４の、うちの
１種類以上のガスか、上記の１種類以上のガスとＯＮ
Ｏ，ＮＯ，Ｎｏ２． Ｎ２． ＮＨ５，Ｈ２，ＣＦ４．
Ｆ２゜ＰＨＢＨおよびＡｓＨ５のうちの１種類以上の
ガ３ Ｉ ２ ６ スとの混合ガスを使用して薄膜形成をする際、紫外線ラ
ンプ光またはレーザー光を反応室内に入射させるととも
に、堆積時の基板の温度を３００°Ｃから４５０℃とす
るものである。
，Ｓｉ２Ｈ６，Ｓｉ、’Ｈ８およびＳｉＦ４の、うちの
１種類以上のガスか、上記の１種類以上のガスとＯＮ
Ｏ，ＮＯ，Ｎｏ２． Ｎ２． ＮＨ５，Ｈ２，ＣＦ４．
Ｆ２゜ＰＨＢＨおよびＡｓＨ５のうちの１種類以上の
ガ３ Ｉ ２ ６ スとの混合ガスを使用して薄膜形成をする際、紫外線ラ
ンプ光またはレーザー光を反応室内に入射させるととも
に、堆積時の基板の温度を３００°Ｃから４５０℃とす
るものである。
作用
Ｓｉを主成分とする薄膜を形成する場合、プラズマＣＶ
Ｄ法による形成に比べて紫外線ランプ光またはレーザー
光を用いた化学気相堆積法（以後、光ＣＶＤ法と呼ぶ）
によって形成した方が段差部の被覆性が良い薄膜形成が
可能で、幅に対し高さのより高い凹部を隙間をつくるこ
となく覆うことが可能である。また、光ＣＶＤ法におい
て薄膜堆積時の基板温度を３００℃以上にすることによ
り段差部の被覆性がさらに良くなる。しかし、４５０℃
より高い基板温度では薄膜形成以前に形成しである半導
体基板に熱による金属の融解等の悪影響を及ぼすため、
薄膜形成時の基板温度を４５０℃以下とする。
Ｄ法による形成に比べて紫外線ランプ光またはレーザー
光を用いた化学気相堆積法（以後、光ＣＶＤ法と呼ぶ）
によって形成した方が段差部の被覆性が良い薄膜形成が
可能で、幅に対し高さのより高い凹部を隙間をつくるこ
となく覆うことが可能である。また、光ＣＶＤ法におい
て薄膜堆積時の基板温度を３００℃以上にすることによ
り段差部の被覆性がさらに良くなる。しかし、４５０℃
より高い基板温度では薄膜形成以前に形成しである半導
体基板に熱による金属の融解等の悪影響を及ぼすため、
薄膜形成時の基板温度を４５０℃以下とする。
実施例
以下に図面を用いて本発明の詳細な説明する。
（実施例１）
第１図に示すように、紫外線光源として低圧水銀ランプ
１を用い、紫外線透過窓２を通じて照射する。ＳｉＨ４
とＮ２０ の混合ガス４を一端よシ反応室内に入れ、ロ
ータリーポンプ７によって吸引することにより半導体基
板３上に反応ガスの流れをつくる。この時、半導体基板
３に接しているサセプタ６の裏面より赤外ランプ６によ
って加熱し半導体基板３の温度を３００℃から４５０℃
の間に調節例えば４００℃を維持する。以上の装置を用
いることにより半導体基板３上に段差被覆性のすぐれた
５ｉｎ２膜を形成することができる。
１を用い、紫外線透過窓２を通じて照射する。ＳｉＨ４
とＮ２０ の混合ガス４を一端よシ反応室内に入れ、ロ
ータリーポンプ７によって吸引することにより半導体基
板３上に反応ガスの流れをつくる。この時、半導体基板
３に接しているサセプタ６の裏面より赤外ランプ６によ
って加熱し半導体基板３の温度を３００℃から４５０℃
の間に調節例えば４００℃を維持する。以上の装置を用
いることにより半導体基板３上に段差被覆性のすぐれた
５ｉｎ２膜を形成することができる。
第２図に示すような、半導体基板３の上にアルミ配線８
を行なうことによって段差の形成された半導体基板上に
５ｉ０２膜を形成した場合、従来の形成方法では第３図
に示すようにＳｉＯ□膜９内に空洞１０ができやすかっ
た。これに対し、第１図に示すような方法で５ｉｎ２膜
を形成すれば、第４図に示すように空洞のない薄膜形成
が行なえる。
を行なうことによって段差の形成された半導体基板上に
５ｉ０２膜を形成した場合、従来の形成方法では第３図
に示すようにＳｉＯ□膜９内に空洞１０ができやすかっ
た。これに対し、第１図に示すような方法で５ｉｎ２膜
を形成すれば、第４図に示すように空洞のない薄膜形成
が行なえる。
また、第５図に示すようにＨＦ：Ｆ２０＝１ ： １０
（室温）でのエツチングレートが基板温度３００℃以上
では遅く安定しており、本実施例のように４００℃を維
持すればち密な膜が得られる。
（室温）でのエツチングレートが基板温度３００℃以上
では遅く安定しており、本実施例のように４００℃を維
持すればち密な膜が得られる。
（実施例２）
第６図に示すようにムｒＦエキシマレーザー光１１を紫
外線透過窓２を通じて反応室内に入射させ、ＳｉＨ４と
ＮＨ，の混合ガスを反応室内に導入し排気系１３によっ
てガス流をつくる。半導体基板３に接しているサセプタ
６をサセプタ６内部に埋め込まれた抵抗加熱器１４によ
って加熱し、薄膜堆積時の半導体基板３の温度を４５０
℃一定に保つ。本方法によって段差被覆性能の良いＳｉ
、Ｎ４膜形成が行なえる。
外線透過窓２を通じて反応室内に入射させ、ＳｉＨ４と
ＮＨ，の混合ガスを反応室内に導入し排気系１３によっ
てガス流をつくる。半導体基板３に接しているサセプタ
６をサセプタ６内部に埋め込まれた抵抗加熱器１４によ
って加熱し、薄膜堆積時の半導体基板３の温度を４５０
℃一定に保つ。本方法によって段差被覆性能の良いＳｉ
、Ｎ４膜形成が行なえる。
（実施例３）
第６図においてＳｉＨ４とＮＨ，の混合ガス１２のかわ
りに、Ｓｉ Ｈ°１０１０５ｃとＦ２：９０ＳＣＣｍの
２ ６ ゛ 混合ガスを用い、基板温度を３００”Ｃに保つことによ
り水素含有率１０〜２０％の段差被覆性能の良い水素化
非晶質Ｓｉを形成することができる。
りに、Ｓｉ Ｈ°１０１０５ｃとＦ２：９０ＳＣＣｍの
２ ６ ゛ 混合ガスを用い、基板温度を３００”Ｃに保つことによ
り水素含有率１０〜２０％の段差被覆性能の良い水素化
非晶質Ｓｉを形成することができる。
なお、本発明において用いるガスとしてはＳｉＨ。
Ｓｉ２Ｈ６の他にＳｉ 、Ｈ８又はＳｉＦ４でもよく、
Ｎ２０゜Ｆ２の他に０□、 Ｎｏ、 Ｎｏ２． Ｎ２．
ＮＨ３，ＯＦ４．Ｆ２゜ＰＨ，、Ｂ２Ｈ６，ＡｓＨ３
等を用いて、Ｓｉを主成分とする薄膜を形成することが
できる。
Ｎ２０゜Ｆ２の他に０□、 Ｎｏ、 Ｎｏ２． Ｎ２．
ＮＨ３，ＯＦ４．Ｆ２゜ＰＨ，、Ｂ２Ｈ６，ＡｓＨ３
等を用いて、Ｓｉを主成分とする薄膜を形成することが
できる。
発明の効果
本発明は以上で述べたように、半導体基板の表面の凹凸
の凹部を薄膜内部に空洞をつくることなく、あるいは空
洞の大きさが従来に比べて小さく埋めるような薄膜形成
が可能となシ、半導体装置の安定性を増すことができる
。
の凹部を薄膜内部に空洞をつくることなく、あるいは空
洞の大きさが従来に比べて小さく埋めるような薄膜形成
が可能となシ、半導体装置の安定性を増すことができる
。
第１図は本発明の第１実施例の薄膜形成状態をゝ、。
上に従来の５ｉｎ２薄膜を形成した後の断面図、第４図
は第２図の半導体基板上に本発明による５ｉｎ２膜を形
成後の断面図、第６図は光Ｇ Ｖ Ｄ ５ｉ０□膜のエ
ツチングレートの基板温度依存性を示す図、第６図は本
発明の第２実施例の薄膜形成状態を示す図である。 １・・・・・・低圧水銀ランプ、３・・・・・・半導体
基板、４・・・・・・ＳｉＨ４とＮ２０の混合ガス、６
・・・・・・赤外ランプ、９・・・・・・ＳｉＯ□膜、
１１・・・・・・人ｒＦエキシマレーザー光、１２・・
・・・・ＳｉＨ４とＮＨ，の混合ガス、１４・・・・・
・抵抗加熱器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
は第２図の半導体基板上に本発明による５ｉｎ２膜を形
成後の断面図、第６図は光Ｇ Ｖ Ｄ ５ｉ０□膜のエ
ツチングレートの基板温度依存性を示す図、第６図は本
発明の第２実施例の薄膜形成状態を示す図である。 １・・・・・・低圧水銀ランプ、３・・・・・・半導体
基板、４・・・・・・ＳｉＨ４とＮ２０の混合ガス、６
・・・・・・赤外ランプ、９・・・・・・ＳｉＯ□膜、
１１・・・・・・人ｒＦエキシマレーザー光、１２・・
・・・・ＳｉＨ４とＮＨ，の混合ガス、１４・・・・・
・抵抗加熱器。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図
Claims (1)
- 基板上に、ＳｉＨ＿４、Ｓｉ＿２Ｈ＿６、Ｓｉ＿３Ｈ＿
８およびＳｉＦ＿４のうちの１種類以上のガスか、上記
の１種類以上のガスとＯ＿２、Ｎ＿２Ｏ、ＮＯ、ＮＯ＿
２、Ｎ＿２、ＮＨ＿３、Ｈ＿２、ＣＦ＿４、Ｆ＿２、Ｐ
Ｈ＿３、Ｂ＿２Ｈ＿６およびＡｓＨ＿３のうちの１種類
以上のガスとの混合ガスに紫外線ランプ光またはレーザ
ー光を照射して化学気相堆積法により、Ｓｉを主成分と
する薄膜の形成方法において、堆積時の前記基板の温度
が３００℃から４５０℃であることを特徴とする薄膜の
形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073559A JPS62230026A (ja) | 1986-03-31 | 1986-03-31 | 薄膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61073559A JPS62230026A (ja) | 1986-03-31 | 1986-03-31 | 薄膜の形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62230026A true JPS62230026A (ja) | 1987-10-08 |
Family
ID=13521730
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61073559A Pending JPS62230026A (ja) | 1986-03-31 | 1986-03-31 | 薄膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62230026A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298725A (ja) * | 1988-05-27 | 1989-12-01 | Hitachi Ltd | 薄膜形成方法及びその装置並びに半導体素子 |
| JPH0251230A (ja) * | 1988-08-12 | 1990-02-21 | Fuji Electric Co Ltd | Ｃｖｄ酸化膜形成方法 |
| JPH02151032A (ja) * | 1988-12-02 | 1990-06-11 | Nec Corp | 半導体装置の製造方法 |
| US5098865A (en) * | 1989-11-02 | 1992-03-24 | Machado Jose R | High step coverage silicon oxide thin films |
-
1986
- 1986-03-31 JP JP61073559A patent/JPS62230026A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01298725A (ja) * | 1988-05-27 | 1989-12-01 | Hitachi Ltd | 薄膜形成方法及びその装置並びに半導体素子 |
| JPH0251230A (ja) * | 1988-08-12 | 1990-02-21 | Fuji Electric Co Ltd | Ｃｖｄ酸化膜形成方法 |
| JPH02151032A (ja) * | 1988-12-02 | 1990-06-11 | Nec Corp | 半導体装置の製造方法 |
| US5098865A (en) * | 1989-11-02 | 1992-03-24 | Machado Jose R | High step coverage silicon oxide thin films |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100367495C (zh) | 电子器件及其制造方法 | |
| US5314724A (en) | Process for forming silicon oxide film | |
| US5084130A (en) | Method for depositing material on depressions | |
| JP2994616B2 (ja) | 下地表面改質方法及び半導体装置の製造方法 | |
| US5176789A (en) | Method for depositing material on depressions | |
| JPS63166219A (ja) | 半導体装置の製造方法 | |
| JPH08288286A (ja) | シリコン酸化膜の成膜方法 | |
| JPS63166220A (ja) | 半導体装置の製造方法 | |
| US5045346A (en) | Method of depositing fluorinated silicon nitride | |
| JPH0766186A (ja) | 誘電体の異方性堆積法 | |
| JPS62230026A (ja) | 薄膜の形成方法 | |
| EP0469791A1 (en) | Soluble oxides for integrated circuits | |
| US5462767A (en) | CVD of conformal coatings over a depression using alkylmetal precursors | |
| JPH06104181A (ja) | 光ｃｖｄ法利用絶縁膜の製造方法と平坦化絶縁膜の製造方法 | |
| JP2799858B2 (ja) | 半導体デバイスの平坦化方法 | |
| JP2003086568A (ja) | エッチング方法 | |
| JPH0691068B2 (ja) | 薄膜形成方法 | |
| JPH08203891A (ja) | 半導体装置の製造方法 | |
| JP2666681B2 (ja) | 半導体装置の製造方法 | |
| JPH09172081A (ja) | 半導体装置の製造方法 | |
| JPH05226298A (ja) | 半導体装置の製造方法 | |
| JPS61216449A (ja) | パタ−ン薄膜形成方法及びその装置 | |
| JPH06342786A (ja) | 絶縁膜の形成方法および減圧ｃｖｄ装置 | |
| JPH0156525B2 (ja) | ||
| JPH0810681B2 (ja) | 半導体装置の製造方法 |