JPS62221076A

JPS62221076A - 画像処理装置

Info

Publication number: JPS62221076A
Application number: JP6326086A
Authority: JP
Inventors: Makoto Nakada; 誠中田
Original assignee: Toshiba Engineering Corp
Current assignee: Toshiba Engineering Corp
Priority date: 1986-03-20
Filing date: 1986-03-20
Publication date: 1987-09-29

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の構成］（産業上の利用分野）本発明は、たとえばＩＴＭ／（工業用途テレビジョン）
カメラを用い、たとえば工業製品の外形状態を検査する
等に用いる画像処理装置にかかり、特に積和演算を主と
する空間フィルタ処理の処理手段を改良した画像処理装
置に関する。

（従来の技術）工場の検査ライン等で外観検査装置として用いられる画
像処理装置では、たとえばＩＴＶカメラからの画像（ア
ナログ画像）をデジタル画像に変換し、このデジタル画
像に対して空間フィルタリング処理等を施して検査対象
の所望の画像パターンを得るようにしている。

ここで、この種の外観検査装置に要求されるのはリアル
タイム性、すなわち、カメラ入力の画像を、画像人力と
同じ速度以上で処理することである。

ここで、画像処理装置における空間フィルタリング処理
について考える。すなわち、空間フィルタリング処理は
下記式（１）で与えられる演算を行なうものである。

ここで、Ｘａ＋、ｎ　、　Ｙｍ、ｎは第５図に示すよう
にそれぞれ画面上ｍ行ｎ列の画素の濃度値における空間
フィルタリングの前後の値を示している。また、ｆ　１
．ｊは荷重係数、Ｈは正規化係数である。

この空間フィルタは、出力画像Ｙｍ、ｎの値を注目画素
ｘ　ｉ、ｎと、その周囲８画素との重み（ｆ　ｉ、ｊ　
）付は演算によって決定するものであり、このｆＩ。

ｊ値の選び方により、空間フィルタの特性をいろいろと
変えることができるものである。

従来、画像の前処理として空間フィルタを使用する画像
処理装置は、第４図に示す構成となっている。すなわち
、第４図において、１は図示しないＩＴＶカメラからの
ビデオ信号を入力し、これをＡ／Ｄ変換してたとえば８
ビツトのデジタル画像データを生成する画像人力部、２
は上記画像データをフレーム単位で格納する画像メモリ
、３は画像メモリ２からの画像データに対してたとえば
ノイズ除去を行なう空間フィルタ部、４は空間フィルタ
処理部３の処理結果をフレーム単位で格納する画像メモ
リである。この画像メモリ４に格納された画像データは
、その後に種々の画像処理が施され、所望の画像パター
ンに生成され、たとえば被写体が良品であるか不良品で
あるかの検査データとして供されるようになっている。

ここで、空間フィルタ部３は第６図に示されるハードウ
ェアで構成される。第６図において、１０はたとえば８
ビツト画像データを入力して３×３のマトリックスを構
成するための３個のシフトレジスタ、１１は３Ｘ３のマ
トリックスを構成するための２個の遅延回路、１２は重
み（ｆ　１．ｊ　）と各画素との乗算を行なう９個の乗
算器、１３は９つの乗算結果の和をとるための加算器、
１４は加算器１３からの加算結果を正規化するための除
算器である。

次に上記のごとく構成された従来の空間フィルタ処理部
の動作について説明する。すなわち、画像メモリ２から
読出した画像データが、１画素づつシフトレジスタ１０
に入力される。また、遅延回路１を通過した画像データ
も１画素づつ次段のシフトレジスタ１０に入力される。

ここで、遅延回路１１の遅延時間は、ＩＴＶカメラにお
ける１水平走査時間である。シフトレジスタ１０から計
９画素に相当する画像データが対応する乗算器１２に同
時に入力される。乗算器１２においては、重み（ｆ　ｉ
、ｊ　）と乗算され、その結果は加算器１３に入力され
る。

加算器１３で９つの積の総和（積和演算結果）Ｓがとら
れ、さらに総和（積和演算結果）Ｓにバイアス値ＢＩＡ
Ｓ（たとえば１０２０とする）が加えられて、その結果
は除算器１４に入力される。

この除算器１４では、このＳ＋ＢＩＡＳを正規化係数Ｈ
（たとえば８とする）で除算することにより正規化（結
果が８ビツトとなる）される。正規化された画像データ
は、画像メモリ４に書込みがなされる。

たとえば、第７図（ａ）に示す入力画像データを、第８
図に示す空間フィルタパラメータで処理すると、第７図
（ｂ）に示す出力画像データ（出力濃度）が得られる。

たとえば、第７図（ｂ）のＹ２，２は、第７図（ａ）の
Ｘ２，２に対して次の演算で求まる。すなわち、ｆ（ＩＯＸＩ）＋　（２０Ｘ２）＋　（ＩＯＸＩ）＋　
（２０Ｘ（１）＋　（１０ＸＯ）＋　（２０ＸＯ）＋　
（１００ｘ　（−１）　）　＋　（１００ｘ　（−２）
）＋　（１００Ｘ　（−１））＋１０２０１　／８−８
まただし、少数点以下は切捨てる。

（発明が解決しようとする問題点）上記の如く構成された従来の画像処理装置における空間
フィルタ部には次のような問題点があった。すなわち、
各画素毎に対して乗算器１２及び加算器１３を用いて積
和演算を行ない、また、除算器１４を用いて正規化演算
を行なうので、演算に長時間を要する。このため、たと
えば、ＩＴＶカメラからのビデオ信号の入力と同じ速度
以上で空間フィルタリング処理ができない。このことは
、画像処理装置を外観検査装置に適用した場合に要求さ
れるリアルタイム性に反するものである。

そこで、本発明の目的は、空間フィルタの処理時間が短
縮し得る画像処理装置を提供することにある。

［発明の構成］（問題点を解決するための手段）本発明は、上記問題点を解決し、且つ目的を達成するた
めに次のような手段を講じたことを特徴としている。す
なわち、画像処理すべき対象画像の各画素に対して空間
フィルタパラメータに基づく係数で積和演算し且つ正規
化する空間フィルタ処理部を有した画像処理装置におい
て、上記空間フィルタ処理部は、空間フィルタパラメー
タに基づく係数に基づいて人力画像の各画素の濃度値に
対して出力濃度値を定めた変換テーブルを設け、上記入
力画像の各画素に対して出力画素をそれぞれ求め、当該
出力画素それぞれを加算する構成としたことを特徴とし
ている。

（作用）このような手段を講じたことにより、積和演算及び正規
化演算は、乗算処理及び除算処理を行なわずに変換テー
ブルを用いて実現されることになり、処理の高速化を奏
することができる。

（実施例）以下本発明の一実施例を第１図〜第３図を参照して説明
する。第１図〜第３図では第４図〜第８図と同一部分に
は同一符号を付して説明は省略する・　　＼第１図においては、第６図の乗算器１２と除算器１４と
の機能の代わりを果たすものとして、ＲＡＭ　（ランダ
ムアクセスメモリ）１５を用いる。

このＲＡＭ１５内の各アドレスには１６ビツトの出力濃
度データが格納されており、各シフトレジスタ１０から
出力された人力濃度データはＲＡＭ１５に対してアドレ
ス信号として作用させる。

ここで、空間フィルタパラメータが第８図に示すような
３×３マトリツクスのものであれば、係数２としてのＲ
ＡＭ１５は第２図（ａ）に示すテーブルであり、係数１
としてのＲＡＭ１５は第２図（ｂ）に示すテーブルであ
り、係数０としてのＲＡＭ１５は第２図（Ｃ）に示すテ
ーブルであり、係数−１としてのＲＡＭ１５は第２図（
ｄ）に示すテーブルであり、係数−２としてのＲＡＭ１
５は第２図（ｅ）に示すテーブルであり、人力濃度は８
ビツトのアドレス信号であり、各テーブルの出力濃度デ
ータつまりＲＡＭ１５の各アドレスに格納されたデータ
は、パラメータの係数に対応して設定されており、たと
えば第２図（ａ）〜（ｅ）に示すような１６ビツトの出
力濃度を示すデータである。

次に上記の如く構成された本実施例の作用について説明
する。すなわち、図示しない画像メモリから読出した８
ビツトの画像データが、１画素づつシフトレジスタ１０
に入力される。また、遅延回路１を通過した画像データ
も１画素づつ次段のシフトレジスタ１０に人力される。

ここで、遅延回路１１の遅延時間は、ＩＴＶカメラにお
ける１水平走査時間である。ここで、第３図に示すよう
に、シフトレジスタ１０から計９画素に相当する画像デ
ータ（入力濃度データ）が対応する係数テーブル（ＲＡ
Ｍ）１５に同時にアドレス信号として入力される。テー
ブルＣＲＡＭ）１５においては、この入力濃度データ（
アドレス信号）が示すアドレス内のデータをアクセスし
、そのアクセスデータを出力濃度データ（１６ビツト）
として出力する。しかるに、各係数パラメータに基づき
設定された計９個の出力濃度データは加算器１３に入力
されることになる。

加算器１３で総和Ｓがとられ、さらに総和Ｓにバイアス
値ＢＩＡＳ（たとえば１０２０とする）が加えられて、
その結果、加算データの内上位８ビットが、積和演算さ
れ且つ正規化されたデータとして出力され、この画像デ
ータは、画像メモリの所定アドレスに書込まれる。

上記の如くの本実施例によれば以下の如くの作用効果を
奏する。すなわち、従来では乗算、加算及び除算により
積和演算及び正規化演算を実施していたものが、本実施
例では、テーブル１５のデータのアクセス及び加算だけ
で実現できるので、乗算及び除算が必要ない分だけ処理
の高速化が図られる。このため、たとえばＩＴＶカメラ
からのビデオ信号の入力と同じ速度以上で空間フィルタ
リング処理が可能であり、このことは、画像処理装置を
外観検査装置に適用した場合に要求されるリアルタイム
性を満足するものである。また、乗算器及び除算器が必
要ない分だけコスト抑制が図られる。

本発明は上記実施例に限定されるものではなく以下の如
く変形して実施してもよい。すなわち、上記実施例では
テーブル１５のアドレス信号として入力濃度データの全
８ビツトを用いているが、これを上位５ビツトをアドレ
ス信号として用い、他の３ビツトを制御情報（複数の重
み係数テーブル１５から１つを選ぶ選択信号等）として
用いるようにしてもよい。

また、上記実施例ではテーブル１５の出力濃度データを
１６ビツトであるとしたが、８ビツトの出力濃度データ
としてもよい。これにより、加算器１３への入力データ
（乗算値に相当する）が８ビツトとなるつまり８ビツト
処理系として積和演算のための回路が構成できるので有
利である（従来は重み係数が２４までとすると１２ビツ
トとなる）。この場合、上記実施例の１６ビツトの方式
と比較すると、ビット数が少ないため演算結果の精度は
悪くなるが、ＩＴＶカメラの精度、　Ａ／Ｄ変換器の精
度等を考慮すると画像処理装置としては大きな影響は生
じない。

さらに、空間フィルタのパラメータとしては第８図に示
す以外のものでもよく、もちろん３×３マトリツクス以
外に、５Ｘ５マトリツクス、　　７ｘ７マトリツクスで
もよい。テーブル１５はＲＡＭ以外にＲＯＭ　（リード
オンリーメモリ）等の素子を用いてもよい。

この他に本発明は、その要旨を逸脱しない範囲で種々変
形して実施できるものである。

［発明の効果］以上詳述したように本発明による画像処理装置は、画像
処理すべき対象画像の各画素に対して空間フィルタパラ
メータに基づく係数で積和演算し且つ正規化する空間フ
ィルタ処理部を有した画像処理装置において、上記空間
フィルタ処理部は、空間フィルタパラメータに基づく係
数に基づいて入力画像の各画素の濃度値に対して出力濃
度値を定めた変換テーブルを設け、上記入力画像の各画
素に対して出力画素をそれぞれ求め、当該出力画素それ
ぞれを加算する構成としたものである。

この構成によれば、積和演算及び正規化演算は、乗算処
理及び除算処理を行なわずに変換テーブルを用いて実現
されることになり、もって、空間フィルタの処理時間が
短縮し得る画像処理装置が提供できるものである。

【図面の簡単な説明】

第１図は本発明にかかる画像処理装置の一実施例を示す
ブロック図、第２図は係数テーブルを示す図、第３図は
同実施例の要部を示すブロック図、第４図は一般的な画
像処理装置の概略構成図、第５図は積和演算を説明する
ための図、第６図は従来例を示すブロック図、第７図は
積和演算の具体例を示す図、第８図は空間フィルタのパ
ラメータの一例を示す図である。１０・・・シフトレジスタ、１１・・・遅延回路、１３
・・・加算器、１５・・・変換テーブル。第　３　図、Ｘ２，２入力画像データ第７図第８図、Ｙ２・２出力画俤テータ

Claims

【特許請求の範囲】

画像処理すべき対象画像の各画素に対して空間フィルタ
パラメータに基づく係数で積和演算し且つ正規化する空
間フィルタ処理部を有した画像処理装置において、上記
空間フィルタ処理部は、空間フィルタパラメータに基づ
く係数に基づいて入力画像の各画素の濃度値に対して出
力濃度値を定めた変換テーブルを設け、上記入力画像の
各画素に対して出力画素をそれぞれ求め、当該出力画素
それぞれを加算する構成としたことを特徴とする画像処
理装置。