JPS62219665A - 超格子薄膜トランジスタ - Google Patents
超格子薄膜トランジスタInfo
- Publication number
- JPS62219665A JPS62219665A JP61060843A JP6084386A JPS62219665A JP S62219665 A JPS62219665 A JP S62219665A JP 61060843 A JP61060843 A JP 61060843A JP 6084386 A JP6084386 A JP 6084386A JP S62219665 A JPS62219665 A JP S62219665A
- Authority
- JP
- Japan
- Prior art keywords
- superlattice
- layer
- film transistor
- thickness
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6748—Group IV materials, e.g. germanium or silicon carbide having a multilayer structure or superlattice structure
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
本発明は、非晶質の半導体層を持つ薄膜トランジスタ(
以下、TPTと称す)において、上記半導体層をa−S
i:Hとa−SiNx:Hとからなる非晶質の超格子構
造とすることにより、従来のasiTFTに見られる光
導電性を抑制し、迷光の影響を受けに(いTFTの実現
を図ったものである。
以下、TPTと称す)において、上記半導体層をa−S
i:Hとa−SiNx:Hとからなる非晶質の超格子構
造とすることにより、従来のasiTFTに見られる光
導電性を抑制し、迷光の影響を受けに(いTFTの実現
を図ったものである。
本発明は、非晶質半導体を用いて形成したTPTに関す
る。
る。
これまで、特にa−3t系のTPTは、低温・大面積形
成が可能であるため、例えばマトリクス型液晶表示装置
やりニアイメージセンサ等を駆動するためのスイッチン
グ素子として、広く用いられている。
成が可能であるため、例えばマトリクス型液晶表示装置
やりニアイメージセンサ等を駆動するためのスイッチン
グ素子として、広く用いられている。
従来のTPTとしては、ソース電極とドレイン電極との
間にa−Si:Hの単膜を備え、この単膜内を流れるキ
ャリアを、ゲート絶縁膜を介して設けられたゲート電極
によって制御するようにしたものが知られている。
間にa−Si:Hの単膜を備え、この単膜内を流れるキ
ャリアを、ゲート絶縁膜を介して設けられたゲート電極
によって制御するようにしたものが知られている。
上記従来のTPTに用いられたa−3i:Hの単膜は、
光導電性が大きいため、光があたると、例えばオフにし
ていたにもかかわらず上記光でオンに切換ねってしまう
というように、迷光による誤動作を生じ易かった。
光導電性が大きいため、光があたると、例えばオフにし
ていたにもかかわらず上記光でオンに切換ねってしまう
というように、迷光による誤動作を生じ易かった。
本発明は、a−3i:H層とa−SiNx:H層とを交
互に多数積層して構成した超格子を半導体層として用い
たものである。
互に多数積層して構成した超格子を半導体層として用い
たものである。
上記構成からなる超格子は、従来のa−3i :Hの単
膜に比べて、光を当てたときに流れる電流(以下、光電
流と称す)と光を当てないときに流れる電流(以下、暗
電流と称す)との差が非常に小さい。そのため、この超
格子を半導体層として用いたTPTは、光導電性が抑制
され、迷光の影響を受けにくく、非常に安定した動作特
性を示すようになる。
膜に比べて、光を当てたときに流れる電流(以下、光電
流と称す)と光を当てないときに流れる電流(以下、暗
電流と称す)との差が非常に小さい。そのため、この超
格子を半導体層として用いたTPTは、光導電性が抑制
され、迷光の影響を受けにくく、非常に安定した動作特
性を示すようになる。
以下、本発明の実施例について、図面を参照しながら説
明する。
明する。
第1図は、本発明の第1の実施例を示す概略構成図であ
る。同図では、ガラス等でできた基板1上の所定位置に
ゲート電極Gを形成し、その上からa SiO2等の
ゲート絶縁膜2および後述する超格子3を層状に設けて
、さらにその上の所定位置にソース電極Sおよびドレイ
ン電極りを形成したものであり、ソース電極Sとドレイ
ン電極りとの間で超格子3内を流れるキャリアを、ゲー
ト電極Gに対する印加電圧によって制御するようにして
いる。
る。同図では、ガラス等でできた基板1上の所定位置に
ゲート電極Gを形成し、その上からa SiO2等の
ゲート絶縁膜2および後述する超格子3を層状に設けて
、さらにその上の所定位置にソース電極Sおよびドレイ
ン電極りを形成したものであり、ソース電極Sとドレイ
ン電極りとの間で超格子3内を流れるキャリアを、ゲー
ト電極Gに対する印加電圧によって制御するようにして
いる。
上記超格子3は、所定の層厚(例えば、10人〜100
人)を持つa−3i:H層およびa−SiNx:H層を
交互に多数積層した構造とし、その全体の層厚を例えば
約2500人となるようにしたものである。このような
超格子3は、プラズマCVDや光CVD等により、各層
ごとにガスを切換えて作製していく。例えば、a−3i
:H層の作製時は水素希釈のSiH4ガスを用い、また
a−SiNx:H層の作製時は水素希釈の5iHaガス
およびNH3ガスを用いる。
人)を持つa−3i:H層およびa−SiNx:H層を
交互に多数積層した構造とし、その全体の層厚を例えば
約2500人となるようにしたものである。このような
超格子3は、プラズマCVDや光CVD等により、各層
ごとにガスを切換えて作製していく。例えば、a−3i
:H層の作製時は水素希釈のSiH4ガスを用い、また
a−SiNx:H層の作製時は水素希釈の5iHaガス
およびNH3ガスを用いる。
そこで、上記構成からなる超格子3における、面内方向
の暗電流および光電流と、a−3trH層およびa−S
iNx:H層の各層厚く前者の層厚をLs、後者の層厚
をLNとする)との関係を測定した結果を第4図に示す
。なおここでは、Ls=L、とし、またa−SiNxs
H層を作る時の5iHaガスとNH3ガスとの流量比(
NNH3/ Ns、Hsr )を1に固定した。さラニ
、この超格子3の面内方向には100 Vの電圧を印加
し、また光電流を測定する時の照射光は25 L xの
白色光を用いた。
の暗電流および光電流と、a−3trH層およびa−S
iNx:H層の各層厚く前者の層厚をLs、後者の層厚
をLNとする)との関係を測定した結果を第4図に示す
。なおここでは、Ls=L、とし、またa−SiNxs
H層を作る時の5iHaガスとNH3ガスとの流量比(
NNH3/ Ns、Hsr )を1に固定した。さラニ
、この超格子3の面内方向には100 Vの電圧を印加
し、また光電流を測定する時の照射光は25 L xの
白色光を用いた。
第4図において、参考のために示したa−3i:Hの単
膜の場合、暗電流(ム印で示す)と光電流(△印で示す
)とは3桁程度の非常に大きな差を持っており、すわな
ち光を当てただけで電流が大きく変動する(光導電性が
大きい)ことがわかる。一方、上述した超格子の場合は
、上記a−Si:H単膜と比べて、暗電流(・印で示す
)と光電流(○印で示す)との差が非常に小さく、光導
電性が抑えられている。従って、このような超格子を使
用した本実施例のTPTは、迷光の影響を受けにくり、
非常に安定した動作特性を持つ。
膜の場合、暗電流(ム印で示す)と光電流(△印で示す
)とは3桁程度の非常に大きな差を持っており、すわな
ち光を当てただけで電流が大きく変動する(光導電性が
大きい)ことがわかる。一方、上述した超格子の場合は
、上記a−Si:H単膜と比べて、暗電流(・印で示す
)と光電流(○印で示す)との差が非常に小さく、光導
電性が抑えられている。従って、このような超格子を使
用した本実施例のTPTは、迷光の影響を受けにくり、
非常に安定した動作特性を持つ。
なお同図では、層厚Ls (−L、)を100人。
30人、10人と減少させるに従って、暗電流および光
電流が共に低下するとともに、光導電性がより抑制され
るのが見られる。この点を考慮すれば、上記層厚Ls、
L、は30Å以下であることが望ましい。
電流が共に低下するとともに、光導電性がより抑制され
るのが見られる。この点を考慮すれば、上記層厚Ls、
L、は30Å以下であることが望ましい。
次に、本発明の第2の実施例の概略構成を第2図に示す
。同図では、ソース電極Sおよびドレイン電極りで超格
子13を両端から挾んだ構成としたものである。上記超
格子13は、前述した超格子3と同様な構成であり、第
4図に示した関係を持っている。このような構成にして
も、光導電性を非常に小さく抑えることができ、従って
迷光の影響を受けにくくなる。
。同図では、ソース電極Sおよびドレイン電極りで超格
子13を両端から挾んだ構成としたものである。上記超
格子13は、前述した超格子3と同様な構成であり、第
4図に示した関係を持っている。このような構成にして
も、光導電性を非常に小さく抑えることができ、従って
迷光の影響を受けにくくなる。
次に、本発明の第3の実施例の概略構成を第3図に示す
。同図では、第1図に示したものからゲート絶縁膜2を
除去した構成となっており、すなわち、ガラス基板1お
よびゲート電極G上に超格子23を直接形成したもので
ある。この超格子23も、前述した超格子3.13と同
様にして作製したものであり、第4図に示した関係を有
している。ここで、ゲート絶縁膜2を除去することがで
きるのは、以下の理由による。
。同図では、第1図に示したものからゲート絶縁膜2を
除去した構成となっており、すなわち、ガラス基板1お
よびゲート電極G上に超格子23を直接形成したもので
ある。この超格子23も、前述した超格子3.13と同
様にして作製したものであり、第4図に示した関係を有
している。ここで、ゲート絶縁膜2を除去することがで
きるのは、以下の理由による。
まず、全体の膜厚が2400人である超格子において、
その膜厚方向に印加された電圧と、そのときに膜厚方向
に流れる電流との関係を第3図に示す。
その膜厚方向に印加された電圧と、そのときに膜厚方向
に流れる電流との関係を第3図に示す。
なお、このときの電極面積は3 va X 3 vmで
ある。
ある。
同図において、L 、 = L 、 = 100人の場
合(曲線I)は、印加電圧の大きさによらず、10”’
Ω・cm以上の大きな抵抗率を有する。L、=Ls=3
0人の場合(曲線■)およびり、=Ls=10人の場合
(曲線■)は、曲線Iの場合と比べて各層厚が序々に薄
くなり、それに従ってトンネル効果によるリーク電流を
生じるが、印加電圧が5〜IOV付近では1013Ω・
印以上の大きな抵抗率を保っている。
合(曲線I)は、印加電圧の大きさによらず、10”’
Ω・cm以上の大きな抵抗率を有する。L、=Ls=3
0人の場合(曲線■)およびり、=Ls=10人の場合
(曲線■)は、曲線Iの場合と比べて各層厚が序々に薄
くなり、それに従ってトンネル効果によるリーク電流を
生じるが、印加電圧が5〜IOV付近では1013Ω・
印以上の大きな抵抗率を保っている。
これら膜厚方向の抵抗率は、面内方向の抵抗率が10幻
Ω・cm以下であるのに比べると、著しく大きい。従っ
て、抵抗率のこのような非等方的な性質により、膜厚方
向は実質的に絶縁されていることになり、ゲート電極G
と超格子23との間にはゲート絶縁膜が不要になる。
Ω・cm以下であるのに比べると、著しく大きい。従っ
て、抵抗率のこのような非等方的な性質により、膜厚方
向は実質的に絶縁されていることになり、ゲート電極G
と超格子23との間にはゲート絶縁膜が不要になる。
このようにゲート絶縁膜が不要になれば、構成が非常に
簡単になるため、信頼性および低価格化の面で非常に有
利になる。また、上記第1および第2の実施例と同様に
光導電性をも抑えることができるので、迷光の影響も受
けにく(なる。
簡単になるため、信頼性および低価格化の面で非常に有
利になる。また、上記第1および第2の実施例と同様に
光導電性をも抑えることができるので、迷光の影響も受
けにく(なる。
本発明によれば、超格子構造により光導電性を小さく抑
制することができるので、迷光の影響を受けない安定し
た動作特性を持つTPTを実現できる。さらに、上記超
格子における電気抵抗の非等方性を利用すれば、ゲート
絶縁膜のない簡単な構成のTPTを実現することもでき
る。
制することができるので、迷光の影響を受けない安定し
た動作特性を持つTPTを実現できる。さらに、上記超
格子における電気抵抗の非等方性を利用すれば、ゲート
絶縁膜のない簡単な構成のTPTを実現することもでき
る。
第1図、第2図、第3図はそれぞれ本発明の第1、第2
、第3の実施例を示す概略構成図、第4図は本発明に係
る超格子における、面内方向の暗電流および光電流と、
各層厚(L、、t、s)との関係を示す図、 第5図は上記超格子の膜厚方向における、印加電圧と電
流との関係を示す図である。 1・・・基板、 2・・・ゲート絶縁膜、 3.13.23・・・超格子、 S・・・ソース電極、 D・・・ドレイン電極、 G・・・ゲート電極、
、第3の実施例を示す概略構成図、第4図は本発明に係
る超格子における、面内方向の暗電流および光電流と、
各層厚(L、、t、s)との関係を示す図、 第5図は上記超格子の膜厚方向における、印加電圧と電
流との関係を示す図である。 1・・・基板、 2・・・ゲート絶縁膜、 3.13.23・・・超格子、 S・・・ソース電極、 D・・・ドレイン電極、 G・・・ゲート電極、
Claims (1)
- 【特許請求の範囲】 1)非晶質の半導体層を用いた薄膜トランジスタにおい
て、 前記半導体層をa−Si:Hとa−SiN_x:Hとを
交互に多数積層してなる超格子(3、13、23)とし
たことを特徴とする超格子薄膜トランジスタ。 2)前記a−Si:H層の層厚が30Å以下であること
を特徴とする特許請求の範囲第1項記載の超格子薄膜ト
ランジスタ。 3)前記a−Si:H層および前記a−SiN_x:H
層の各層厚がいずれも30Å以下であることを特徴とす
る特許請求の範囲第1項記載の超格子薄膜トランジスタ
。 4)前記超格子とゲート電極(G)との間にゲート絶縁
膜(2)を有しないことを特徴とする特許請求の範囲第
1項乃至第3項のいずれか1つに記載の超格子薄膜トラ
ンジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61060843A JPS62219665A (ja) | 1986-03-20 | 1986-03-20 | 超格子薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61060843A JPS62219665A (ja) | 1986-03-20 | 1986-03-20 | 超格子薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62219665A true JPS62219665A (ja) | 1987-09-26 |
Family
ID=13154048
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61060843A Pending JPS62219665A (ja) | 1986-03-20 | 1986-03-20 | 超格子薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62219665A (ja) |
Cited By (41)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377158A (ja) * | 1986-09-19 | 1988-04-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
US5021839A (en) * | 1986-10-08 | 1991-06-04 | Semiconductor Energy Laboratory Co., Ltd. | FET with a super lattice channel |
US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
WO2005018004A1 (en) * | 2003-06-26 | 2005-02-24 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
WO2005018005A1 (en) * | 2003-06-26 | 2005-02-24 | Rj Mears, Llc | Semiconductor device including mosfet having band-engineered superlattice |
WO2005034245A1 (en) * | 2003-06-26 | 2005-04-14 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US6993222B2 (en) | 1999-03-03 | 2006-01-31 | Rj Mears, Llc | Optical filter device with aperiodically arranged grating elements |
US7045813B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
US7045377B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7123792B1 (en) | 1999-03-05 | 2006-10-17 | Rj Mears, Llc | Configurable aperiodic grating device |
US7202494B2 (en) | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
US7227174B2 (en) | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7229902B2 (en) | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
US7446002B2 (en) | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
US7491587B2 (en) | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
US7514328B2 (en) | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
US7517702B2 (en) | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
US7531829B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7531828B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
US7531850B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
US7535041B2 (en) | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7586165B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
US7586116B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
US7598515B2 (en) | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
US7612366B2 (en) | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
US7700447B2 (en) | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
US7781827B2 (en) | 2007-01-24 | 2010-08-24 | Mears Technologies, Inc. | Semiconductor device with a vertical MOSFET including a superlattice and related methods |
US7812339B2 (en) | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
US7863066B2 (en) | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
US7880161B2 (en) | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US7928425B2 (en) | 2007-01-25 | 2011-04-19 | Mears Technologies, Inc. | Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods |
CN104992982A (zh) * | 2015-05-28 | 2015-10-21 | 福州大学 | 一种具有超晶格结构的薄膜晶体管 |
US9275996B2 (en) | 2013-11-22 | 2016-03-01 | Mears Technologies, Inc. | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
US9406753B2 (en) | 2013-11-22 | 2016-08-02 | Atomera Incorporated | Semiconductor devices including superlattice depletion layer stack and related methods |
US9558939B1 (en) | 2016-01-15 | 2017-01-31 | Atomera Incorporated | Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source |
US9716147B2 (en) | 2014-06-09 | 2017-07-25 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
US9721790B2 (en) | 2015-06-02 | 2017-08-01 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
US9899479B2 (en) | 2015-05-15 | 2018-02-20 | Atomera Incorporated | Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods |
US10381242B2 (en) | 2017-05-16 | 2019-08-13 | Atomera Incorporated | Method for making a semiconductor device including a superlattice as a gettering layer |
-
1986
- 1986-03-20 JP JP61060843A patent/JPS62219665A/ja active Pending
Cited By (68)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6377158A (ja) * | 1986-09-19 | 1988-04-07 | Sanyo Electric Co Ltd | 薄膜トランジスタ |
US5021839A (en) * | 1986-10-08 | 1991-06-04 | Semiconductor Energy Laboratory Co., Ltd. | FET with a super lattice channel |
US5081513A (en) * | 1991-02-28 | 1992-01-14 | Xerox Corporation | Electronic device with recovery layer proximate to active layer |
US6993222B2 (en) | 1999-03-03 | 2006-01-31 | Rj Mears, Llc | Optical filter device with aperiodically arranged grating elements |
US7123792B1 (en) | 1999-03-05 | 2006-10-17 | Rj Mears, Llc | Configurable aperiodic grating device |
US7491587B2 (en) | 2003-06-26 | 2009-02-17 | Mears Technologies, Inc. | Method for making a semiconductor device having a semiconductor-on-insulator (SOI) configuration and including a superlattice on a thin semiconductor layer |
US7531850B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a memory cell with a negative differential resistance (NDR) device |
US6952018B2 (en) | 2003-06-26 | 2005-10-04 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US6958486B2 (en) | 2003-06-26 | 2005-10-25 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
WO2005034245A1 (en) * | 2003-06-26 | 2005-04-14 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice |
US7018900B2 (en) | 2003-06-26 | 2006-03-28 | Rj Mears, Llc | Method for making a semiconductor device comprising a superlattice channel vertically stepped above source and drain regions |
US7033437B2 (en) | 2003-06-26 | 2006-04-25 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
US7034329B2 (en) | 2003-06-26 | 2006-04-25 | Rj Mears, Llc | Semiconductor device including band-engineered superlattice having 3/1-5/1 germanium layer structure |
US7045813B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Semiconductor device including a superlattice with regions defining a semiconductor junction |
US7045377B2 (en) | 2003-06-26 | 2006-05-16 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7071119B2 (en) | 2003-06-26 | 2006-07-04 | Rj Mears, Llc | Method for making a semiconductor device including band-engineered superlattice having 3/1-5/1 germanium layer structure |
US7109052B2 (en) | 2003-06-26 | 2006-09-19 | Rj Mears, Llc | Method for making an integrated circuit comprising a waveguide having an energy band engineered superlattice |
WO2005018005A1 (en) * | 2003-06-26 | 2005-02-24 | Rj Mears, Llc | Semiconductor device including mosfet having band-engineered superlattice |
US7202494B2 (en) | 2003-06-26 | 2007-04-10 | Rj Mears, Llc | FINFET including a superlattice |
US7227174B2 (en) | 2003-06-26 | 2007-06-05 | Rj Mears, Llc | Semiconductor device including a superlattice and adjacent semiconductor layer with doped regions defining a semiconductor junction |
US7531829B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7265002B2 (en) | 2003-06-26 | 2007-09-04 | Rj Mears, Llc | Method for making a semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel |
US7279699B2 (en) | 2003-06-26 | 2007-10-09 | Rj Mears, Llc | Integrated circuit comprising a waveguide having an energy band engineered superlattice |
US7279701B2 (en) | 2003-06-26 | 2007-10-09 | Rj Mears, Llc | Semiconductor device comprising a superlattice with upper portions extending above adjacent upper portions of source and drain regions |
AU2004306355B2 (en) * | 2003-06-26 | 2007-10-18 | Mears Technologies, Inc. | Semiconductor device including band-engineered superlattice |
AU2004300981B2 (en) * | 2003-06-26 | 2007-10-18 | Mears Technologies, Inc. | Method for making semiconductor device including band-engineered superlattice |
AU2004300982B2 (en) * | 2003-06-26 | 2007-10-25 | Mears Technologies, Inc. | Semiconductor device including MOSFET having band-engineered superlattice |
US7288457B2 (en) | 2003-06-26 | 2007-10-30 | Rj Mears, Llc | Method for making semiconductor device comprising a superlattice with upper portions extending above adjacent upper portions of source and drain regions |
US7303948B2 (en) | 2003-06-26 | 2007-12-04 | Mears Technologies, Inc. | Semiconductor device including MOSFET having band-engineered superlattice |
US7432524B2 (en) | 2003-06-26 | 2008-10-07 | Mears Technologies, Inc. | Integrated circuit comprising an active optical device having an energy band engineered superlattice |
US7435988B2 (en) | 2003-06-26 | 2008-10-14 | Mears Technologies, Inc. | Semiconductor device including a MOSFET having a band-engineered superlattice with a semiconductor cap layer providing a channel |
US7436026B2 (en) | 2003-06-26 | 2008-10-14 | Mears Technologies, Inc. | Semiconductor device comprising a superlattice channel vertically stepped above source and drain regions |
US7446334B2 (en) | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Electronic device comprising active optical devices with an energy band engineered superlattice |
US7446002B2 (en) | 2003-06-26 | 2008-11-04 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a superlattice dielectric interface layer |
WO2005018004A1 (en) * | 2003-06-26 | 2005-02-24 | Rj Mears, Llc | Method for making semiconductor device including band-engineered superlattice |
WO2005013371A3 (en) * | 2003-06-26 | 2005-04-14 | Rj Mears Llc | Semiconductor device including band-engineered superlattice |
US7514328B2 (en) | 2003-06-26 | 2009-04-07 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with a superlattice therebetween |
US7229902B2 (en) | 2003-06-26 | 2007-06-12 | Rj Mears, Llc | Method for making a semiconductor device including a superlattice with regions defining a semiconductor junction |
US7531828B2 (en) | 2003-06-26 | 2009-05-12 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice between at least one pair of spaced apart stress regions |
US7659539B2 (en) | 2003-06-26 | 2010-02-09 | Mears Technologies, Inc. | Semiconductor device including a floating gate memory cell with a superlattice channel |
US7535041B2 (en) | 2003-06-26 | 2009-05-19 | Mears Technologies, Inc. | Method for making a semiconductor device including regions of band-engineered semiconductor superlattice to reduce device-on resistance |
US7586165B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Microelectromechanical systems (MEMS) device including a superlattice |
US7586116B2 (en) | 2003-06-26 | 2009-09-08 | Mears Technologies, Inc. | Semiconductor device having a semiconductor-on-insulator configuration and a superlattice |
US7598515B2 (en) | 2003-06-26 | 2009-10-06 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice and overlying stress layer and related methods |
US7612366B2 (en) | 2003-06-26 | 2009-11-03 | Mears Technologies, Inc. | Semiconductor device including a strained superlattice layer above a stress layer |
US7517702B2 (en) | 2005-12-22 | 2009-04-14 | Mears Technologies, Inc. | Method for making an electronic device including a poled superlattice having a net electrical dipole moment |
US7700447B2 (en) | 2006-02-21 | 2010-04-20 | Mears Technologies, Inc. | Method for making a semiconductor device comprising a lattice matching layer |
US7718996B2 (en) | 2006-02-21 | 2010-05-18 | Mears Technologies, Inc. | Semiconductor device comprising a lattice matching layer |
US7781827B2 (en) | 2007-01-24 | 2010-08-24 | Mears Technologies, Inc. | Semiconductor device with a vertical MOSFET including a superlattice and related methods |
US7928425B2 (en) | 2007-01-25 | 2011-04-19 | Mears Technologies, Inc. | Semiconductor device including a metal-to-semiconductor superlattice interface layer and related methods |
US7863066B2 (en) | 2007-02-16 | 2011-01-04 | Mears Technologies, Inc. | Method for making a multiple-wavelength opto-electronic device including a superlattice |
US7880161B2 (en) | 2007-02-16 | 2011-02-01 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US8389974B2 (en) | 2007-02-16 | 2013-03-05 | Mears Technologies, Inc. | Multiple-wavelength opto-electronic device including a superlattice |
US7812339B2 (en) | 2007-04-23 | 2010-10-12 | Mears Technologies, Inc. | Method for making a semiconductor device including shallow trench isolation (STI) regions with maskless superlattice deposition following STI formation and related structures |
US9275996B2 (en) | 2013-11-22 | 2016-03-01 | Mears Technologies, Inc. | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
US9406753B2 (en) | 2013-11-22 | 2016-08-02 | Atomera Incorporated | Semiconductor devices including superlattice depletion layer stack and related methods |
US9972685B2 (en) | 2013-11-22 | 2018-05-15 | Atomera Incorporated | Vertical semiconductor devices including superlattice punch through stop layer and related methods |
US10170560B2 (en) | 2014-06-09 | 2019-01-01 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
US9716147B2 (en) | 2014-06-09 | 2017-07-25 | Atomera Incorporated | Semiconductor devices with enhanced deterministic doping and related methods |
US10084045B2 (en) | 2014-11-25 | 2018-09-25 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
US9722046B2 (en) | 2014-11-25 | 2017-08-01 | Atomera Incorporated | Semiconductor device including a superlattice and replacement metal gate structure and related methods |
US9899479B2 (en) | 2015-05-15 | 2018-02-20 | Atomera Incorporated | Semiconductor devices with superlattice layers providing halo implant peak confinement and related methods |
US9941359B2 (en) | 2015-05-15 | 2018-04-10 | Atomera Incorporated | Semiconductor devices with superlattice and punch-through stop (PTS) layers at different depths and related methods |
CN104992982A (zh) * | 2015-05-28 | 2015-10-21 | 福州大学 | 一种具有超晶格结构的薄膜晶体管 |
US9721790B2 (en) | 2015-06-02 | 2017-08-01 | Atomera Incorporated | Method for making enhanced semiconductor structures in single wafer processing chamber with desired uniformity control |
US9558939B1 (en) | 2016-01-15 | 2017-01-31 | Atomera Incorporated | Methods for making a semiconductor device including atomic layer structures using N2O as an oxygen source |
US10381242B2 (en) | 2017-05-16 | 2019-08-13 | Atomera Incorporated | Method for making a semiconductor device including a superlattice as a gettering layer |
US10410880B2 (en) | 2017-05-16 | 2019-09-10 | Atomera Incorporated | Semiconductor device including a superlattice as a gettering layer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS62219665A (ja) | 超格子薄膜トランジスタ | |
JP7603180B2 (ja) | 半導体装置 | |
JP2022028702A (ja) | 表示装置 | |
US7288789B2 (en) | Semiconductor device having thin film transistor and light-shielding film | |
TW454230B (en) | Capacitor, semiconductor device, and manufacturing method thereof | |
CN104170069B (zh) | 半导体器件及其制造方法 | |
JP7297984B2 (ja) | 表示装置、表示モジュールおよび電子機器 | |
KR101113354B1 (ko) | 표시 장치 및 그 제조방법 | |
JPS60198861A (ja) | 薄膜トランジスタ | |
TW201133786A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JPH02260661A (ja) | アクティブマトリックス液晶表示素子用薄膜トランジスタ | |
JPH04163528A (ja) | アクティブマトリクス表示装置 | |
US10074722B2 (en) | Transistor, thin-film transistor substrate, and liquid crystal display | |
TW200841104A (en) | Array substrate and method for manufacturing the same | |
JP2667304B2 (ja) | アクティブマトリクス基板 | |
TW544942B (en) | Thin film transistor array substrate | |
JPH04360583A (ja) | 薄膜トランジスタ | |
TW200527099A (en) | Thin film transistor and liquid crystal display device | |
JPH028821A (ja) | アクティブマトリックス基板 | |
US10042218B2 (en) | Liquid-crystal display device | |
JPH0580651B2 (ja) | ||
JPS61188967A (ja) | 薄膜トランジスタ | |
JP2656555B2 (ja) | 薄膜トランジスタならびにそれを用いたアクティブマトリクス回路基板と画像表示装置 | |
JP2862739B2 (ja) | 液晶表示装置 | |
JPS62132367A (ja) | 薄膜電界効果型トランジスタ |