JPS62210862A - ２石式ｄｃ−ｄｃコンバ−タ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 この発明は、直流電源から一定電圧の直流を得る２石式
ＤＣ−ＤＣコンバータに関する。

（従来技術とその問題点〕 第３図は２石式のフライバック形ＤＣ−ＤＣコンバータ
の従来例を示す回路図である。この従来例回路において
、変圧器６の１次巻線６Ａの正極側と負極側とに接続さ
れているスイッチング素子としてのトランジスタ４およ
び５を同時にオンにすると、直流電源１→トランジスタ
４→変圧器１次巻線６Ａ→トランジスタ５→直流電源１
の経路で電流が流れ、変圧器６の励磁インダクタンスに
エネルギーが注入される。

次ｌこ両トランジスタ４と５を同時にオフにすると、変
圧器６の励磁インダクタンスに蓄積されたエネルギーは
、この変圧器６の２次巻線６Ｂから出力ダイオード７を
通して出力コンデンサ８へ放出されるので、両トランジ
スタ４と５に同時オＩ／＋１オフの動作を繰返させるこ
とにより、直流電源１から負荷９ヘエネルギーを供給す
ることができる。

なお符号２と３は帰還ダイオードである。

符号１１なる電圧設定器が設定する電圧と、電圧検出器
１２が検出する出力電圧ＥＯとを突き合わせることで両
者の偏差が得られるので、この偏差を自動電圧調整器１
３に入力させる。自動電圧調整器１３はこの入力偏差を
零にする制御率α（すなわちトランジスタ４，５の導通
率α）をトランジスタ４．５に与えて出力電圧Ｅｏを一
定値に制御する。

変圧器６の変圧比をｎとするときＤＣ−ＤＣインバータ
の入力電圧Ｅ１出カ電圧Ｅｏおよび導通率αには下記の
（１）式に示す関係がある。

α−Ｅ＋。、Ｅ。　・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・（１）導通率αは原理上０．５以下（すなわち
α≦０．５）であるから、入力電圧Ｅが変動して最低と
なったときの値をＥｍｉｎとするならば、変圧器６の変
圧比ｎは下記の（２）式により決定される。

Ｅｍｉｎ≧ｎｅＥｏ曲曲・曲・・・曲四囲面・四囲曲・
・曲（２）導通率αを極力０．５なる値に近づけて使用
すればトランジスタ４．５に流れる電流のピーク値が小
さくなるので、これらトランジスタ４，５の責務を軽減
するために導通率αが極カ大きくとれるように変圧比ｎ
の値を定めるのが一般的である。

第４図は第３図に示す従来例回路における各部の動作を
あられした動作波形図であって、第４図（イ）は変圧器
６の１次電流りの波形を、第４図（→は変圧器６の２次
電流■２の波形を、第４図（ハ）は出力電流■０の波形
を、第４図に）は出力電圧Ｅｏの波形をそれぞれがあら
れしている。ただしこの第４図においては、図示を簡単
にするために、変圧器６の１次と２次の巻数比は１対１
であるものとして波形を描いている。なおＴはトランジ
スタ４と５がオン・オフ動作する周期であり、αが導通
率であることは既に述べたとおりである。

ところで、第３図に示す従来の２石式ＤＣ−ＤＣコンバ
ータでは、トランジスタ４と５がターンオフするときに
変圧器６の漏れインダクタンスの影響により、変圧器励
磁エネルギーの一部分が電源へ帰還されるが、当該ＤＣ
−ＤＣコンバータの入力電圧が低い場合には、この帰還
エネルギーの量が非常に多くなり、この帰還量分を補償
するために変圧器６の励磁電流（すなわち変圧器１次電
流１１）が増大し、同時にトランジスタ４と５に流れる
電流も増大して、損失の増加や装置の大形化を招く欠点
を有する。

第５図は第３図に示す従来例回路においてトランジスタ
がターンオフしたときの各部の動作をあられした動作波
形図であって、第５図（イ）は変圧器１次電流１１の波
形を、第５図（ロ）は変圧器２次電流■２の波形を、第
５図ｆ→は帰還ダイオード２と３を流れる電流■３の波
形を、第５図に）はＤＣ−ＤＣコンバータの入力電流Ｉ
４の波形をそれぞれがあられしている。

第６図は第３図に示す従来例回路において変圧器を１次
側に換算して描いた等価回路図であって符号６１が変圧
器１次漏れインダクタンス、符号６２が変圧器２次漏れ
インダクタンス、符号６３が変圧器励磁インダクタンス
であって、これ以外の符号１〜９はすべて第３図に図示
のものと名称・用途・機能が同じであるから、これらの
説明は省略する。

ここで第５図と第６図により、上述の欠点についての動
作説明を以下に記述する。

トランジスタ４とトランジスタ５とをｔｌなる時刻に同
時にターンオフさせると、変圧器励磁インダクタンスに
蓄積されていたエネルギーは変圧器６の２次側へ放出さ
れようとするのであるが、変圧器漏れインダクタンスの
ために変圧器６の１次側と２次側で電流が重なって流れ
るＴ１なる期間が生じ（第５図（イ）、（ロ）参照）、
このとき変圧器１次電流は帰還ダイオード２と３とを経
由して直流電源１へ帰還されることになり、この帰還ダ
イオードを流れる電流■３の波形が第５図（ハ）に示さ
れている。この電流型なり期間Ｔ１における変圧器１次
電流の変化率を（ｄｉ／ｄｔ）　１とするならば、この
電流変化率は下記の（３）式であられされる。

ただしＥは入力電圧、Ｅｏは出力電圧、ｎは変圧器６の
変圧比であり、　Ｌｌは変圧器１次漏れインダクタンス
値、Ｌ２は変圧器２次漏れインダクタンスの１次換算値
である。

この（３）式からあきらかなように、１次と２次の漏れ
インダクタンス値Ｌ１とＬｌの値が大、あるいはＥ−ｎ
ｅＥｏの値が小であるほど変圧器１次電流の変化率（ｄ
ｉ／ｄｔ）、が小さくなり、重なり期間Ｔ１が長くなる
。

第７図は変圧器の変圧比と１次−２次漏れインダクタン
ス値が一定のときの入力電圧と重なり時間との関係を示
すグラフであって、横軸が入力電圧Ｅを、縦軸が重なり
期間Ｔ１をあられしている。

この第７図からあきらかなように、入力電圧Ｅが低下す
るにつれて重なり期間Ｔ１が増大し、入力電圧が許容さ
れる変動幅の最低の値ＥｍｉｎのときＴ１は最大となる
。

実際の装置においては変圧器１次と２次の漏れインダク
タンス値Ｌ１とＬｌならびに出力電圧ＥＯは一定値であ
ることから、入力電圧Ｅの低下とともに重なり期間Ｔ１
が長くなることになる。

第８図は入力電圧、出力電圧および負荷が一定で重なり
時間が異なる場合の入力電流の波形をあられした波形図
であって、第８図（イ）は重なり時間Ｔ１が犬のときの
入力電流Ｉ４の波形を、第８図（ロ）は重なり時間Ｔ１
が小のときの入力電流Ｉ４の波形をそれぞれがあられし
ている。

和Ｌｌ　−１−Ｌｌが異なることを意味しており、Ｌ１
＋Ｌ２の値が大の方が重なり期間Ｔｌも大であって、第
８図（イ）に示すように直流電源への帰還量も多くなり
、これを補償するために変圧器１次電流■１も増加する
。これとは逆にＬｌ＋　Ｌｌの値が小のときが第８図（
ロ）にあられしてあって、この場合の電源への帰還量は
少ない。第８図（イ）、＠において斜線で記載した部分
が上述の帰還量の補償量である。それ故この補償量を差
引いた残り部分の面積Ｓｌと８２とが等しくなるように
動作する。よってこの第８図から明かなように帰還量の
多い方の電流ピーク値ＩＰＩの方が帰還量が少い方の電
流ピーク値ＩＰ２よりも大となる。なおこの第８図にお
いて、電流波形の正の部分がトランジスタ４と５を流れ
る電流、負の部分が帰還ダイオード２と３を流れる電流
である。

上述したように電流重なり期間Ｔ１が長くなるとトラン
ジスタ４と５を流れる電流、帰還ダイオード２と３を流
れる電流、変圧器６を流れる電流がいずれも増大し、従
ってこれらに発生する損失が増大することになるし、ト
ランジスタ４と５に付属するスナバ回路の容量増大、変
圧器６の大形化など各種の不都合をもたらすこととなる
。

一方、電流重なり期間Ｔ１を小さくするべく変圧器６の
漏れインダクタンス値Ｌ１＋　Ｌｌを小さくすると、ト
ランジスタ４と５をターンオンするときに変圧器２次電
流Ｉ２の電流変化率が極めて大きな値となる。特に入力
電圧Ｅが高電圧になると出力ダイオード７に大きな変化
率の変圧器２次電流が流れて当該出力ダイオード７の逆
回復損失が非常に大きくなる。第５図にこの状況を示し
ており、時刻ｔ２にトランジスタ４と５をターンオンし
てからＴ２なるごく短期間に変圧器２次電流Ｉ２は零と
なる。従って電流Ｉ２の変化率（ｄｔ／ｄｔ）、は極め
て大きな値となる。なおこの電流Ｉ２の変化率（ｄｉ／
ｄｔ）。

は下記の（４）式であられされる。

ｄｉ　　　　　Ｅ−４−ｎ＠Ｅ。

（−）・−Ｌｌ　＋　Ｌｌ　　・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
（４）ｔ 上述の理由により、実際の装置では変圧器６の１次と２
次の漏れインダクタンス値ＬｌおよびＬｌは小さくせず
、出力ダイオードシの素子責務に適合するようにＬｌと
Ｌｌの値を大きく定めることが多いので電流重なり期間
Ｔ１は小さくならない。

〔発明の目的〕

この発明は、スイッチング素子がターンオフするときの
変圧器１次電流と２次電流との重なり期間を短縮するこ
とで、装置を構成する素子に生ずる損失軽減され、従っ
て小形化をはかることができる２石式ＤＣ−ＤＣコンバ
ータを提供することを目的とする。

〔発明の要点〕

この発明は、２石式ＤＣ−ＤＣコンバータを構成してい
る変圧器の２次側に２次巻線を短絡する第２のスイッチ
ング素子を新たに設け、当該変圧器１次側のスイッチン
グ菓子のターンオフと同時に新設の第２スイツチング素
子をオンにしてこの第２スイツチング素子に電流が完全
に転流した時点で当該第２スイツチング素子をオフにし
、電流を出力ダイオードに転流させるようにする。この
ように動作する第２スイツチング素子を設けることによ
り、従来はＤＣ−ＤＣコンバータの入力電圧が低い領域
では変圧器１次電流と２次電流の重なり期間が長かった
ものを短縮できるので、当該ＤＣ−ＤＣコンバータを構
成している各素子や部品の責務が軽減されることになり
、装置の小形化が図れることとなる。

〔発明の実施例〕

第１図は本発明の実施例を示す回路図である。

この第１図において直流電源１、帰還ダイオード２と３
、スイッチング家子としてのトランジスタ４と５、変圧
器６、出力ダイオード７、出力コンデンサ８および負荷
９の名称用途・機能は第３図で既述の従来例回路の場合
と同じであるから、これらの説明は省略する。

本発明においては、変圧器６の２次巻線に並列に第２の
スイッチング素子としての短絡用ＧＴＯサイリスタ１０
を接続してこの短絡用ＧＴＯサイリスタ１０を所望の時
点でオンあるいはオフさせることにより変圧器１次電流
と２次電流との重なり期間を短絡させようとするもので
ある。

第２図は第１図に示す実施例回路における各部の動作を
あられした動作波形図であって、第２図（イ）は短絡用
ＧＴＯサイリスタ】０のゲート信号波形、第２図（ロ）
は変圧器６の１次電流ＩＩの波形、第２図（ハ）は短絡
用ＧＴＯサイリスタ１０に流れる電流■１０の波形、第
２図に）は出力ダイオード７に流れる電流Ｉ７の波形を
それぞれがあられしている。なおこの第８図←）、Ｈ，
に）に描かれている変圧器６の２次側に流れる電流はい
ずれも１次側に換算した波形で描かれている。また第８
図（Ｏ）、（ハ）、に）において本発明回路による電流
波形が実線で描かれ、従来回路の電流波形は破線で描か
れている。

第２図において、トランジスタ４と５のベースに当該ト
ランジスタ４，５をオフする信号が時刻り１０のゲート
にも同時に、すなわち時刻ｔ＋ｏにオン信号が与えられ
る。この時刻ｔｚＯからトランジスタ４と５に固有のＴ
ｌｏなるストレージ時間が経過したのちにこれらトラン
ジスタ４．５がターンオフすると、変圧器６の巻線電圧
の極性が反転するので、短絡用ＧＴＯサイリスクが導通
を開始するので１次電流■１が減少しはじめるとともに
この短絡用ＧＴＯサイリスタ１０に流れる電流Ｉｚｏが
増加しはじめて重なり期間を生じる。このときの電流１
１が減少する変化率（ｄｉ／ｄｔ）、は下記の（５）式
であられされる。

電流重なり期間Ｔｌｌが経過すると１次電流１１は零に
、短絡用ＧＴＯサイリスタ１０に流れる電流ｈｏはトラ
ンジスタ４．５がターンオフする以前に変圧器６に流れ
ていた１次電流１１と同じ値になっており、この時点す
なわち電流重なり期間Ｔｌｌが終了した時刻Ｔ１２に短
絡用ＧＴＯサイリスタ１０のゲートをオフにすると、当
該短絡用ＧＴＯサイリスタ１０は自己のストレージ時間
Ｔ１２を経過したのちにターンオフする。

この短絡用ＧＴＯサイリスタ１０がターンオフすると、
その瞬間にこの短絡用ＧＴＯサイリスタ１０に流れてい
た電流は出力ダイオード７に転流して重なり期間は終了
する。

第３図に示す従来例回路における変圧器６の１次電流と
２次電流との重なり期間をＴｘとすると、このＴｘは（
６）式であられされる。

ここでＩｐはトランジスタ４．５のターンオフ電流であ
る。また短絡用ＧＴＯサイリスタ１０のストレージ時間
はＴ１２であるから、第１図に示す本発明の実施例回路
における電流重なり期間Ｔｙは下記の（７）式となる。

入力電圧Ｅが低い場合、Ｅｍｉｎ−ｎｅＥｏ（（Ｅｍｉ
ｎであ厄ことから、 Ｌｔ　　＋　Ｌ２　　　　　Ｌｔ　　＋　Ｌ２Ｅｍｉｎ
−□、Ｅ。）Ｅｍｉｎ　　・・・・・・・・・・・・・
・・・・・・・・・・・−（８）と考えることができる
。また短絡用ＧＴＯサイリスタ１０のストレージ時間Ｔ
１２は、現在論じている電流型なり期間にくらべて極め
て短かい時間であり、考慮する必要はない。それ故（６
）式、（７）式、（８）式から下記の（９）式を得る。

Ｔｘ　＞Ｔｙ・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・・・・・・・・・・・・・
・・・・・・・・・・・・・i９） すなわち本発明を適用することにより変圧器６の１次電
流と２次電流の重なり期間を従来回路にくらべて極端に
短縮することができる。

なお第１図に示す実施例回路においては、変圧器６の２
次巻線に並列接続される第２のスイッチング素子上して
ＧＴＯサイリスクを使用しているが、これを自己消弧機
能を有する他の半導体素子、あるいはＧＴＯサイリスタ
と同等の動作をするスイッチング装置に置換しても差支
えないし、このＤＣ−ＤＣコンバータのスイッチング素
子としてトランジスタ以外のものを使用しても本発明の
主旨をそこなうことがないのは勿論である。

〔発明の効果〕

この発明によれば、２石式ＤＣ−ＤＣコンバータに使用
している変圧器の２次巻線に第２のスイッチング素子を
並列に接続し、当該ＤＣ−ＤＣコンバータの主スイツチ
ング素子がターンオフすると同時にこの第２スイツチン
グ素子をオンにして変圧器２次巻線を短絡し、この第２
スイツチング素子に電流が完全に転流した時点で当該第
２スイツチング素子をターンオフさせることでこの電流
を出力側へ転流させるようにして変圧器１次電流と２次
電流との重なり期間を極端に短絡しており、入力電圧が
低い場合に電流が増加するのを抑制できる。従ってＤＣ
−ＤＣコンバータを構成する各種半導体素子や変圧器な
どの責務が軽減され、かつ素子の損失軽減ならびに変圧
器やスナバなどの大形化を抑制できるので、装置を小形
化でき、かつコストも低減できる効果を有する。

【図面の簡単な説明】

第１図は本発明の実施例を示す回路図であり、第２図は
第１図に示す実施例回路における各部の動作をあられし
た動作波形図である。第３図は２石式フライバック形Ｄ
Ｃ−ＤＣコンバータの従来何例回路における各部の動作
をあられした動作波形図、第５図は第３図に示す従来例
回路においてトランジスタがターンオフしたときの各部
の動作をあられした動作波形図であり、第６図は第３図
に示す従来例回路における変圧器を１次側に換算して描
いた等価回路図である。第７図は変圧器の変圧比と１次
・２次漏れインダクタンス値が一定のときの入力電圧と
重なり時間との関係を示すグラフであり、第８図は入力
電圧・出力電圧および負荷が一定で重なり期間が異なる
場合の入力電流の波形をあられした波形図である。 １・・・直流電源、２，３・・・帰還ダイオード、４，
５・・・スイッチング素子としてのトランジスタ、６・
・・変圧器、７・・・出力ダイオード、８・・・出力コ
ンデンサ、９・・・負荷、１０・・・第２スイツチング
素子としての短絡用ＧＴＯサイリスタ、１１・・・電圧
設定器、１２・・・第５図 特開昭６２−２１０８Ｇ２（７） 第７図

Claims (1)

【特許請求の範囲】
1. １）変圧器の１次巻線の両端に別個に接続されたスイッ
   チング素子をオンにして直流電源から前記変圧器の励磁
   インダクタンスにエネルギーを注入し、次いでこのスイ
   ッチング素子をターンオフすることでこの変圧器の２次
   巻線から整流素子を介して前記励磁インダクタンスに注
   入されたエネルギーを取出すように構成された２石式Ｄ
   Ｃ−ＤＣコンバータにおいて、前記スイッチング素子の
   ターンオフと同時にオンとなって前記変圧器の２次巻線
   を短絡する回路を形成し、かつこの短絡回路に電流が完
   全に転流した時点でターンオフとなる第２のスイッチン
   グ素子が設けられていることを特徴とする２石式ＤＣ−
   ＤＣコンバータ。