JPS62207006A - マイクロ波発振器 - Google Patents
マイクロ波発振器Info
- Publication number
- JPS62207006A JPS62207006A JP5118086A JP5118086A JPS62207006A JP S62207006 A JPS62207006 A JP S62207006A JP 5118086 A JP5118086 A JP 5118086A JP 5118086 A JP5118086 A JP 5118086A JP S62207006 A JPS62207006 A JP S62207006A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- circuit
- microwave oscillator
- terminal
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000003321 amplification Effects 0.000 claims abstract description 5
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 5
- 230000002093 peripheral effect Effects 0.000 abstract description 4
- 230000036039 immunity Effects 0.000 abstract 1
- 230000010355 oscillation Effects 0.000 description 19
- 239000003990 capacitor Substances 0.000 description 12
- 230000000694 effects Effects 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 210000000988 bone and bone Anatomy 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は発振器の共振回路あるいは帰還容量回路にＦＥ
Ｔを用いたマイクロ波発振器に関するものである。
Ｔを用いたマイクロ波発振器に関するものである。
従来の技術
負性抵抗型発振器や帰還型発振器の発振周波数を電圧制
御で可変する方法として、それらの発振器の共振回路や
帰還容量回路に可変容量ダイオードを用いるのが一般的
である。例えば、半導体発振素子と可変容量ダイオード
を用いて発振周波数を電圧制御できるマイクロ波発振器
として、第７図に示すような回路構成が使われていた。
御で可変する方法として、それらの発振器の共振回路や
帰還容量回路に可変容量ダイオードを用いるのが一般的
である。例えば、半導体発振素子と可変容量ダイオード
を用いて発振周波数を電圧制御できるマイクロ波発振器
として、第７図に示すような回路構成が使われていた。
第７図において、１は負性抵抗回路で、半導体発振素子
であるＦＥＴ２とその周辺回路（図示せず）からなる。
であるＦＥＴ２とその周辺回路（図示せず）からなる。
３は共振回路で、インダクタ４と可変容量ダイオード５
からなり、共振回路３は負性抵抗回路１に接続されてい
る。そして、可変容量ダイオード５に印加する電圧を制
御することにより共振回路３の共振周波数を変化させて
マイクロ波発振器の発振周波数を制御している。
からなり、共振回路３は負性抵抗回路１に接続されてい
る。そして、可変容量ダイオード５に印加する電圧を制
御することにより共振回路３の共振周波数を変化させて
マイクロ波発振器の発振周波数を制御している。
発明が解決しようとする問題点
以上のような従来の可変容量ダイオードを用いるマイク
ロ波発振器では、負性抵抗回路１をマイクロ波モノリシ
ック集積回路（以後、ＭＭＩＣと略記）化できても、可
変容量ダイオード６を含む共振回路３をＭＭＩＣ化する
ことは困難であった。
ロ波発振器では、負性抵抗回路１をマイクロ波モノリシ
ック集積回路（以後、ＭＭＩＣと略記）化できても、可
変容量ダイオード６を含む共振回路３をＭＭＩＣ化する
ことは困難であった。
従って、マイクロ波発振器６全体をＭＭＩＣ化すること
は困難であるという問題点を有していた。
は困難であるという問題点を有していた。
本発明はかかる点に鑑みてなされたもので、共振回路あ
るいは帰還容量回路の可変容量素子を含めて発振周波数
を電圧制御できるマイクロ波発振器をＭＭＩＣ化するこ
とを目的とする。
るいは帰還容量回路の可変容量素子を含めて発振周波数
を電圧制御できるマイクロ波発振器をＭＭＩＣ化するこ
とを目的とする。
問題点を解決するための手段
本発明は、マイクロ波発振器の共振回路や帰還容量回路
の可変容量素子にＦＥＴを用いたもので、ＦＥＴのゲー
ト・ソース間容量あるいはゲート・ドレイン間容量がゲ
ート・ソース間電圧あるいはゲート・ドレイン間電圧に
より可変できることを利用したものである。
の可変容量素子にＦＥＴを用いたもので、ＦＥＴのゲー
ト・ソース間容量あるいはゲート・ドレイン間容量がゲ
ート・ソース間電圧あるいはゲート・ドレイン間電圧に
より可変できることを利用したものである。
作 用
本発明は上記した構成により、共振回路や帰還容量回路
の可変容量素子をもＭＭＩＣ化できるだめ、マイクロ波
発振器全体をＭＭＩＣ化できるものである。
の可変容量素子をもＭＭＩＣ化できるだめ、マイクロ波
発振器全体をＭＭＩＣ化できるものである。
実施例
第１図は本発明のマイクロ波発振器第１の実施例である
。第１図において、１１は負性抵抗回路でＦＥＴ１２と
その周辺回路（図示せず）からなっている。１３は増幅
機能をあわせもつ共振回路でＦＥＴ１２のゲート端子１
４に接続されている。
。第１図において、１１は負性抵抗回路でＦＥＴ１２と
その周辺回路（図示せず）からなっている。１３は増幅
機能をあわせもつ共振回路でＦＥＴ１２のゲート端子１
４に接続されている。
１６はＦＥＴでＦＥＴ１６のゲート端子１６とＦＥＴ１
２のゲート端子１４間にはインダクタ１７が接続されて
おり、ストリップ線路１７の有するインダクタンスＬ
とＦＥＴ１５の有するゲート・ソース間容量Ｃ９により
形成される直列共振回路の共振周波数に近い周波数で負
性抵抗回路１１が発振する。１８は増幅器１ゴの出力整
合回路でス） ＩＪツブ線路で構成され、発振電力は増
幅器１３′で増幅されて出力端子１９から出力される。
２のゲート端子１４間にはインダクタ１７が接続されて
おり、ストリップ線路１７の有するインダクタンスＬ
とＦＥＴ１５の有するゲート・ソース間容量Ｃ９により
形成される直列共振回路の共振周波数に近い周波数で負
性抵抗回路１１が発振する。１８は増幅器１ゴの出力整
合回路でス） ＩＪツブ線路で構成され、発振電力は増
幅器１３′で増幅されて出力端子１９から出力される。
２０．２１は直流阻止キャパシタ、２２は高周波短絡キ
ャパシタ、２３はＦＥＴ１５のゲート・バイアス抵抗、
２４はゲート・バイアス端子、２６はＦＥＴ１５のドレ
イン・バイアス端子である。
ャパシタ、２３はＦＥＴ１５のゲート・バイアス抵抗、
２４はゲート・バイアス端子、２６はＦＥＴ１５のドレ
イン・バイアス端子である。
上記第１図に示した実施例では、負性抵抗回路１１とと
もに、共振回路１３はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。また、
ＦＥＴ１５により負性抵抗回路１１とマイクロ波発振器
の出力端子１９とはアイソレーションされているため、
マイクロ波発振器は負荷変動に強い。
もに、共振回路１３はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。また、
ＦＥＴ１５により負性抵抗回路１１とマイクロ波発振器
の出力端子１９とはアイソレーションされているため、
マイクロ波発振器は負荷変動に強い。
第２図は本発明のマイクロ波発振器の第２の実施例であ
り、第１図と同一箇所には同一番号を付して説明する。
り、第１図と同一箇所には同一番号を付して説明する。
第２図において、１１′は負性抵抗回路でＦＥＴ１２と
その周辺回路（図示せず）からなっている。２６は増幅
機能をあわせもつ共振回路でＦＥＴ１２のゲート端子１
４に接続されている。１５はＦＥＴでＦＥＴ１ｓのゲー
ト端子１６とＦＥＴ１２のゲート端子１４間にはストリ
ップ線路１７が接続され、ゲート端子１４とゲート端子
１６とは直流的に接続されている。負性抵抗回路１１′
はストリップ線路１７の有するインダクタンスＬｇとＦ
ＥＴ１５の有するゲート・ソース間容量Ｃｇにより形成
される共振回路の共振周波数（＝％π品）に近い周波数
で発振する。１８は増幅器１３′の出力整合回路でスト
リップ線路で構成され発振電力は増幅器１３′で増幅さ
れて出力端子１９から出力される。２１は直流阻止キャ
パシタ、２２は高周波短絡キャパシタ、２３はＦＥＴ１
２およびＦＥＴ１５のゲート・バイアス抵抗、２４はゲ
ート骨バイアス端子、２５はＦＥＴ１ｓのドレイン・バ
イアス端子である。
その周辺回路（図示せず）からなっている。２６は増幅
機能をあわせもつ共振回路でＦＥＴ１２のゲート端子１
４に接続されている。１５はＦＥＴでＦＥＴ１ｓのゲー
ト端子１６とＦＥＴ１２のゲート端子１４間にはストリ
ップ線路１７が接続され、ゲート端子１４とゲート端子
１６とは直流的に接続されている。負性抵抗回路１１′
はストリップ線路１７の有するインダクタンスＬｇとＦ
ＥＴ１５の有するゲート・ソース間容量Ｃｇにより形成
される共振回路の共振周波数（＝％π品）に近い周波数
で発振する。１８は増幅器１３′の出力整合回路でスト
リップ線路で構成され発振電力は増幅器１３′で増幅さ
れて出力端子１９から出力される。２１は直流阻止キャ
パシタ、２２は高周波短絡キャパシタ、２３はＦＥＴ１
２およびＦＥＴ１５のゲート・バイアス抵抗、２４はゲ
ート骨バイアス端子、２５はＦＥＴ１ｓのドレイン・バ
イアス端子である。
上記第２図に示した実施例では、第１図に示した効果に
加えて、ゲート・バイアス端子２４に印加されるゲート
・バイアス電圧はＦＥＴ１ｅｓとＦＥＴ１２の両方に作
用するため、ＦＥＴ１６のゲート・ソース間容量Ｃｇの
みならず、Ｆ Ｅ Ｔ １２ノケート・ソース間容量Ｃ
ｇ′もゲート・バイアス電圧に対して変化するため、マ
イクロ波発振器の発振周波数の可変範囲を広くできる効
果を有する。
加えて、ゲート・バイアス端子２４に印加されるゲート
・バイアス電圧はＦＥＴ１ｅｓとＦＥＴ１２の両方に作
用するため、ＦＥＴ１６のゲート・ソース間容量Ｃｇの
みならず、Ｆ Ｅ Ｔ １２ノケート・ソース間容量Ｃ
ｇ′もゲート・バイアス電圧に対して変化するため、マ
イクロ波発振器の発振周波数の可変範囲を広くできる効
果を有する。
第３図は本発明のマイクロ波発振器の第３の実施例であ
り、第１図と同一箇所には同一番号を付して説明する。
り、第１図と同一箇所には同一番号を付して説明する。
第３図において３１は負性抵抗回路、１３は共振回路で
あり、負性抵抗回路３１以外の回路構成は第１図と全く
同一である。負性抵抗回路３１はＦＥＴ１２のドレイン
接地型回路構成になっている。ＦＥＴ１２のソース端子
３２には終端が接地されたチョーク線路３３とソース・
バイアス抵抗３４が直列に接続されている。ＦＥＴ１２
のゲート端子１４は高抵抗３６を介して接地されている
。ＦＥＴ１２のドレイン端子３６には高周波短絡キャパ
シタ３７で終端を高周波的に接地されたドレイン・イン
ダクタ３８が接続されている。３９はマイクロ波発振器
の出力端子、４０はＦＥＴ１２のドレイン・バイアス端
子である。
あり、負性抵抗回路３１以外の回路構成は第１図と全く
同一である。負性抵抗回路３１はＦＥＴ１２のドレイン
接地型回路構成になっている。ＦＥＴ１２のソース端子
３２には終端が接地されたチョーク線路３３とソース・
バイアス抵抗３４が直列に接続されている。ＦＥＴ１２
のゲート端子１４は高抵抗３６を介して接地されている
。ＦＥＴ１２のドレイン端子３６には高周波短絡キャパ
シタ３７で終端を高周波的に接地されたドレイン・イン
ダクタ３８が接続されている。３９はマイクロ波発振器
の出力端子、４０はＦＥＴ１２のドレイン・バイアス端
子である。
上記第３図に示した実施例では、負性抵抗回路３１とと
もに、共振回路１３はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。また、
出力端子が２ケ所（出力端子１９ 、３９ ）あり、そ
れらの出力端子１９ 、３９はアイソレージコンされて
いるため、発振出力を２分配するだめの分配器が不要に
なると同時に、負荷相互の影響を除去することができる
。
もに、共振回路１３はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。また、
出力端子が２ケ所（出力端子１９ 、３９ ）あり、そ
れらの出力端子１９ 、３９はアイソレージコンされて
いるため、発振出力を２分配するだめの分配器が不要に
なると同時に、負荷相互の影響を除去することができる
。
第４図は本発明のマイクロ波発振器の第４の実施例であ
り、第２図と同一箇所には同一番号を付して説明する。
り、第２図と同一箇所には同一番号を付して説明する。
第４図において４１は負性抵抗回路、２６は共振回路で
あり、負性抵抗回路４１以外の回路構成は第２図と全く
同じである。負性抵抗回路４１はＦＥＴ１２のドレイン
接地型回路構成になっている。ＦＥＴ１２のソース端子
４２には終端が接地されたチョーク線路４３が接続され
ている。ＦＥＴ１２のドレイン端子４６には高周波短絡
キャパシタ４７で終端を高周波的に接地されたドレイン
・インダクタ４８が接続されている。
あり、負性抵抗回路４１以外の回路構成は第２図と全く
同じである。負性抵抗回路４１はＦＥＴ１２のドレイン
接地型回路構成になっている。ＦＥＴ１２のソース端子
４２には終端が接地されたチョーク線路４３が接続され
ている。ＦＥＴ１２のドレイン端子４６には高周波短絡
キャパシタ４７で終端を高周波的に接地されたドレイン
・インダクタ４８が接続されている。
４９はマイクロ波発振器の出力端子、６ｏはＦＥＴ１２
のドレイン・バイアス端子である。
のドレイン・バイアス端子である。
上記第４図に示した実施例では、負性抵抗回路４１とと
もに、共振回路２６はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。また、
出力端子が２ケ所（出力端子１９．４９）あシ、それら
の出力端子１９．４９はアイソレーションされているた
め、発振出力を２分配するだめの分配器が不要になると
同時に、負荷相互の影響を除去することができる。更に
、ゲート・バイアス端子２４に印加されるゲート・バイ
アス電圧はＦＥＴ１５とＦＥＴ１２の両方に作用するた
め、ＦＥＴ１ｓのゲートφンース間容量Ｃｇのみならず
、ＦＥＴ１２のゲート・ソース間容量０９′もゲート・
バイアス電圧に対して変化するため、マイクロ波発振器
の発振周波数の可変範囲を広くできる効果を有する。
もに、共振回路２６はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。また、
出力端子が２ケ所（出力端子１９．４９）あシ、それら
の出力端子１９．４９はアイソレーションされているた
め、発振出力を２分配するだめの分配器が不要になると
同時に、負荷相互の影響を除去することができる。更に
、ゲート・バイアス端子２４に印加されるゲート・バイ
アス電圧はＦＥＴ１５とＦＥＴ１２の両方に作用するた
め、ＦＥＴ１ｓのゲートφンース間容量Ｃｇのみならず
、ＦＥＴ１２のゲート・ソース間容量０９′もゲート・
バイアス電圧に対して変化するため、マイクロ波発振器
の発振周波数の可変範囲を広くできる効果を有する。
第６図は本発明のマイクロ波発振器の第６の実施例であ
り、第３図と同一箇所には同一番号を付して説明する。
り、第３図と同一箇所には同一番号を付して説明する。
第６図において３１は負性抵抗回路３１はＦＥＴ１２の
ドレイン接地型回路構成になっている０ＦＥＴ１２のソ
ース端子３２には終端が接地されたチョーク線路３３と
ソース・バイアス抵抗３４が直列に接続されている。Ｆ
Ｅ Ｔ １２のゲート端子１４は高抵抗３６を介して
接地されている。ＦＥＴ１２のドレイン端子３６には高
周波短絡キャパシタ３７で終端を高周波的に接地された
ドレイン・インダクタ３８が接続されている。
ドレイン接地型回路構成になっている０ＦＥＴ１２のソ
ース端子３２には終端が接地されたチョーク線路３３と
ソース・バイアス抵抗３４が直列に接続されている。Ｆ
Ｅ Ｔ １２のゲート端子１４は高抵抗３６を介して
接地されている。ＦＥＴ１２のドレイン端子３６には高
周波短絡キャパシタ３７で終端を高周波的に接地された
ドレイン・インダクタ３８が接続されている。
３９はマイクロ波発振器の出力端子、４０はＦＥＴ１２
のドレイン・バイアス端子である。ＦＥＴ１２のゲート
端子１４には共振回路５３が接続されているが、共振回
路５３はドレイン端子５１の開放されたＦＥＴ１６と、
ＦＥＴ１５のゲート端子１６とＦＥＴ１２のゲート端子
１４間に接続されたストリップ線路１７から構成されて
いる。２０は直流阻止キャパシタ、２３はＦ Ｅ Ｔ
１’ ５のゲート・バイアス抵抗、２４はゲート・バイ
アス端子である。ストリップ線路１７の有するインダク
タンスＬｇとＦＥＴ１６の有するゲー）−ソース間容量
Ｃ９により形成される直列共振回路の共振周波数に近い
周波数で負性抵抗回路３１が発振し、その発振出力は出
力端子３９から供給される。
のドレイン・バイアス端子である。ＦＥＴ１２のゲート
端子１４には共振回路５３が接続されているが、共振回
路５３はドレイン端子５１の開放されたＦＥＴ１６と、
ＦＥＴ１５のゲート端子１６とＦＥＴ１２のゲート端子
１４間に接続されたストリップ線路１７から構成されて
いる。２０は直流阻止キャパシタ、２３はＦ Ｅ Ｔ
１’ ５のゲート・バイアス抵抗、２４はゲート・バイ
アス端子である。ストリップ線路１７の有するインダク
タンスＬｇとＦＥＴ１６の有するゲー）−ソース間容量
Ｃ９により形成される直列共振回路の共振周波数に近い
周波数で負性抵抗回路３１が発振し、その発振出力は出
力端子３９から供給される。
上記第６図に示した実施例では、負性抵抗回路３１とと
もに、共振回路６３はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。またＦ
ＥＴ１５のドレイン端子５１が開放され、ＦＥＴ１５に
はドレイン・バイアス電圧が印加されていないので、ゲ
ート端子１６からＦＥＴ１ｓ側を見タインピータンスＺ
ｇ（＝Ｒ９＋ｊｘｇ）の抵抗値Ｒｇは小さくなり、共振
回路５３の無負荷Ｑ値が大きくなる。しかも、抵抗値Ｒ
９はＦＥＴ１６のゲート・バイアス電圧の深さに依存し
ないのでマイクロ波発振器の発振状態を安定化できると
ともに、ゲート・バイアス電圧を大きく変化できるので
発振周波数の可変範囲を大きくとれる効果を有する。
もに、共振回路６３はＦＥＴで構成されているため、マ
イクロ波発振器全体を容易にＭＭＩＣ化できる。またＦ
ＥＴ１５のドレイン端子５１が開放され、ＦＥＴ１５に
はドレイン・バイアス電圧が印加されていないので、ゲ
ート端子１６からＦＥＴ１ｓ側を見タインピータンスＺ
ｇ（＝Ｒ９＋ｊｘｇ）の抵抗値Ｒｇは小さくなり、共振
回路５３の無負荷Ｑ値が大きくなる。しかも、抵抗値Ｒ
９はＦＥＴ１６のゲート・バイアス電圧の深さに依存し
ないのでマイクロ波発振器の発振状態を安定化できると
ともに、ゲート・バイアス電圧を大きく変化できるので
発振周波数の可変範囲を大きくとれる効果を有する。
第６図は本発明のマイクロ波発振器の第６の実施例であ
り、第４図と同一箇所には同一番号を付して説明する。
り、第４図と同一箇所には同一番号を付して説明する。
第６図において、４１は負性抵抗回路、６３は共振回路
であシ、共振回路６３以外の回路構成は第４図と全く同
一である。負性抵抗回路４１はＦＥＴ１２のドレイン接
地型口°路構成になっている。ＦＥＴ１２のソース端子
４２には終端が接地されたチョーク線路４３が接続され
ている。ＦＥＴ１２のドレイン端子４６には高周波短絡
キャパシタ４７で終端を高周波的に接地されたドレイン
・インダクタ４・８が接続されている。
であシ、共振回路６３以外の回路構成は第４図と全く同
一である。負性抵抗回路４１はＦＥＴ１２のドレイン接
地型口°路構成になっている。ＦＥＴ１２のソース端子
４２には終端が接地されたチョーク線路４３が接続され
ている。ＦＥＴ１２のドレイン端子４６には高周波短絡
キャパシタ４７で終端を高周波的に接地されたドレイン
・インダクタ４・８が接続されている。
４９はマイクロ波発振器の出力端子、６ｏはＦＥＴ１２
のドレイン・バイアス端子である。Ｆ Ｅ Ｔ １２の
ゲート端子１４には共振回路６３が接続されているが、
共振回路６３はドレイン端子６１の接地されたＦＥＴ１
５とＦＥＴ１ｔｓのゲート端子１６とＦＥＴ１２のゲー
ト端子１４間に接続されたストリップ線路１７から構成
されている。２３はゲート・バイアス抵抗、２４はゲー
ト・バイアス端子である。ストリップ線路１７の有する
インダクタンスＬｇとＦＥＴ１６の有するゲート・ソー
ス間容量Ｃｇ とゲート・ドレイン間容量Ｃｇｄの和Ｃ
ｇ”＝Ｃｇ＋Ｃ９ｄにより形成される直列共振回船共振
周波数に近い周波数で負性抵抗回路４１が発振し、その
発振出力は出力端子４９から負荷に供給される。
のドレイン・バイアス端子である。Ｆ Ｅ Ｔ １２の
ゲート端子１４には共振回路６３が接続されているが、
共振回路６３はドレイン端子６１の接地されたＦＥＴ１
５とＦＥＴ１ｔｓのゲート端子１６とＦＥＴ１２のゲー
ト端子１４間に接続されたストリップ線路１７から構成
されている。２３はゲート・バイアス抵抗、２４はゲー
ト・バイアス端子である。ストリップ線路１７の有する
インダクタンスＬｇとＦＥＴ１６の有するゲート・ソー
ス間容量Ｃｇ とゲート・ドレイン間容量Ｃｇｄの和Ｃ
ｇ”＝Ｃｇ＋Ｃ９ｄにより形成される直列共振回船共振
周波数に近い周波数で負性抵抗回路４１が発振し、その
発振出力は出力端子４９から負荷に供給される。
上記第６図に示した実施例では、負性抵抗回路４１とと
もに共振回路６３はＦＥＴで構成されているため、マイ
クロ波発振器全体を容易にＭＭＩＣ化できる。またＦＥ
Ｔ１５のドレイン端子６１が接地され、ＦＥＴ１ｓには
ドレイン・バイアス電圧が印加されていないので、ゲー
ト端子１６からＦＥＴ１６側を見タインビータ７ スｚ
、（＝ＦＬｇ＋ １Ｘ９）の抵抗値Ｒ９は小さくなり、
共振回路６３の無負荷Ｑ値が大きくなる。しかも、抵抗
値ＲはＦＥＴ１６のゲート・バイアス電圧の深さに依存
しないのでマイクロ波発振器の発振状態を安定化できる
とともに、ゲート・バイアス電圧を大きく変化できるの
で発振周波数の可変範囲を大きくとれる効果を有する。
もに共振回路６３はＦＥＴで構成されているため、マイ
クロ波発振器全体を容易にＭＭＩＣ化できる。またＦＥ
Ｔ１５のドレイン端子６１が接地され、ＦＥＴ１ｓには
ドレイン・バイアス電圧が印加されていないので、ゲー
ト端子１６からＦＥＴ１６側を見タインビータ７ スｚ
、（＝ＦＬｇ＋ １Ｘ９）の抵抗値Ｒ９は小さくなり、
共振回路６３の無負荷Ｑ値が大きくなる。しかも、抵抗
値ＲはＦＥＴ１６のゲート・バイアス電圧の深さに依存
しないのでマイクロ波発振器の発振状態を安定化できる
とともに、ゲート・バイアス電圧を大きく変化できるの
で発振周波数の可変範囲を大きくとれる効果を有する。
更に、ＦＥＴ１ｓのドレイン端子６１を接地しているの
でゲート端子１６がらＦ Ｅ Ｔ １ｓ側を見た容量Ｃ
“はドレイン端子６１を開放状態にした時の容量値Ｃよ
りもＣ９ｄだけ大きくできるので同じ共振周波数を得る
ためのストリップ線路１７の有するインダクタンスＬ９
を小さくできるのでストリップ線路１７の寸法を小さく
して共振回路６３０寸法を小さくできる。また、ゲート
・バイアス端子２４に印加されるゲート・バイアス電圧
はＦＥＴ１６とＦＥＴ１２の両方に作用するため、ＦＥ
Ｔ１６による容量０９′のみならず、ＦＥＴ１２による
容量Ｃ９１もゲート・バイアス電圧に対して変化するた
め、マイクロ波発振器の発振周波数の可変範囲を広くで
きる効果を有する。
でゲート端子１６がらＦ Ｅ Ｔ １ｓ側を見た容量Ｃ
“はドレイン端子６１を開放状態にした時の容量値Ｃよ
りもＣ９ｄだけ大きくできるので同じ共振周波数を得る
ためのストリップ線路１７の有するインダクタンスＬ９
を小さくできるのでストリップ線路１７の寸法を小さく
して共振回路６３０寸法を小さくできる。また、ゲート
・バイアス端子２４に印加されるゲート・バイアス電圧
はＦＥＴ１６とＦＥＴ１２の両方に作用するため、ＦＥ
Ｔ１６による容量０９′のみならず、ＦＥＴ１２による
容量Ｃ９１もゲート・バイアス電圧に対して変化するた
め、マイクロ波発振器の発振周波数の可変範囲を広くで
きる効果を有する。
以上説明した実施例では、負性抵抗回路に共振回路を接
続した構成の負性抵抗型のマイクロ波発振器となってい
るが、必ずしも実施例で説明した構成によらなくてもよ
い。例えば、ＦＥＴによる帰還容量回路と、ＦＥＴ増幅
器で構成される帰還型マイクロ波発振器でもよいことは
言うまでもない。又、第３から第６の実施例では負性抵
抗回路としてＦＥＴのドレイン接地型になっているが、
必ずしもドレイン接地型である必要はなく、負性抵抗回
路として機能すればソース接地型でもゲート接地型でも
よいことは言うまでもない〇発明の効果 以上のように本発明による実施例では、共振回路あるい
は帰還容量回路に用いる可変容量素子にＦＥＴのゲート
・ソース間容量あるいはゲート・ドレイン間容量を用い
ているので、ＦＥＴで構成される負性抵抗回路や帰還増
幅器とともにマイクロ波発振器全体をＭＭＩＣ化できる
。
続した構成の負性抵抗型のマイクロ波発振器となってい
るが、必ずしも実施例で説明した構成によらなくてもよ
い。例えば、ＦＥＴによる帰還容量回路と、ＦＥＴ増幅
器で構成される帰還型マイクロ波発振器でもよいことは
言うまでもない。又、第３から第６の実施例では負性抵
抗回路としてＦＥＴのドレイン接地型になっているが、
必ずしもドレイン接地型である必要はなく、負性抵抗回
路として機能すればソース接地型でもゲート接地型でも
よいことは言うまでもない〇発明の効果 以上のように本発明による実施例では、共振回路あるい
は帰還容量回路に用いる可変容量素子にＦＥＴのゲート
・ソース間容量あるいはゲート・ドレイン間容量を用い
ているので、ＦＥＴで構成される負性抵抗回路や帰還増
幅器とともにマイクロ波発振器全体をＭＭＩＣ化できる
。
第１図は本発明の第１の実施例におけるマイクロ波発振
器の構成図、第２図は本発明の第２の実施例によるマイ
クロ波発振器の構成図、第３図。 第４図、第６図、第６図はそれぞれ本発明の第３゜第４
．第５．第６の実施例におけるマイクロ波発振器の構成
図、第７図は従来のマイクロ波発振器の構成図である。 １１．１１’、３１．４１・・・・・・負性抵抗回路、
１２゜１６・・・・・・ＦＥＴ、１３．２６．５３．６
３・・・・・・共振回路、１３′・・・・・・増幅器、
１４．１６・・・・・・ゲート端子、１７・・・・・・
ストリップ線路、１Ｂ・・・・・・出力整合回路、１９
，３９．４９・・・・・・出力端子、２０゜２１・・・
・・・直流阻止キャパシタ、２２，３７．４７・・・・
・・高周波短絡キャパシタ、２３．３５・・・・・・ゲ
ート・バイアス抵抗、２４・・・・・・ゲート・バイア
ス端子、２５，４０．６０・・・・・・ドレイン・バイ
アス端子、３２．４２・・・・・・ソース端子、３３．
４３・・・・・・テターク線路、３４・・・・・・ソー
ス・バイアス抵抗、３６．４６，５ｉ１ ．６１・・・
・・・ドレイン端子、３８゜４８・・・・・・ドレイン
会インダクタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名０（
Ｃ）
器の構成図、第２図は本発明の第２の実施例によるマイ
クロ波発振器の構成図、第３図。 第４図、第６図、第６図はそれぞれ本発明の第３゜第４
．第５．第６の実施例におけるマイクロ波発振器の構成
図、第７図は従来のマイクロ波発振器の構成図である。 １１．１１’、３１．４１・・・・・・負性抵抗回路、
１２゜１６・・・・・・ＦＥＴ、１３．２６．５３．６
３・・・・・・共振回路、１３′・・・・・・増幅器、
１４．１６・・・・・・ゲート端子、１７・・・・・・
ストリップ線路、１Ｂ・・・・・・出力整合回路、１９
，３９．４９・・・・・・出力端子、２０゜２１・・・
・・・直流阻止キャパシタ、２２，３７．４７・・・・
・・高周波短絡キャパシタ、２３．３５・・・・・・ゲ
ート・バイアス抵抗、２４・・・・・・ゲート・バイア
ス端子、２５，４０．６０・・・・・・ドレイン・バイ
アス端子、３２．４２・・・・・・ソース端子、３３．
４３・・・・・・テターク線路、３４・・・・・・ソー
ス・バイアス抵抗、３６．４６，５ｉ１ ．６１・・・
・・・ドレイン端子、３８゜４８・・・・・・ドレイン
会インダクタ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名０（
Ｃ）
Claims (1)
- 【特許請求の範囲】 （１）第１のＦＥＴの増幅素子とし、第２のＦＥＴを可
変容量素子とし、第２のＦＥＴを第１のＦＥＴの共振回
路あるいは帰還容量回路として動作させたことを特徴と
するマイクロ波発振器。 （２）第２のＦＥＴを可変容量素子としてのみならず、
増幅素子としても動作させたことを特徴とする特許請求
の範囲第１項記載のマイクロ波発振器。 （３）第１のＦＥＴにより負性抵抗回路を構成し、この
負性抵抗回路に第２のＦＥＴによる共振回路を接続した
ことを特徴とする特許請求の範囲第１項または第２項記
載のマイクロ波発振器。 （４）第２のＦＥＴのドレイン端子を開放し、第２のＦ
ＥＴのゲート・ソース間容量を可変容量素子として用い
たことを特徴とする特許請求の範囲第１項記載のマイク
ロ波発振器。 （６）第２のＦＥＴのソース端子とドレイン端子を接続
し、第２のＦＥＴのゲート・ソース間容量およびゲート
・ドレイン間容量を可変容量素子として用いたことを特
徴とする特許請求の範囲第１項記載のマイクロ波発振器
。 （６）第１のＦＥＴの第１のゲート端子に第２のＦＥＴ
による共振回路を接続し、この共振回路をインダクタと
第２のＦＥＴの可変容量素子とによる直列共振回路とし
たことを特徴とする特許請求の範囲第３項記載のマイク
ロ波発振器。 （７）第１のＦＥＴの第１のゲート端子と第２のＦＥＴ
の第２のゲート端子とを接続し、第１のゲート端子と第
２のゲート端子と共通のゲート・バイアス電圧を加えた
ことを特徴とする特許請求の範囲第１項記載のマイクロ
波発振器。 （８）第１のＦＥＴをドレイン接地型にし、第１のＦＥ
Ｔの第１のゲート端子より第１のＦＥＴ側を見たインピ
ーダンスを負性抵抗性にしたことを特徴とする特許請求
の範囲第６項記載のマイクロ波発振器。 （９）第１のＦＥＴをソース接地型にし、第１のＦＥＴ
の第１のゲート端子より第１のＦＥＴ側を見たインピー
ダンスを負性抵抗性にしたことを特徴とする特許請求の
範囲第６項記載のマイクロ波発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61051180A JP2537791B2 (ja) | 1986-03-07 | 1986-03-07 | マイクロ波発振器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61051180A JP2537791B2 (ja) | 1986-03-07 | 1986-03-07 | マイクロ波発振器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62207006A true JPS62207006A (ja) | 1987-09-11 |
| JP2537791B2 JP2537791B2 (ja) | 1996-09-25 |
Family
ID=12879639
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61051180A Expired - Lifetime JP2537791B2 (ja) | 1986-03-07 | 1986-03-07 | マイクロ波発振器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2537791B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181506A (ja) * | 1987-01-05 | 1988-07-26 | アメリカン テレフォン アンド テレグラフ カムパニー | 半導体素子を用いた発振回路 |
| WO2004054091A1 (ja) * | 2002-12-06 | 2004-06-24 | Nec Corporation | 負性抵抗回路、及びアクティブフィルタ |
| JP2008064499A (ja) * | 2006-09-05 | 2008-03-21 | Toshiba Corp | 磁気センサー |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4980145U (ja) * | 1972-10-30 | 1974-07-11 | ||
| JPS5151292A (ja) * | 1975-05-14 | 1976-05-06 | Hitachi Ltd | Kahenyoryososhi |
| JPS5478060A (en) * | 1977-12-05 | 1979-06-21 | Fujitsu Ltd | Microwave oscillator |
| JPS59186360A (ja) * | 1983-04-07 | 1984-10-23 | Mitsubishi Electric Corp | モノリシツクｍｉｃ |
-
1986
- 1986-03-07 JP JP61051180A patent/JP2537791B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4980145U (ja) * | 1972-10-30 | 1974-07-11 | ||
| JPS5151292A (ja) * | 1975-05-14 | 1976-05-06 | Hitachi Ltd | Kahenyoryososhi |
| JPS5478060A (en) * | 1977-12-05 | 1979-06-21 | Fujitsu Ltd | Microwave oscillator |
| JPS59186360A (ja) * | 1983-04-07 | 1984-10-23 | Mitsubishi Electric Corp | モノリシツクｍｉｃ |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63181506A (ja) * | 1987-01-05 | 1988-07-26 | アメリカン テレフォン アンド テレグラフ カムパニー | 半導体素子を用いた発振回路 |
| WO2004054091A1 (ja) * | 2002-12-06 | 2004-06-24 | Nec Corporation | 負性抵抗回路、及びアクティブフィルタ |
| JP2008064499A (ja) * | 2006-09-05 | 2008-03-21 | Toshiba Corp | 磁気センサー |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2537791B2 (ja) | 1996-09-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5051706A (en) | High frequency power amplifier circuit | |
| JPH0618290B2 (ja) | マイクロ波発振器 | |
| JP2892452B2 (ja) | 増幅回路 | |
| JPS6047764B2 (ja) | 集積回路化マイクロ波発振器 | |
| US5192875A (en) | Analog frequency divider utilizing two amplifiers and a LC resonant circuit | |
| US6239663B1 (en) | High-frequency oscillator using FETs and transmission lines | |
| US4873497A (en) | Wide band voltage controlled R-C oscillator for use with MMIC technology | |
| JPS62252206A (ja) | 周波数逓倍型電圧制御発振器 | |
| JPS62207006A (ja) | マイクロ波発振器 | |
| JP3006252B2 (ja) | 半導体増幅器 | |
| US5341111A (en) | Microwave oscillator circuit | |
| US4621239A (en) | Gallium arsenide travelling-wave transistor oscillators for millimeter wave applications | |
| JP3474750B2 (ja) | 高周波集積回路装置および周波数変換回路装置 | |
| JPS6115617Y2 (ja) | ||
| US6492879B2 (en) | Voltage-controlled oscillator | |
| JP2850830B2 (ja) | マイクロ波発振器 | |
| JP2001217649A (ja) | 圧電発振回路 | |
| JPH02202205A (ja) | 集積半導体回路 | |
| JPS6256004A (ja) | マイクロ波発振器 | |
| JP3325732B2 (ja) | 電圧制御圧電発振器 | |
| JPS63204912A (ja) | 半導体増幅器 | |
| JPH0246011A (ja) | 高周波高出力混成集積回路 | |
| JPH0535923B2 (ja) | ||
| JPS6040726B2 (ja) | 超高周波発振回路 | |
| JP3213873B2 (ja) | 電圧制御発振器 |