JPS62204782A - ビデオゲ−ム機の制御方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はビデオゲーム機の制御方法、特に、マルチ画面
式ビデオゲーム装置に於ける画像表示方法の改良に関す
る。

〔従来の技術〕

複数の陰極線管を互いに近接させて単一の統一された画
面を形成し得るよう配置し、それぞれ独立に操作できる
複数のコントロール装置を設け、上記単一の画面に少な
くとも上記操縦装置のそれぞれに対応する自動車又は飛
行機等の制御可能なオブジェクトとそれらの移動し得る
移動路とを含む画像を表示すると共に、上記各コントロ
ール装置に加えられる操作に応動して、又は予め定めら
れたプログラムに従って、上記画像中のオブジェクトを
制御し、ゲームを進行させる演算回路とを具備するマル
チ画面式のビデオゲーム装置は公知であり広く普及しつ
＼ある。

然しなから、従来公知のこの種のゲーム装置では、上記
複数の陰極線管を制御するためには大容量のＣＰＵを設
けなければならず、このためマルチ画面式ビデオゲーム
装置はコストが高くなると云う問題点があった。

小型のＣＰＵで複数の陰極線管を制御するように構成す
ると、比較的簡単なゲームしか展開できないと云う問題
点もあった。

〔発明が解決しようとする問題点〕

本発明は叙上の観点に立って成されたものであって、本
発明の目的とするところは、上記のマルチ画面式ビデオ
ゲーム装置に於て、複数の陰極線管ディスプレイを一個
の比較的小容量のＣＰＵで制御することができ、しかも
複雑で華麗なゲームを構成することができる画像表示方
法を提供することにある。

〔問題点を解決するための手段〕

而して、上記の目的は、複数のビデオにより統一された
単一のゲーム画面を構成し、複数のプレイヤによりゲー
ムを行なわせるビデオゲーム機であって、 ＣＰＵと、上記ＣＰＵの作動をサポートするＰＲＯＭ及
びＲＡＭと、上記ＣＰＵの指令に基づいて背景画像信号
を発生するスクリーンブロックと、己デオ画面上にオブ
ジェクト信号を発生するオブジェクトブロックと、上記
オブジェクトブロックからの信号を優先させて両ブロッ
ク出力を重畳合成する優先順位回路と、上記優先順位回
路の出力を各ビデオ毎のカラードット信号に変換するカ
ラーブロックと、プレイヤにより操作されるコントロー
ル装置と、上記コントロール装置の出力信号を受入れる
ためのＩ／Ｏブロックとを具備するビデオゲーム機を制
御する方法に於て、 上記オブジェクトブロック内に、交互に書き込み読み出
しが行なわれる一対のオブジェクトＲＡＭと、上記一対
のオブジェクトＲＡＭの記録内容を交互にチェックし、
そのチェック結果の記録を行なうインレンジチェック回
路と、各ビデオに対応してそれぞれ２系統ずつ設けられ
、交互に書き込みと読み出しが行なわれるラインバッフ
ァ回路と、上記インレンジチェック回路の結果に応じ対
応するオブジェクトＲＡ　Ｍから読み出された信号を処
理し、上記各ラインバッファ回路に振分は入力する回路
とを設けると共に、上記インレンジチェック回路及びそ
の結果の記録と、インレンジチェック回路の結果に対応
して行なわれるオブジェクトＲＡＭの読み出しとを、ビ
デオの一走査期間毎に切換えて交互に行ない、同時に、
上記２系統のラインバッファ回路へのデータの書き込み
及び読み出しも同期間毎に切換えて交互に行なうよう構
成したことを特徴とする上記ビデオゲーム機を制御する
方法によって達成される。

〔作　　用〕

上記の如く構成することにより、本発明にかかるマルチ
画面式ビデオゲーム装置に於ける画像表示方法によると
きには、複数の陰極線管によって構成される大型の画面
を一個のＣＰＵで制御することができ、しかも多数のオ
ブジェクトを用いてゲームを構成することが′７″″−
，？、ので、装置のコストを低くしながら、興味豊かな
ゲームを提供できるものである。

〔実　施　例〕

以下、図面を参照しつ一本発明の構成を具体的に説明す
る。

第り図は、本発明方法を実施し得るよう構成された４管
型マルチ画面ドライブゲーム装置の構成を示すブロック
図、第２図は、第１図に示したスクリーンブロック部分
の回路構成を示すブロック図、第３図は、同じく、オブ
ジェクトブロック部分の回路構成を示すブロック図、第
４図は、オブジェクト画像表示画面と表示ポジションの
対応を示す説明図、第５図は、優先回路とカラーブロッ
クの回路構成を示すブロック図である。

第１図中、■は中央制御装置（ＣＰＵ：セントラル・プ
ロセッシング・ユニット）、２はプログラムＲＯＭ、３
はワーキングＲＡＭ、４はＩ／Ｏブロック、５はクロッ
ク回路、６は背景画像用の信号を発生するスクリーンブ
ロック、７はオブジェクト画像信号を発生するオブジェ
クトブロック、８は音響回路、９はリセット回路、／Ｏ
はスピーカ、１１はビデオスキャン用の基準信号発生回
路、１２は優先順位決定回路、１３はカラーブロック回
路、１４乃至１７は陰極線管ディスプレイ装置である。

而して、このブロック図を見限り、回路構成及び作用は
公知のマルチ画面式のゲーム機と同一である。即ち、プ
ログラムＲＯＭ２にはゲームに必要なプログラム及びオ
ブジェクトパターン等が記す、ａされており、これらの
データは必要に応じてＣＰＵＩに供給される。

Ｉ／Ｏブロック４は公知の料金収納装置、ステアリング
ホイール、アクセルペダル、押ボタンスイッチ等からの
入力信号を受は入れ、これらをコード化してＣＰＵＩ等
に送出し、また、ＣＰＵＩからの信号を受は上記各入出
力装置の機能をコントロールする。

ＣＰＵ１はＩ／Ｏブロック４からの入力に応動し、スク
リーンブロック６、オブジェクトブロック７及び音響回
路８に必要な指令信号を発信する。

スクリーンブロック６はビデオ画面上にドライブゲーム
が行なわれるバンク、その他の背景を表示するためのデ
ータが記憶されるＲＡＭブロックであり、オブジェクト
ブロック７は各プレイヤによって選択され、操作される
ビークルその他のオブジェクトをビデオ画面上に表示す
るため必要なデータが記録されるＲＡＭブロックである
。

而して、これら２つのブロックのデータは同期してスキ
ャンされ、優先順位決定回路１２で所定の優先順位によ
り取捨され、一連のカラーコード信号列としてカラーブ
ロック回路１３に送られ、ここで四系統のＲＧＢドツト
信号に変換され、それぞれ対応する陰極線管ディスプレ
イ装置１４乃至１７に送られる。

而して、本発明の特徴は、オブジェクトブロック７の構
成と、そこに於けるオブジェクトデータのプロセッシン
グ方法にある。

音響回路８はＣＰＵＩからの信号に応動しゲームの進行
に応じて所定の音響信号を発生し、スピーカＩＯを作動
させ効果音等を発生させる。

Ｉ／Ｏブロック４には、図示されていない料金収納装置
や４人のプレイヤがそれぞれ操作する図示されていない
アクセルペダル及びステアリングホイール等が接続され
おり、それらにはそれぞれパルス発生器が設けられてい
る。上記アクセルペダルはペタルを踏み込むと出力電圧
が増大し、一方、ステアリングホイールは左に回すとカ
ウンタ値が増大し、反対に右に回すとカウンタ値が減少
するように構成されており、上記アクセルペダル及びス
テアリングホイールの操作量に応じた電圧信号がＩ／Ｏ
ブロック４に入力される。

スクリーンＲＡＭブロック６は第２図に示す如く構成さ
れている。第２図中、１１はビデオスキャン用の基準信
号発生回路、６０１及び６０２はスクリーンＲＡＭ、６
０３はセレクタ、６０４はカラーモード回路、６０５は
水平反転回路、６０６はラッチ回路、６０７はキャラク
タＲＯＭ　、　６０８は垂直反転回路、６０９乃至６１
２はランチとシフトレジスタから成るゲートアレイであ
る。

スクリーンＲＡＭ６０１は陰極線管ディスプレイ装置１
４及び１５用、また、スクリーンＲＡ　Ｍ　６０２は陰
極線管ディスプレイ装置１６及び１７用のものであリ、
それぞれ交互に書き込み、読み出しが行なわれる。

スクリーンＲＡＭ６０１．６０２に書き込まれ、読み出
される信号は、垂直反転コード、水平反転コード、カラ
ーコード、キャラクタコードから成り、それらのコード
は、それぞれ垂直反転回路６０８、水平反転回路６０５
、カラーモード回路６０４及びラッチ回路６０６に送ら
れる。

即ち、上記スクリーンＲＡＭ６０１及び６０２の自走に
よる出力は、セレクタ６０３によって一つにまとめられ
、コードに関する信号は垂直方向の反転制御を行なう垂
直反転回路６０８が接続されたラッチ回路６０６に水平
走査線４ドツト毎に入力されてラッチされ、然る後、こ
の信号はキャラクタＲＯＭ６０７をアクセスするために
用いられる。

水平反転回路６０５はキャラクタの水平方向の反転制御
を行ない、垂直反転回路６０８はキャラクタの垂直方向
反転制御を行なう。

キャラクタＲＯＭ　６０７の出力は、スクリーンに表示
すべきキャラクタのパターンデータであり、ゲートアレ
イ６０９乃至６１２によって陰極線管ディスプレイ装置
１４乃至Ｉ７用の四系統に分離され、ビデオスキャニン
グに同期して出力される。

また、カラーモード回路６０４に入力するカラーコード
は、上記スクリーンキャラクタのパターンを構成する各
ドツトの色彩を決定するものであり、上記カラーモード
回路６０４によって四系統に分離され、スクリーンキャ
ラクタのデータと同期して出力される。

オブジェクトブロック７は、第３図に示す如く構成され
ており、第３図中、７０１及び７０２はオブジェクトＲ
ＡＭ、７０３及び７０４はランチ回路、７０５及び７０
６はセレクタ回路、７０７はインレンジチェック回路、
７０８及び７０９はラッチ回路、７／Ｏは反転制御回路
、７１１はキャラクタジェネレータ、７１２はラッチと
シフトレジスタから成るゲームアレイ回路、７１３はラ
インバッファセレクタ、７１４及び７１５はラインバッ
ファカウンタ、７１６乃至７２３はラッチ回路、７２４
乃至７３１はラインバッファ回路、７３２乃至７３５は
セレクタアンドラッチ回路である。

各テレビ画面に表示すべきオブジェクトの水平の位置コ
ード、垂直の位置コード、及びオブジェクトとナンバー
、カラーモードとがら成る画像情報がＣＰＵＩによって
与えられ、ブランキング期間中に両方のオブジェクトＲ
ＡＭ７０１及び７０２に書き込まれる。

上記ＣＰＵＩからオブジェクトＲＡ　Ｍ　７０１及び７
０２への書き込みは同時に行なわれ、同じアドレスに同
じデータが書き込まれる。

本発明方法に於ては、多数のオブジェクトをアクセスす
るため、例えば、第４図に示されているように表示ポジ
ションエリアを割りつける。叩ち、望ましくは、通常の
ビデオスクリーン１６面分の広さを有するような画面と
し、その内の４面分を図示されているように４台のビデ
オスクリーン用に割り当てる。

而して、このように各ビデオスクリーンの間に表示され
ないゾーンを設けるのは、各スクリーンエリアからはみ
出したオブジェクトパターンのデータが隣接するスクリ
ーンに影響を与えないようにするためであるから、この
アンプルゾーンの広さは、必ずしも１画面分である必要
はなく、使用するオブジェクトのうちの最大のものが納
まる程度のものであれば足りるものであるが、図示され
ているように広い表示されないゾーンをとる１とアクセ
スが簡単になる。

ＣＰＵＩからオブジェクトＲＡＭ７０１及び７０２に書
き込まれるデータは、オブジェクトのサイズ、垂直ポジ
ション、水平ポジション、垂直反転コード、水平反転コ
ード、カラーモード及びコード淘から成る。垂直ポジシ
ョン及び水平ポジションは表示するオブジェクトパター
ン中の基準点、例えば、画面上左上隅のドツトの位置と
して与えられる。

而して、４台の陰極線管ディスプレイ装置１４乃至１７
は同期してスキャンすることが望ましいから、オブジェ
クトＲＡ　Ｍ　７０１．７０２のアクセスも、上記陰極
線管ディスプレイ装置１４乃至１７の走査線に対応する
アドレスについて行なわれる。

一方のオブジェクトＲＡＭ、例えば７０１について、デ
ータの読み出しが行なわれている期間は、他の一方のオ
ブジェクトＲＡＭ７０２について、次に各ビデオ画面上
で走査される走査線上に表示すべきオブジェクトの有無
がチェックされ、表示すべきオブジェクトの番号、その
オブジェクトの表示イネーブル信号、オブジェクトのサ
イズ、■方向のＴＶ選択信号及び表示オブジェクトプレ
ーン上のどのラインを表示させるかといった情報がオブ
ジェクトＲＡ　Ｍ　７０２の所定のエリアにインレンジ
情報として記録される。

而して、オブジェクトＲＡ　Ｍ　７０１のデータの読み
出しが終了すると、オブジェクトＲＡ　Ｍ　７０１と７
０２とが切換えられ、オブジェクトＲＡ　Ｍ　７０２に
今記録されたインレンジ情報により指定されたオブジェ
クトの諸データと共に読み出され、代ってオブジェクト
ＲＡ　Ｍ　７０１のインレンジチェックが行なわれ、以
下同様なアクセスが一走査線毎に交互に行なわれる。

而して、記録されたインレンジ情報は、水平ボジシンヨ
ン、コードＮｏ、カラーモードと共に読み出され、セレ
クタ回路７０６を介してそれぞれの仕向先に送られる。

水平ポジションはラインバッファカウンタ７１４．７１
５に送られてラインバッファの書き込みアドレス制御に
用いられ、コードＮｏ、とカラーモードは。

ラインバッファ７１６乃至７２３及びキャラクタジェネ
レータ７１１に送られ、コードＲＡＭのキャラクタ選択
及びカラーコントロールに用いられ、インレンジ情報は
ランチ７０９及びラインバッファセレクタ７１３に送ら
れ、ラインバッファの選択制御に用いられる。

各陰極線管ディスプレイ装置１４乃至１７はそれぞれ水
平走査線１本分に対応する容量のラインバッファメモリ
を二つずつ持っており、上記アクセスによってキャラク
タジェネレータ７１１より得られるキャラクタ・ドツト
・データは上記ラインバッファメモリに書き込まれ、テ
レビのドツト信号として出力される。

而して、本システムに於ては、各ビデオの１水平走査期
間中に４つのビデオ画面の画像を構成するに必要な画像
ドツトを出す必要がある。

走査すべき走査線の垂直位置のチェックを行ない、その
ライン上に出力しなければいけないオブジェクトの番号
を捜し出す。このオブジェクト番号は、インレンジ情報
としてオブジェクトＲＡＭ７０１．７０２に書き込まれ
、オブジェクトデータを読み出す際には、上記インレン
ジ情報のあるものしか読み出さない。従って、上記方法
によるときには、従来公知のものの数倍又はそれ以上の
オブジェクトから必要なものを選択することが可能とな
る。

上記インレンジチェックとインレンジ情報の読み出しと
同様に、ラインバッファメモリ７２４乃至７３１への書
き込みと読み出しも陰極線管ディスプレイ装置１４乃至
１７の１走査線毎に交互に行なわれる。

上記の動作を行なうためにラインバッファメモリがビデ
第１台につきそれぞれ二系統ずつ設けられており、これ
らはラインバッファカウンタ７１４．７１５によって切
換制御される。

なお、複数のオブジェクトの画面上の表示位置が重なる
ときの表示優先はラインバッファメモリに書き込む順序
で決定される。

次に、第５図について説明する。

第５図中、１２１乃至１２４は優先回路１２を構成する
セレクタ、１４１．１４３．１５１．１５３．１６１．
１６３．１７１及び１７３はラッチ、１４２．１５２．
１６２及び１７２はカラーＲＡ　Ｍ、１４４．１５４．
１６４及び１７４はＤ／Ａコンバータ、１４５．１４６
．１５５．１５６．１６５．１６６．１７５及び１７６
はゲートである。

而して、優先回路１２に於ては、オブジェクトブロック
からの出力が優先権を与えられており、スクリーンブロ
ックからの出力はオブジェクトブロックからの出力のな
いときのみ、カラーブロック回路１３に送られる。

カラーブロック回路１３の構成は、各陰極線管ディスプ
レイ装置に対応して設けられる４系統の回路から成り、
各系統の構成は同一であり、且つ同期して作動するもの
であるから、ビデオ１４に対応する回路についてのみ説
明する。

ラッチ１４１．１４３及びカラーＲＡ　Ｍ　１４２は、
陰極線管ディスプレイ装置のドツトを表示時間を制御す
るクロックパルスにより制御され、上記カラー　ＲＡ　
Ｍ　１４２からのカラーコードは、陰極線管ディスプレ
イ装置１４のドツト表示と同期して出力され、ラッチ１
４３を介してＤ／Ａコンバータ１４４に送られ、ここで
上記陰極線管ディスプレイ装置１４に画像を表示するた
めのＲ，Ｇ、Ｂ出力に変換される。

以上に説明したように、本発明に於ては、複数台の陰極
線管ディスプレイ装置が用いられ、その各陰極線管ディ
スプレイ装置は、各１系統のカラーコントロール回路、
優先回路、スクリーン回路、オブジェクト回路が設けら
れ、スクリーン回路は、各陰極線管ディスプレイ装置に
専用のゲートアレイと、全陰極線管ディスプレイ装置に
共通のキャラクタＲＯＭ、カラーモード回路、並びに交
互に書き込み及び読み出しが行なわれる一対のＲＡＭエ
リアを有するスクリーンＲＡＭと、データセレクタとを
有し、オブジェクトブロックは各ビデオ毎にそれぞれ二
系統のラインバッファ回路にオブジェクト情報を供給す
る共通の回路とから構成される。

而して、上記オブジェクト情報回路は、ＣＰＵ１から同
時にオブジェクト情報が与えられる一対のオブジェクト
ＲＡＭと、それら一対のオブジェクトＲＡＭの記録内容
を走査し表出すべきオブジェクトに関する情報をピンク
アップするインレンジチェック回路と、上記インレンジ
チェック回路から出力されたインレンジ情報の記録エリ
ヤを選択する一対のラッチと、上記インレンジ情報に対
応して読み出されたオブジェクトデータを仕分するセレ
クタと、上記セレクタから水平ポジション信号を受入れ
上記各陰極線管ディスプレイ装置毎に二つずつ設けられ
たラインバッファ回路の作動を制御するラインバッファ
カウンタと、上記セレクタからラッチを介してオブジェ
クトコードを受入れ所要のオブジェクトパターンデータ
を出力し、上記ラインバッファに供給するキャラクタジ
ェネレータ（ＲＯＭ）と、上記セレクタからのインレン
ジ情報とキャラクタジェネレータからの出力とに応動し
、上記各ラインバッファを選択制御する回路とから構成
される また、本発明に於ては、上記インレンジチェック回路に
よるオブジェクトＲＡＭのアクセスは、ビデオの一走査
期間の全スパンにわたって、一つあるオブジェクトＲＡ
Ｍの一方について行なわれ、この期間中には他の一方の
オブジェクトＲＡＭからは次に走査される走査線上に現
れるべきオブジェクトの諸データが読み出され、対応す
るラインバッファへの書き込みが行なわれ、また、更に
同時に他の一方のラインバッファから前回のオブジェク
トＲＡＭアクセスで書き込まれたデータの読み出しが行
なわれ、これらのプロセスがビデオの一走査期間毎に輪
番的に切換えられ、以下同様にして、４台の陰極線管デ
ィスプレイ装置に映像が表示され、統一された一つの画
面が形成される。

而して、１人乃至４人のプレイヤは、各ジョイステック
、ステアリングホイール、押しボタン、アクセルペダル
を操作し、ゲームの開始時には、所定の手法によって所
望のスクリーンパターン、即ち、ドライブコースの形状
や情景、レースの難度等を選択し、且つ各自のビークル
を選び、レースが開始されたときは各自自分のビークル
を操縦し公知のドライブゲームを行なうものである。

〔発明の効果〕

本発明は叙上の如く構成されるので、本発明によるとき
は、インレンジチェックの期間が長くとれるので、従来
公知のものよりもはるかに多くのオブジェクトを扱うこ
とができ、華麗で興趣に富んだゲームを提供できるもの
である。

なお、本発明は叙上の実施例に限定されるものではない
。部ち、例えば、本実施例に於ては、ドライブゲーム機
としたが、ドライブゲーム機以外の様々なゲームに使用
でき、使用する陰極線管ディスプレイ装置も４台に限定
されるものでないこと勿論であり、また、回路各部の構
成も必要に応じて適宜に変更されるものであって、本発
明はそれらの総てを包摂するものである。

【図面の簡単な説明】

第１図は、本発明方法を実施し得るよう構成された４管
型マルチ画面ドライブゲーム装置の構成を示すブロック
図、第２図は、第１図に示したスクリーンブロック部分
の回路構成を示すブロック図、第３図は、同じく、オブ
ジェクトブロック部分の回路構成を示すブロック図、第
４図は、オブジェクト画像表示画面と表示ポジションの
対応を示す説明図、第５図は、優先回路とカラーブロッ
クの回路構成を示すブロック図である。

Claims (1)

1. 【特許請求の範囲】 複数のビデオにより統一された単一のゲーム画面を構成
   し、複数のプレイヤによりゲームを行なわせるビデオゲ
   ーム機であって、 セントラル・プロセッシング・ユニット（以下ＣＰＵと
   云う。）と、上記ＣＰＵの作動をサポートするＰＲＯＭ
   及びＲＡＭと、上記ＣＰＵの指令に基づいて背景画像信
   号を発生するスクリーンブロックと、ビデオ画面上にオ
   ブジェクト信号を発生するオブジェクトブロックと、上
   記オブジェクトブロックからの信号を優先させて両ブロ
   ック出力を重畳合成する優先順位回路と、上記優先順位
   回路の出力を各ビデオ毎のカラードット信号に変換する
   カラーブロックと、プレイヤにより操作されるコントロ
   ール装置と、上記コントロール装置の出力信号を受入れ
   るためのＩ／Ｏブロックとを具備するビデオゲーム機を
   制御する方法に於て、上記オブジェクトブロック内に、
   交互に書き込み読み出しが行なわれる一対のオブジェク
   トＲＡＭと、 上記一対のオブジェクトＲＡＭの記録内容を交互にチェ
   ックし、そのチェック結果の記録を行なうインレンジチ
   ェック回路と、 各ビデオに対応してそれぞれ２系統ずつ設けられ、交互
   に書き込みと読み出しが行なわれるラインバッファ回路
   と、 上記インレンジチェック回路の結果に応じ対応するオブ
   ジェクトＲＡＭから読み出された信号を処理し、上記各
   ラインバッファ回路に振分け入力する回路とを設けると
   共に、 上記インレンジチェック回路及びその結果の記録と、イ
   ンレンジチェック回路の結果に対応して行なわれるオブ
   ジェクトＲＡＭの読み出しとを、ビデオの一走査期間毎
   に切換えて交互に行ない、同時に、上記２系統のライン
   バッファ回路へのデータの書き込み及び読み出しも同期
   間毎に切換えて交互に行なうよう構成したことを特徴と
   する上記ビデオゲーム機を制御する方法。