JPS62204389A - 任意多角形によるクリツピング・シ−ルデイング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ラスクスキャン型のディスプレイ装置にお
けるグラフィック表示に係り、特に１、任意の多角形で
クリッピングまたはシールディングができるようにした
、クリッピング・シールディング方法に関する。

［従来の技術］ クリッピングは、予め定められた多角形等の閉領域（ク
リッピング領域）に入る点と入らない点とを区別し、入
る点は表示用メモリに描画し、入らない点は描画しない
ようにする手法である。

一方、シールディングは、上とは逆に、閉領域（シール
ディング領域）に入る点は描画しないで、入らない点を
描画する手法である（第５図参照）。

［発明が解決しようとする問題点］ ところで、従来は一般に、クリッピング・シールディン
グ領域に入るか入らないかの判定を、演算によって行っ
ていた。従って、演算処理が過度に複雑とならないよう
に、クリッピング・シールディング領域を長方形のよう
な単純な形状に限定するか、特定のサイズに限るかして
いた。このため、クリッピング・シールディング処理の
柔軟性が損なわれていた。

この発明は、このような背景の下になされたもので、任
意多角形状のクリッピング・シールディング領域で、ク
リッピングやシールディングを実行できる、任意多角形
によるクリッピング・シールディング方法を提供するこ
とを目的とする。

［問題点を解決するための手段］ 上記問題点を解決するためにこの発明は、画素に対応す
る表示データを記憶する表示用メモリと、前記表示用メ
モリと同一の描画ドツト数を有する作業用メモリと、前
記表示用メモリに記憶された表示データに基づいて、多
角形等の図形表示を行う表示手段と、前記各メモリへの
描画、前記各メモリからの読み出しおよび前記表示手段
への表示を制御する制御手段とを存し、次の（１）〜（
３）の過程でクリッピングまたはシールディングを行う
ことを特徴とする。

（１）前記表示用メモリに描画を行う前に面記作業用メ
モリにクリッピング・シールディング領域を書き込む。

（２）必要に応じて前記作業用メモリのアドレスにオフ
セットをかけ、前記表示用メモリと作業用メモリのアド
レスを一定量ずらす。

（３）描画しようとする前記表示用メモリのアドレスに
対応する、前記作業用メモリのオフセット後のアドレス
のデータを読み出し、読み出しんデータに基づいてクリ
ッピングまたはシールディングしながら前記表示用メモ
リに描画する。

［作用コ 上記方法によれば、クリッピング・シールディング領域
は、作業用メモリへの描画命令、あるいは転送命令によ
って簡単に描画できる。そして、表示用メモリに描画す
るときに、このクリッピング・シールディング領域を作
業用メモリから読み出し、その“ｌ”、“０″に応じて
描画をすべきか否かを決定するから、複雑な演算なしで
容易にクリッピングやシールディングを実行できる。な
お、作業用メモリからクリッピング・シールディング領
域を読み出すとき、作業用メモリのアドレスと表示用メ
モリのアドレスとを一定量ずらすオフセットを行うこと
により、更に、柔軟性を高めることかできる。

［実施例］ 以下、図面を参照して、本発明の詳細な説明する。

第１図は、この発明を適用した表示装置の全体構成を示
すブロック図である。図において、ｌはＣＰＵである。

ＣＰＵＩには、バス２を介してメモリ３とグラフィック
・ディスプレイ・コントローラ４とが接続されている。

このＣＰＵ１は、表示すべき図形の座標データやコマン
ドを作り、グラフィック・ディスプレイ・コントローラ
４に供給する。グラフィック・ディスプレイ・コントロ
ーラ４は、ＣＰＵ　１から送られてきた座標データとコ
マンドにより、Ｖ　ＲＡ　Ｍ　（ビデオＲＡＭ）６への
描画（書き込み）を行う。また、Ｖ　ＲＡ　Ｍ　６に描
画゛された表示データを順次読み出し、読み出したデー
タにＤ／Ａ変換等を施して、ＣＲＴ表示装置５に供給し
、図形表示させる。

ＶＲＡＭ６は、４面の表示領域７Ａ、７Ｂ、７Ｃ。

７Ｄと１而の作業領域８とからなる。これらの各面は、
ＣｒＬＴ表示画面上の各画素に対応しモおり、同一のメ
モリ容量を持っている。そして、４面の表示領域７　Ａ
、７　Ｂ、７　Ｇ、７　Ｄには、画素の色を決定するた
めのカラー・データ（各画素あたり４ビツト）が格納さ
れる。また、作業領域８は後述するクリッピングやシー
ルディング等の作業を行うために使用される。

第２図は、上記グラフィック・ディスプレイ・コントロ
ーラ４の内部構成を示すブロック図である。図において
、ＣＰＵインターフェイス１１は、８ビツトのデータバ
スＣＤＯ〜７、およびポートセレクト線ＰＳ、チップセ
レクト線Ｃ５Ｒ（読み出し用）、Ｃ５Ｗ（書き込み用）
等の制御バスを通してＣＰＵＩに接続されている。

ＣＰＵＩからは、データバスＣＤＯ〜７を通して、座標
データやコマンドが送られてくる。前記コマンドは、オ
ペレーションコードとオペランドとから構成されるもの
で、ＣＰＵＩからＣＰＵインターフェイス２へ送られる
。この場合、オペレーションコードとオペランドとは別
個の、ボートに入力され、その区別がボートセレクトＰ
Ｓ（１ビツト）により示されるようになっている。

上記コマンドにはまた、描画を指示するノーマルコマン
ドと、後述するカーソル、カラーテーブル等の書き換え
などを指示するイミーディエットコマンドとの２種類が
あり、上記ＣＤ７のビットで区別される。

ＣＰＵインターフェイス１１は、これらのコマンドタイ
プを判別し、ノーマルコマンドはＦ’ｌＦ’０１２に一
旦格納し、イミーディエットコマンドは直接各部へ送る
。また、ＣＰＵＩから送られてきたデータを、レジスタ
番号等を指定するアドレスデータと、他のデータとに分
けて出力する。

上記ＰＩＦＯＩ２は、ＣＰＵＩからのノーマルコマンド
とデータを一時格納するための書き込み用ＦＩＦＯと、
ＣＰＵＩへ送るデータを格納するための読み出し用ＦＩ
ＦＯと、これらの書き込み、読み出しを制御するコント
ローラと、Ｉ１０コントローラとを持っている。Ｉ１０
コントローラは、コマンドのオペレーションコードとオ
ペランドとを判別し、後述するファンクショナル・コン
トローラ２０の起動、停止を制御し、ファンクショナル
・コントローラ２０とのデータの受は渡しを行う。また
、ＣＰＵＩからのデータにより、カーソル・パターンデ
ータを出力し、カーソル・コントローラ１４に供給する
。

上記カーソル・コントローラＩ４は、カーソルの表示座
標（Ｘ、Ｙ座標）を記憶するカーソル・パラメータ・レ
ジスタと、カーソルのパターンを格納するカーソル・パ
ターン・レジスタと、カーソルの座標と走査位置とを比
較する比較器と、カーフルの点滅を制御するためブリン
ク・カウンタとを持っている。そして、カーソルの表示
座標と走査位置とが一致したときに、カーソル・オン信
号を出力し、カーソルの表示を指示する。なお、上記カ
ーソル・パターンは、ＶＲＡＭ６に記憶されたものを、
表示直萌に読み出して取り出すようになっている。

ＣＲＴＣ（ＣＲＴコントローラ）１５は、表示制御を行
うもので、０ｒ（Ｔ表示装置５へのタイミング信号、す
なわち、垂直同期信号、水平同期信号を作るとともに、
内部タイミング信号を形成して、ＶＲＡＭ６の読み出し
アドレスを出力し、ＶＲＡＭインターフェイス１６に供
給する。すなわち、ＣＲＴＣ１５は、表示時のＶＲＡＭ
アドレス、カーソル・パターンのＶＲＡＭアドレス、お
よびＶＲＡＭリフレッシュ時のＶＲＡＭアドレスを、Ｘ
−Ｙ座標の形で出力し、ＶＲＡＭインターフェイス１６
に供給する。なお、これらのアドレスは、ＶＲＡＭイン
ターフェイス１６で、Ｘ−Ｙ座標から実際のＶｒＬＡＭ
アドレスに変換される。

上記ＶＲＡＭインターフェイス１６は、Ｃｒ（ＴＣＩ５
から供給された内部タイミング信号からＶＲＡＭ６のア
クセス用タイミング信号を作り出力する。すなわち、Ｒ
ＡＳ（行アドレス選択信号）、ＣＡＳ（列アドレス選択
信号）およびＲ／Ｗ（リード／ライト信号）を出力する
。また、ＣＲＴＣＩ５から供給されたＶＲＡＭアドレス
から、各９ビツトの行および列アドレス信号ＶＲＡＯ〜
８を形成して出力する。更に、ＶＲＡＭデータを記憶す
るレジスタを有し、１６ビツトのＶＲＡＭデータＶＲＤ
Ｏ〜１５を、ＶＲＡＭ６とやり取りする。

ＶＲＡＭインターフェイス１６を通して、ＶＲＡＭ６の
表示領域７　Ａ、７　Ｂ、７　Ｇ、７　Ｄから読み出さ
れた４ビツトのデータ（カラー・データ）は、Ｌ　ＵＴ
（Ｌｏｏｋ　　Ｕｐ　　Ｔａｂｌｅ）Ｉ　７に供給され
る。

ＬＵＴＩ７は、上記カラー・データから、Ｒ，Ｇ。

Ｂ各３ビットとＴＰ（トランスペアレント）ビットの計
Ｉθビットからなるカラー・バリューを得るようにした
変換テーブルである。具体的には、ｌＯビビン／ワード
Ｘ１６ワードのｒ（ＡＭから構成され、上記４ビツトの
カラー・データをアドレス信号とし、いずれか１ワード
がカラー・バリューとして読み出されるようになってい
る。　なお、上記ＬＵＴ１７は、ＣＰＵＩによって書き
替えられるようになっている。

ＬＵＴ１７から出力されたＩＯビビンのカラー・バリュ
ーは、表示データ発生器１８に供給される。表示データ
発生器１８の主な機能は、カーソル表示タイミングのカ
ラー・バリューを、カーソル・コントローラ１４から供
給されるカーソル・パターンに置き換えることである。

すなわち、カーソル・オン信号がオンのときには、すべ
てのカラー・バリューを透明とし、カーソルのみが表示
されるようにする。表示データ発生器１８の他の機能は
、ボーダータイミングにボーダーカラーを挿入したり、
帰線消去タイミングのカラー・バリューを黒とし表示さ
れないようにすることである。

表示データ発生器１８から出力された９ビツトの信号は
、ＤＡＣ（ディジタル／アナログ変換器）１９によって
アナログ信号に変換され、Ｃｒ（Ｔ表示装置５に供給さ
れ、表示される。

次に、第３図を参照して、ファンクショナル・コントロ
ーラ２０につき詳述する。ファンクショナル・コントロ
ーラ２０は、描画制御を行うものである。第３図におい
て、データハンドラ２１は、ＦＩＦＯ１２とのデータの
受は渡しをするためのらのである。この場合、ＦＩＦＯ
１２側からは、描画に必要なコマンドおよび座標データ
等の各種データが送られてくる。また、ファンクショナ
ル・コントローラ２０側からは、ＣＰＵＩへの転送デー
タがＦＩＦＯ１２に送られる。上記ＦＩＦＯ１２からの
データは、ステータスレジスタ２２へ供給される。

上記ステータスレジスタ２２は、描画コマンドを解釈し
、描画に関する一切のデータを持つ。すなわち、描画の
アドレス、クリッピング・エリアのアドレス、データ転
送元および転送先ブロックの大きさとアドレス、描画の
色情報、背景の色情報などのデータを有している。また
、内部バスを介して、後述するすべてのブロックと接続
され、データのやり取りを行う。

次に、転送コントローラ２３は、ＶＲＡＭ６内でのデー
タ転送、ＣＰＵＩのデータエリアからＶＲＡ　Ｍ　６へ
のデータ転送、あるいはその逆方向のデータ転送を、１
画素単位あるいは４画素単位で行うもので、転送方向の
制御やデータフォーマットの変換等を行う。

拡大・縮小回路２４は、転送元（ＣＰＵＩまたはＶＲＡ
Ｍ６内におけるデータエリア（長方形領域）の大きさと
、転送先（ＶＲＡＭ６またハＣＰ　Ｕ　１　）でのデー
タエリアの大きさとに応じて、転送図形の拡大、縮小を
自動的に行うものである。

矩形描画回路２５は、長方形の対角線上の２頂点を、デ
ータハンドラ２１から受は取り、４辺の直線描画命令に
変換する。この直線描画命令は、ＤＤＡ２６に対してな
される。

ＤＤＡ（ディジタル・ディファレンシャル・アナライザ
）２６は、描画すべき直線の始点と終点との座標差から
、直線のドツト座標を発生する、周知の手段である。以
上の構成要素２５．２６によって、長方形の描画に必要
なデータが得られる。

次に、多角形の塗りつぶしに必要な構成要素につき説明
する。

多角形塗りつぶしコントローラ２７は、データハンドラ
２１から多角形の頂点アドレスを受は取り、外形描画を
するか塗りつぶしをするかを制御する。多角形外形描画
コントローラ２８は、表示領域７　Ａ、７　Ｂ、７　Ｇ
、７　Ｄへの多角形の描画を制御するものである。すな
わち、各辺の始点、終点をＤＤＡ２６に供給し、順次直
線を発生させる。

次に、多角形作業領域描画回路２９は、ＤＤＡ２６から
供給されるドツトデータに基づいて、多角形の外形に対
応する図形（塗りつぶし枠）を、作業領域８に描画する
ための制御を行う。

多角形塗りつぶし回路３０は、塗りつぶすべき多角形を
含む最小の長方形の範囲内で、作業領域８のデータを読
み出すように、スキャナ３１に指令する。スキャナ３Ｉ
は、作業領域８を走査し、塗りつぶすべき範囲のアドレ
スを求める。

上述のようにして、描画すべき直線、塗りつぶすべき水
平線分が決定されると、これらを構成するドツトが１つ
ずつ、テクスチャ発生器３２に供給される。テクスチャ
発生器３２は、これらの直線を実線で表示するか、破線
で表示するか等の指示に従い、上記ドツトを表示するか
否かを決定する。すなわち、テクスチャ発生器３２は、
線、塗りつぶしのためのテクスチャを保存しているパタ
ーンメモリ３３に上記ドツトのＸ−Ｙ座標を供給し、指
定されたテクスチャと、座標とに応じたドツトデータを
読み出し、上記ドツトに対応したテクスチャ上の値（“
ｌ”、“０”）を発生する。

描画すべき点の座標と値が決定されると、点描画回路３
４は、！ビクセル分の描画を行う。この描画は、以下の
各種変換あるいは制限の下に行なわれる。

まず、ポイント・エキスパンダ３５は、！ビクセルの描
画を１ベルの大きさに拡大する。ここで、！ベルとは、
ロジカルな画素の大きさで、例えば、普通の線の場合は
ＩＸＩピクセルからなり、太線の場合は２ｘ３ピクセル
からなる等々である。なお、■ベルの大きさは、ステー
タスレジスタ２２に格納されている。

次に、透明チェッカ３６は、描画しようとしている色が
、透明にすべき色か否かをチェックし、透明にする場合
には描画しないようにする。この指示は、ＣＰＵＩ側か
らコマンドによって与えられ、カラーレジスタ３７を介
して供給されるもので、例えば、点線を描く場合に、点
の間は背景の色を消して透明にし、点線らしく見せたい
というような場合に有効である。

上記カラーレジスタ３７は、ＶＲＡＭ６の表示領域７　
Ａ、７　Ｂ　、７　Ｇ、７　Ｄへ書き込むカラー・デー
タ（４ビツト）を記録するとともに、表示領域７Ａ、７
Ｂ、７　Ｃ，７Ｄから読み出したカラー・データを格納
するものであり、ＶＲＡＭインターフェイス１６を介し
て、ＶＲＡＭ６に接続されている。

クリッピング・チェッカ３８は、描画すべき点がクリッ
ピング領域の内か外かをチェックするものである。この
クリッピング領域は、長方形によって与えられ、クリッ
ピング・チェッカ３８は、この長方形の水平方向（Ｘ方
向）の最小座標ＸＣと最大座標Ｘｈ、垂直方向（Ｙ方向
）の最小座標Ｙ（２と最大座標Ｙｈとを記憶する４個の
レジスタと、描画点がこの長方形内に入るか否かを調べ
る比較器とを有している。そして、入っている場合にの
み、Ｖ　ＲＡ　Ｍ　ｅ上の、描画アドレスを出力する。

次に、マスキング・チェッカ３９は、作業領域８に形成
されたマスキングパターンと、描画すべき点とを突き合
わせ、描画点をマスキングするか否かを決定する。そし
て、マスキングする場合には、描画しない。つまり、描
画アドレスを出力しない。

また、マスキング・チェッカ３９は、作業領域８に形成
された、任血多角形状のクリッピング・シールディング
領域と、描画すべき点とを突き合わせ、描画点をクリッ
ピングあるいはシールディングするか否かを決定する。

なお、この点については後で詳しく説明する。

最後に、描画コントローラ４０は、表示領域７Ａ、７Ｂ
、７Ｃ，７Ｄおよび作業領域８への描画のスイッチング
を行うもので、Ｖ　ＲＡ　Ｍアドレスを座標データの形
で出力する。これによって、カラーレジスタ３７に格納
されたカラー・データが、ＶＲＡＭインターフェイス１
６を介してＶＲＡＭ６の当該アドレスに描画される。な
お、上記座標データは、ＶＲＡＭインターフェイス１６
によって、実際のＶＲＡＭアドレスに変換される。

第４図は、上記マスキング・チェッカ３９の構成を示す
ブロック図である。図において、４１はアダーである。

アダー４１の入力端には、透明チェッカ３６から出力さ
、れた描画アドレス（Ｘ、Ｙ）と、マルチプレクサ４２
から出力されたオフセット量とが供給され、これら２人
力が加算される。ここで、オフセット債は、表示領域７
と作業領域８とのアドレスをずらすためのものであり（
第５図（ｂ）参照）、Ｘオフセットｆｆ１Ｘｏｆがレジ
スタ４３に、ＹオフセットｆｉＹｏ（’がレジスタ４４
に予めセットされる。そして、これらがマルチプレクサ
４２からアダー４Ｉへ切り替え供給され、描画アドレス
との加算結果が、切換回路４５の第１入力端に供給され
る。一方、切換回路４５の第２入力端には、描画アドレ
スがそのまま入力され、描画または読み出し時には、い
ずれか一方のアドレスがＶＲＡＭアドレスとして、描画
コントローラ４０に供給される。また、描画しないとき
には切換回路４５は何も出力しない。なお、切換回路４
５の切換制御は、ステータスレジスタ２２とコンパレー
タ４６とによって行なわれる。

上記コンパレータ４６は、１ビツトのコンパレータであ
り、その入力端には、ＣＰＵＩからのコマンドにより予
め設定された１ビツトのマスキングデータをラッチする
ラッチ４７の出力と、作業領域８から読み出された！ビ
ットのＶＲＡＭデータ（クリッピング・、シールディン
グ領域に相当）をラッチするラッチ４８の出力が供給さ
れている。

また、コンパレータ４６の出力は切換回路４５に供給さ
れている。

ここで、上述したマスキングデータは、“０”か“１“
のいずれかであり、“０“の場合には、作業領域８上の
“０”の領域がクリッピング・シールディング領域とな
り、“ｌ”の場合には、作業領域８上の“１”の領域が
クリッピング・シールディング領域となる。ずなわち、
ラッチ４７と４８の内容が同値となる作業領域８上の領
域がクリッピング・シールディング領域となり、クリッ
ピングの時には、この領域に対応する表示領域７上の領
域に描画が行なわれ、シールディングの時には、この領
域を除いた領域に対応する表示領域７の領域に描画が行
なわれる（第５図（ｂ）　、　（ｃ）参照）。

このような制御を行うために、上記コンパレータ４６は
、ラッチ４７と４８との値が一致した場合は“ｌ”信号
を切換回路４５に送り、クリッピング時に描画アドレス
を出力させ、シールディング時には描画アドレスを出力
させない。一方、ラッチ４７と４８の値が一致しない場
合は、“０”信号を切換回路４５に送り、クリッピング
時には描画アドレスを出力させず、シールディング時に
描画アドレスを出力させる。そして、出力された描画ア
ドレスは、描画コントローラ４０を介して、ＶＲＡＭア
ドレスとしてＶＲＡＭインターフェイス１６に供給され
る。

次に、本実施例の要旨であるマスキング動作について説
明する。

（１）クリッピング・シールディング領域の描画。

表示領域７への描画に先立って、ＣＰＵＩは、グラフィ
ック・ディスプレイ・コントローラ４にコマンドを与え
、作業領域８ヘクリツピング・シールディング領域を書
き込む（第５図（ａ）参照）。

すなわち、描画コマンドにより、作業領域８に、塗りつ
ぶされた多角形等の閉領域からなるクリッピング・シー
ルディング領域を描画したり、ＣＰＵ１側からのデータ
転送や表示領域７からのデータ転送により作業領域８に
クリッピング・シールディング領域を描画する。

（２）オフセット設定。

次に、ＣＰＵＩからのコマンドにより、第４図のレジス
タ４３．４４にＸ、Ｙ各方向のオフセットｍ　（Ｘ　ｏ
ｒ、　Ｙ　ｏＤをセットする。これにより、第５図（ｂ
）に示すように、表示領域７と作業領域８とのアドレス
が一定量ずらされる。

（３）表示領域７への描画。

マスキング・チェッカ３９は、作業領域８に描画された
クリッピング・シールディング領域により、次の処理を
行う。なお、以下においては、クリッピング描画につい
て説明する。

（ａ）透明チェッカ３６から表示領域７上の描画アドレ
ス（Ｘ、Ｙ）が与えられると、マスキング・チェッカ３
９は、アドレス（Ｘ、Ｙ）に対応する作業領域８上のア
ドレス（Ｘ　＋　Ｘｏｆ、Ｙ　＋　Ｙｏｌ’）をアダー
４１で計算し、作業領域８をアクセスする。

これによって、アドレス（Ｘ　＋　Ｘｏｆ、Ｙ　＋　Ｙ
ｏｆ’）から読み出されたデータ（“０”または！”）
がラッチ４８にラッチされる。

（ｂ）上で読み出されたデータと、ラッチ４７に予めラ
ッチされたマスキングデータとがコンパレータ４６で比
較される。これらの値が同値の場合、コンパレータ４６
は切換回路４５を切り替え、描画アドレス（Ｘ、Ｙ）を
出力する。これにより、表水領域７の描画アドレス（Ｘ
、Ｙ）にカラーレジスタ３７の内容が描画される。これ
に対して、上記値が異なる場合、切換回路４５はアドレ
スを出力せず、描画は行なわれない。

上述したようにして、例えば、第５図（ａ）に斜線で示
すようなりリッピング・シールディング領域が、作業領
域８に描画される。このクリッピング・シールディング
領域により、同図（ｂ）に示すような直線ａがクリッピ
ング描画される場合、直線ａ上の点が次々に描画アドレ
ス（Ｘ、Ｙ）としてマスキング・チェッカ３９に供給さ
れ、作業領域８上のクリッピング・シールディング領域
と一致した点のみが、表示領域７へ描画される。

なお、シールディングの場合は、第５図（Ｃ）に示すよ
うに描画対象領域が反転して描画される。

［発明の効果コ 以上説明したように、この発明は、クリッピング・シー
ルディング領域を作業領域上に描画し、このクリッピン
グ・シールディング領域に基づいてクリッピングやシー
ルディングを行うようにしたので、（ｆ：、＝形状の多
角形でクリッピングおよびシールディングを行うことが
できる。

【図面の簡単な説明】

第１図はこの発明の一実施例の全体構成を示すブロック
図、第２図は同実施例のグラフィック・ディスプレイ・
コントローラの構成を示すブロック図、第３図は同グラ
フィック・ディスプレイ・コントローラのファンクショ
ナル・コントローラの構成を示すブロック図、第４図は
マスキング・チェッカ３９の構成を示すブロック図、第
５図は作業領域に形成されたクリッピング・シールディ
ング領域と、表示領域へ直線Ｑを描画するときの描画状
態とを示す概念図である。 ■・・・・・・ＣＰＵ、４・・・・・・グラフィック・
ディスプレイ・コントローラ（制御手段）、５・・・・
・・ＣＲＴ表示装置（表示装置）、６・・・・・・ＶＲ
ＡＭ、？（７Ａ、７Ｂ。 ７Ｃ，７Ｄ）・・・・・・表示領域（表示用メモリ）、
８・・・・・・作業領域（作業用メモリ）。

Claims (1)

1. 【特許請求の範囲】 画素に対応する表示データを記憶する表示用メモリと、
   前記表示用メモリと同一の描画ドット数を有する作業用
   メモリと、前記表示用メモリに記憶された表示データに
   基づいて、多角形等の図形表示を行う表示手段と、前記
   各メモリへの描画、前記各メモリからの読み出しおよび
   前記表示手段への表示を制御する制御手段とを有し、次
   の（１）〜（３）の過程でクリッピングまたはシールデ
   ィングを行うことを特徴とする任意多角形によるクリッ
   ピング・シールディング方法。 （１）前記表示用メモリに描画を行う前に前記作業用メ
   モリにクリッピング・シールディング領域を書き込む。 （２）必要に応じて前記作業用メモリのアドレスにオフ
   セットをかけ、前記表示用メモリと作業用メモリのアド
   レスを一定量ずらす。 （３）描画しようとする前記表示用メモリのアドレスに
   対応する、前記作業用メモリのオフセット後のアドレス
   のデータを読み出し、読み出したデータに基づいてクリ
   ッピングまたはシールディングしながら前記表示用メモ
   リに描画する。