JPS62202556A - Semiconductor device - Google Patents
Semiconductor deviceInfo
- Publication number
- JPS62202556A JPS62202556A JP61044789A JP4478986A JPS62202556A JP S62202556 A JPS62202556 A JP S62202556A JP 61044789 A JP61044789 A JP 61044789A JP 4478986 A JP4478986 A JP 4478986A JP S62202556 A JPS62202556 A JP S62202556A
- Authority
- JP
- Japan
- Prior art keywords
- light
- semiconductor device
- circuit section
- section
- scattering
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/103—Integrated devices the at least one element covered by H10F30/00 having potential barriers, e.g. integrated devices comprising photodiodes or phototransistors
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は遮光を必要とする回路部を有する半導体装置に
係り、特に回路部への光の侵入を阻止することを企図し
た半導体装置に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a semiconductor device having a circuit section requiring light shielding, and particularly to a semiconductor device intended to prevent light from entering the circuit section.
[従来技術]
以ド、−・例として、光センサ部とアンプ等の周辺回路
とが同一基板に形成された光センサ装置の場合を説明す
る。[Prior Art] As an example, a case of an optical sensor device in which an optical sensor section and peripheral circuits such as an amplifier are formed on the same substrate will be described.
第3図は、従来例としての光センサ装置()、(末的に
は特願昭59−183149壮公報に記載されている。FIG. 3 shows a conventional optical sensor device (2003) (which was eventually described in Japanese Patent Application No. 183149/1983).
)のJ!略的断面図である。)'s J! It is a schematic cross-sectional view.
同図において、P型半導体の基板lには光センサIPD
、 MOS)ランジスタ部MO9、バイポーラトランジ
スタ部BIが素子分離領域としてのP十領域を挟んで各
々形成されている。In the same figure, an optical sensor IPD is mounted on a P-type semiconductor substrate l.
, MOS) transistor section MO9 and bipolar transistor section BI are formed with a P1 region serving as an element isolation region sandwiched therebetween.
光センサ?BPDにおいて、N−領域2内にP+領域3
が形成され、 P+−N−型のフォトダイオードが形成
されている。MOS トランジスタ部MO9には、N−
領域4内にP+領域5がソースおよびドレイン領域とし
て形成され、また、バイポーラトランジスタ部Blには
、N−領域6内にベース領域としてのP+領域7が形成
されている。Light sensor? In BPD, P+ region 3 within N- region 2
is formed, and a P+-N- type photodiode is formed. MOS transistor part MO9 has N-
A P+ region 5 is formed as a source and drain region in the region 4, and a P+ region 7 as a base region is formed in the N- region 6 in the bipolar transistor section Bl.
このような基板11zに厚さ500へのゲート酸化膜を
形成し、N十領域を形成しようとする部分を選択的にニ
ー2チング除去する。そして、リンをドープしたポリシ
リコンを堆積してパターニングすることによって、フォ
トダイオードの電極8、MOS )ランジスタのゲート
電極3、バイポーラトランジスタのエミッタ電極lOお
よびコレクタ電極11を各々形成する。続いて、8酩化
により厚さ1500〜2000への酸化I)!212を
形成するとともに、ポリシリコン中の不純物リンをノ、
(板1内に拡散させ、N十領域13、エミッタ領域14
およびN+領域15を各々形成する。A gate oxide film to a thickness of 500 mm is formed on the substrate 11z, and the portion where the N0 region is to be formed is selectively removed by kneeling. Then, by depositing and patterning polysilicon doped with phosphorus, the electrode 8 of the photodiode, the gate electrode 3 of the MOS transistor, and the emitter electrode 10 and collector electrode 11 of the bipolar transistor are formed. Subsequently, oxidation I) to a thickness of 1500-2000 by 8 intoxication! At the same time as forming 212, the impurity phosphorus in the polysilicon is removed.
(diffuse into the plate 1, N+ region 13, emitter region 14
and N+ region 15 are respectively formed.
次に、醇化膜12上にCVD法により厚さ6000への
psc膜1Bを形成した後、酸化膜12およびPSG
Itぐ16にコンタクトホールを形成し、 AI配線1
7を各素子に形成する。続いて、プラズマ窒化11!2
18を形成した後、AIの遮光層19を形成し、更にパ
ッシベーション用プラズマ窒化膜20を形成する。続い
て。Next, after forming the psc film 1B to a thickness of 6000 mm on the oxidized film 12 by CVD method, the oxide film 12 and the PSG
Form a contact hole in It16 and connect AI wiring 1
7 is formed on each element. Next, plasma nitriding 11!2
After forming 18, a light shielding layer 19 of AI is formed, and a plasma nitride film 20 for passivation is further formed. continue.
プラズマエツチングによって、フォトダイオードPD上
のプラズマ窒化膜20および18と遮光層19を除去し
、受光部21を形成する。The plasma nitride films 20 and 18 and the light shielding layer 19 on the photodiode PD are removed by plasma etching to form the light receiving section 21.
このような構成において、外光は受光部21を通してフ
ォトダイオードPDに入射するだけであり。In such a configuration, external light only enters the photodiode PD through the light receiving section 21.
その他の部分は遮光層19によって外光が遮断されてい
る。Other parts are blocked from external light by a light blocking layer 19.
[発明が解決しようとする問題点]
しかしながら、このような構成の半導体装置では、強い
光が斜めに入射した場合、遮光する必要のある素子部に
光が侵入し出力特性を変動させるという問題点を有して
いた。[Problems to be Solved by the Invention] However, in a semiconductor device having such a configuration, when strong light is incident obliquely, the light enters an element part that needs to be shielded, causing fluctuations in output characteristics. It had
第4図は、上記従来例の端部の模式的断面図である。同
図において、光22が斜めに入射すると。FIG. 4 is a schematic cross-sectional view of the end portion of the conventional example. In the figure, light 22 is incident obliquely.
ノ、(板lの界面と遮光層19の界面との間で多重反射
を繰返し、トランジスタ等の素子部に到達するしてしま
う0通常は、数回の反射で光強度は急激に減衰するため
に問題とならないが、強い光の場合は多毛反射を繰返し
て素子部に到達し、その出力特性を変動させる結果とな
る。このような多重反射は、屈折率の異なる絶縁層が積
層されている場合の界面間においても生ずる。(Multiple reflections occur between the interface of the plate 1 and the interface of the light-shielding layer 19, and the light reaches the element part such as a transistor.)Normally, the light intensity is rapidly attenuated after several reflections. However, in the case of strong light, multiple reflections occur repeatedly and reach the element, resulting in fluctuations in its output characteristics.Such multiple reflections occur when insulating layers with different refractive indexes are laminated. It also occurs between interfaces when
また、光センナ装置の端部だけではなく、受光部21か
ら斜めに光が入射する場合にも同様の出力特性の変動が
生じてしまう。Further, similar fluctuations in output characteristics occur when light is incident obliquely not only from the end of the optical sensor device but also from the light receiving section 21.
[問題点を解決するための手段]
本発明による゛詐導体装置は、基板に形成された回路部
と、前記ノ1(板に絶縁層を介して積層され前記回路部
を遮光する遮光層とを有する゛h導体装置において。[Means for Solving the Problems] A deconductor device according to the present invention includes a circuit portion formed on a substrate, and a light-shielding layer laminated on the board via an insulating layer and shielding the circuit portion from light. In a conductor device having ゛h.
前記回路部の周辺であって、前記絶縁層中に散乱手段を
設けたことを特徴とする。A scattering means is provided in the insulating layer around the circuit section.
[作用]
上記散乱手段をに記回路部の周辺に設けたことによって
、斜めに入射した光がまとまった平行光として反射せず
、そのために回路部周辺の絶縁層内で光は急激に減衰す
る。したがって、強い光が斜めに入射する場合でも外光
の回路部への′、#響をほぼ完全に防止することができ
る。[Function] By providing the above-mentioned scattering means around the circuit section, obliquely incident light is not reflected as a bundle of parallel light, and therefore the light is rapidly attenuated within the insulating layer around the circuit section. . Therefore, even when strong light is incident obliquely, it is possible to almost completely prevent external light from affecting the circuit section.
〔実施例1
以下、本発明の実施例を図面に基づいて詳細に説明する
。[Embodiment 1] Hereinafter, embodiments of the present invention will be described in detail based on the drawings.
第1図(A)は、本発明による半導体装置の第一実施例
である光センサ装置のJIwlS的平面図、第1図(B
)は、その周辺部の概略的断面図である。FIG. 1(A) is a JIwlS plan view of a photosensor device which is a first embodiment of a semiconductor device according to the present invention, and FIG.
) is a schematic cross-sectional view of the surrounding area.
各図において、半導体基板101にはフォトダイオード
部P口とMOSトランジスタやバイポーラトランジスタ
から成る回路部Cが形成され、フォトダイオードの出力
がA1配&1102を通して回路部Cへ送出される。ま
た、基板101上には絶縁層IQ3および遮光層104
が積層されている。絶縁層103は、従来例では絶縁層
12.16および18に相当する。更に、絶縁層103
中であって基板101の周辺には散乱手段としてのポリ
シリコン層105が二列、フォトタイオード部PDおよ
び回路部Cの間にはポリシリコン層105が一列形成さ
れている。In each figure, a circuit section C consisting of a photodiode section P port and a MOS transistor or a bipolar transistor is formed on a semiconductor substrate 101, and the output of the photodiode is sent to the circuit section C through A1 wiring &1102. Further, an insulating layer IQ3 and a light shielding layer 104 are provided on the substrate 101.
are layered. Insulating layer 103 corresponds to insulating layers 12, 16 and 18 in the conventional example. Furthermore, the insulating layer 103
Inside, two rows of polysilicon layers 105 as scattering means are formed around the substrate 101, and one row of polysilicon layers 105 is formed between the photodiode section PD and the circuit section C.
このポリシリコン層105は、フォトダイオード部PD
および回路部Cにおけるポリシリコン電極(従来例では
電極8、ゲート電極9、電極10および+t7)を形成
する時に、同時に形成すればよい。This polysilicon layer 105 forms the photodiode portion PD.
They may be formed simultaneously when forming the polysilicon electrodes (electrode 8, gate electrode 9, electrode 10 and +t7 in the conventional example) in the circuit portion C.
このようなポリシリコン層105が設けられていること
によって、図示されるように、斜めに入射した光10B
はポリシリコン層105によって散乱し、その間に減衰
して多重反射による伝播は生じない。したがって、光は
回路部Cに到達せず、回路部Cの出力特性に影響をかえ
ない。By providing such a polysilicon layer 105, as shown in the figure, the obliquely incident light 10B is
is scattered by the polysilicon layer 105 and is attenuated during that time, so that no propagation occurs due to multiple reflections. Therefore, the light does not reach the circuit section C and does not affect the output characteristics of the circuit section C.
なお、ポリシリコン層105は・列でも効果を有するが
、複数列で、かつピッチがランダムであれば更に大きな
効果を有する。Note that although the polysilicon layer 105 has an effect even if it is arranged in rows, it has an even greater effect if it is arranged in multiple rows and the pitch is random.
また、散乱手段はポリシリコンである必要はなく、回路
部Cに用いられる配線材料であるAIであってもよい、
要するに、散乱手段を形成する工程を増やすことなく、
回路部C内の電極や配線等を形成する際に同時に形成で
きればよい。Further, the scattering means does not need to be polysilicon, and may be AI, which is the wiring material used in the circuit section C.
In short, without increasing the process of forming the scattering means,
It suffices if it can be formed at the same time as forming the electrodes, wiring, etc. in the circuit section C.
第2図(A)は、本発明の第一二実施例の概略的平面図
、第2図(B)は、その周辺部の概略的断面図である。FIG. 2(A) is a schematic plan view of the first and second embodiments of the present invention, and FIG. 2(B) is a schematic sectional view of the peripheral portion thereof.
各図において、゛h導体基板107には回路部Cが形成
され、その上に絶縁層108を挟んで遮光層109が形
成されている。更に、回路部Cの同囲はポリシリコン層
11GおよびAI層111が交互に配列されている。こ
れらの形成方法は、上述したように、回路部CのMOS
トランジスタのゲート電極等を形成する時にポリシリコ
ン層110を同時形成し、AI配線を形成する時にAI
K/:lllを同時形成する。In each figure, a circuit portion C is formed on a conductive substrate 107, and a light shielding layer 109 is formed on the circuit portion C with an insulating layer 108 interposed therebetween. Further, in the same area of the circuit portion C, polysilicon layers 11G and AI layers 111 are alternately arranged. These forming methods are as described above,
A polysilicon layer 110 is simultaneously formed when forming the gate electrode of a transistor, and an AI layer 110 is formed when forming an AI wiring.
K/:llll is formed simultaneously.
本実施例では、基板に垂直な方向において散乱部として
のポリシリコン層110とAI層111 との位置が異
なるために、より有効に多重反射を防止することができ
る。更に、ポリシリコン層110およびAI層111の
表面の乱反射による光の減衰も多用反射防止効果を増加
する。In this embodiment, since the positions of the polysilicon layer 110 and the AI layer 111 as scattering parts are different in the direction perpendicular to the substrate, multiple reflections can be more effectively prevented. Furthermore, the attenuation of light due to diffuse reflection on the surfaces of the polysilicon layer 110 and the AI layer 111 also increases the anti-reflection effect.
[発明の効果]
以上詳細に説明したように、本発明による半導体装置は
、散乱手段を回路部の周辺に設けたことによって、斜め
に入射した光がまとまった平行光として反射せず、その
ために回路部周辺の絶縁層内で光は急激に減衰する。し
たがって、強い光が斜めに入射する場合でも外光の回路
部への影響をほぼ完全に防止することができる。このた
めに、半導体装置として、外光に影響されない安定した
動作を得ることができる。[Effects of the Invention] As explained in detail above, in the semiconductor device according to the present invention, since the scattering means is provided around the circuit section, obliquely incident light is not reflected as a group of parallel lights. Light is rapidly attenuated within the insulating layer around the circuit section. Therefore, even when strong light is incident obliquely, the influence of external light on the circuit section can be almost completely prevented. Therefore, the semiconductor device can operate stably without being affected by external light.
第1図(A)は、本発明による半導体装置の第一実施例
である尤センサ装置の概略的f面図、第1図(B)は、
その周辺部の概略的断面I4、第2図(A)は、本発明
の第二実施例の概略的平面図、第2図(8)は、その周
辺部の概略的断面図。
第3図は、従来例としての光センサ装置(特願昭59−
183149号公報に記載されている。)の概略的断面
図、
第4図は、上記従来例の端部の模式的断面図である。
101 、107 番・・基板
103 、108 ・・・絶縁層
104 、109 ・魯・遮光層
105 、 tto @φ・ポリシリコン層111 ・
・・A1層
代理人 ブC理士 山 F 穣 平
第1図
(A)
I
(B)
第2図
A)
(B)FIG. 1(A) is a schematic f-plane view of a sensor device which is a first embodiment of a semiconductor device according to the present invention, and FIG. 1(B) is a
2(A) is a schematic plan view of the second embodiment of the present invention, and FIG. 2(8) is a schematic sectional view of the peripheral portion. Fig. 3 shows a conventional optical sensor device (Japanese Patent Application No. 1983-
It is described in No. 183149. FIG. 4 is a schematic sectional view of the end portion of the conventional example. No. 101, 107... Substrate 103, 108... Insulating layer 104, 109 - Light shielding layer 105, tto@φ - Polysilicon layer 111
...A1 layer agent B C Physician Yama F Jo Taira Figure 1 (A) I (B) Figure 2 A) (B)
Claims (5)
介して積層され前記回路部を遮光する遮光層とを有する
半導体装置において、 前記回路部の周辺であって、前記絶縁層中に散乱手段を
設けたことを特徴とする半導体装置。(1) In a semiconductor device having a circuit section formed on a substrate, and a light shielding layer laminated on the substrate via an insulating layer and shielding the circuit section from light, the area around the circuit section and inside the insulating layer. A semiconductor device characterized in that a scattering means is provided in the semiconductor device.
成ることを特徴とする特許請求の範囲第1項記載の半導
体装置。(2) The semiconductor device according to claim 1, wherein the scattering means comprises one or more rows of scattering sections.
特徴とする特許請求の範囲第2項記載の半導体装置。(3) The semiconductor device according to claim 2, wherein the pitch of the rows of scattering parts is random.
料と同一の材料で形成されていることを特徴とする特許
請求の範囲第2項記載の半導体装置。(4) The semiconductor device according to claim 2, wherein the scattering section is made of the same material as the wiring used in the circuit section.
極の材料と同一の材料で形成されていることを特徴とす
る特許請求の範囲第2項記載の半導体装置。(5) The semiconductor device according to claim 2, wherein the scattering section is made of the same material as the gate electrode used in the circuit section.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61044789A JPS62202556A (en) | 1986-02-28 | 1986-02-28 | Semiconductor device |
DE19873705173 DE3705173A1 (en) | 1986-02-28 | 1987-02-18 | SEMICONDUCTOR DEVICE |
US07/496,092 US5061978A (en) | 1986-02-28 | 1990-03-15 | Semiconductor photosensing device with light shield |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61044789A JPS62202556A (en) | 1986-02-28 | 1986-02-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62202556A true JPS62202556A (en) | 1987-09-07 |
Family
ID=12701173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61044789A Pending JPS62202556A (en) | 1986-02-28 | 1986-02-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62202556A (en) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032322A (en) * | 1996-07-17 | 1998-02-03 | Sanyo Electric Co Ltd | Optical semiconductor integrated circuit |
JPH10284711A (en) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | Light-receiving semiconductor device with built-in bicmos |
US6069378A (en) * | 1996-12-05 | 2000-05-30 | Denso Corporation | Photo sensor integrated circuit |
KR100394212B1 (en) * | 1999-07-27 | 2003-08-09 | 샤프 가부시키가이샤 | Circuit-incorporating light receiving device and method of fabricating the same |
US6936904B2 (en) | 1997-04-10 | 2005-08-30 | Denso Corporation | Photo sensing integrated circuit device and related circuit adjustment |
US7829920B2 (en) | 2007-07-18 | 2010-11-09 | Au Optronics Corporation | Photo detector and a display panel having the same |
-
1986
- 1986-02-28 JP JP61044789A patent/JPS62202556A/en active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1032322A (en) * | 1996-07-17 | 1998-02-03 | Sanyo Electric Co Ltd | Optical semiconductor integrated circuit |
US6069378A (en) * | 1996-12-05 | 2000-05-30 | Denso Corporation | Photo sensor integrated circuit |
JPH10284711A (en) * | 1997-04-10 | 1998-10-23 | Hamamatsu Photonics Kk | Light-receiving semiconductor device with built-in bicmos |
US6936904B2 (en) | 1997-04-10 | 2005-08-30 | Denso Corporation | Photo sensing integrated circuit device and related circuit adjustment |
KR100394212B1 (en) * | 1999-07-27 | 2003-08-09 | 샤프 가부시키가이샤 | Circuit-incorporating light receiving device and method of fabricating the same |
US7829920B2 (en) | 2007-07-18 | 2010-11-09 | Au Optronics Corporation | Photo detector and a display panel having the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5061978A (en) | Semiconductor photosensing device with light shield | |
US6635912B2 (en) | CMOS image sensor and manufacturing method thereof | |
JP2000323695A (en) | Solid-state image sensor and its manufacture | |
JPS62202556A (en) | Semiconductor device | |
JPH0691228B2 (en) | Semiconductor device | |
US5670382A (en) | Method for producing a solid state imaging device | |
JPH0818091A (en) | Semiconductor photoelectric conversion device having a plurality of photodiodes | |
JPH10289994A (en) | Optical sensor integrated circuit device | |
JPS6257259B2 (en) | ||
US6121667A (en) | Photo diode | |
JPS60182779A (en) | Photocoupler | |
EP0382415B1 (en) | Semiconductor integrated circuit devices | |
JP2001308299A (en) | Solid-state imaging element and its manufacturing method | |
JP3172253B2 (en) | Optical semiconductor device | |
JP2841467B2 (en) | Method for manufacturing MOS type semiconductor device | |
JP4375741B2 (en) | Optical semiconductor device and manufacturing method thereof | |
JP2898810B2 (en) | Photodetector with built-in circuit and method of manufacturing the same | |
EP0073019A2 (en) | Memory device and process for manufacturing the same | |
JPH02194558A (en) | Semiconductor device and manufacture thereof | |
JPS6244824B2 (en) | ||
JPS56111250A (en) | Preparation of semiconductor device | |
JPH03112174A (en) | Photodetecting ic | |
JPH02376A (en) | Semiconductor integrated circuit device | |
JPS61168956A (en) | Photo-semiconductor device | |
JPS62176356A (en) | Color image sensor |