JPS62200394A - 画像表示装置 - Google Patents
画像表示装置Info
- Publication number
- JPS62200394A JPS62200394A JP61043513A JP4351386A JPS62200394A JP S62200394 A JPS62200394 A JP S62200394A JP 61043513 A JP61043513 A JP 61043513A JP 4351386 A JP4351386 A JP 4351386A JP S62200394 A JPS62200394 A JP S62200394A
- Authority
- JP
- Japan
- Prior art keywords
- frame buffer
- data
- video signal
- image
- gradation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 25
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 238000002591 computed tomography Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Controls And Circuits For Display Device (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Apparatus For Radiation Diagnosis (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、階調性を有する画像を表示する画像表示装置
の改良に関し、更に詳しくは、表示データの所望の階調
範囲を表示器の階調範囲に合せて表示する場合に、表示
画面の複数の領域について表示データをそれぞれ異なる
階調範囲で表示する画像表示装置に関する。
の改良に関し、更に詳しくは、表示データの所望の階調
範囲を表示器の階調範囲に合せて表示する場合に、表示
画面の複数の領域について表示データをそれぞれ異なる
階調範囲で表示する画像表示装置に関する。
（従来の技術）
階調性を有する画像を表示する画像表示装置においては
、画像データが有する階調の範囲の中から、所望の範囲
を選択し、この範囲を表示器の固定の階調範囲に合せて
表示することが行われる。
、画像データが有する階調の範囲の中から、所望の範囲
を選択し、この範囲を表示器の固定の階調範囲に合せて
表示することが行われる。
例えば、コンピュータトモグラフィ用の画像表示装置に
おいては、−１０００から−１３０００までの階調を有
する画像データが１ｑられるが、観察者の関心の部位に
応じて、その部位の状態が最も適切に表示できるような
階調の範囲（ウィンドー、レベルと呼ばれる）を選び、
それらをそれぞれ表示器の固定の階調範囲内で表示する
。画像データの選ばれた階調範囲を表示装置の階調範囲
に合せるために、表示装置の中に階調変換回路が設けら
れる。
おいては、−１０００から−１３０００までの階調を有
する画像データが１ｑられるが、観察者の関心の部位に
応じて、その部位の状態が最も適切に表示できるような
階調の範囲（ウィンドー、レベルと呼ばれる）を選び、
それらをそれぞれ表示器の固定の階調範囲内で表示する
。画像データの選ばれた階調範囲を表示装置の階調範囲
に合せるために、表示装置の中に階調変換回路が設けら
れる。
（発明が解決しようとする問題点）
このような画像表示装置においては、同一の画面の中に
関心の部位が複数あって、それぞれについて個別の階調
範囲で表示したい場合には、階調変換回路を複ａ設ける
必要があるが、ハードウェアの使用量が増えるので好ま
しくない。
関心の部位が複数あって、それぞれについて個別の階調
範囲で表示したい場合には、階調変換回路を複ａ設ける
必要があるが、ハードウェアの使用量が増えるので好ま
しくない。
本発明は上記の問題点に鑑みてなされたもので、その目
的は、同一画面中の複数の領域に表示データを個別の階
調範囲で表示する表示装置を、ハードウェアの増加分を
極力抑えて実現することにある。
的は、同一画面中の複数の領域に表示データを個別の階
調範囲で表示する表示装置を、ハードウェアの増加分を
極力抑えて実現することにある。
（問題点を解決するための手段）
このような問題点を解決する本発明は、階調を有する少
なくとも１フレーム分の画像データが書き込まれ、これ
ら書き込まれた画像データが周期的に画素単位でシリア
ルに読み出される第１のフレームバッファ、この第１の
フレームバッファから読み出された画像データについて
、指定された階調変換処理を行う階調変換回路、この階
調変換回路の出力データが書き込みデータとして与えら
れて書き込みイネーブル状態において書き込まれ、この
書き込まれたデータが周期的に画素単位でシリアルに読
み出される第２のフレームバッファ、この第２の７レー
ムバツフ７の出力データが与えられ、それに基づいて映
像信号を発生する映像信号発生回路、この映像信号発生
回路から与えられる映像信号に従って画像を表示する表
示器、及びこの表示器の画面上に指定された領域と前記
第２のフレームバッファの山き込み中の領域とを比較し
、第２のフレームバッファの書き込みイネーブル／ディ
スエーブルを制御する書き込み制御回路を具備すること
を特徴とするものである。
なくとも１フレーム分の画像データが書き込まれ、これ
ら書き込まれた画像データが周期的に画素単位でシリア
ルに読み出される第１のフレームバッファ、この第１の
フレームバッファから読み出された画像データについて
、指定された階調変換処理を行う階調変換回路、この階
調変換回路の出力データが書き込みデータとして与えら
れて書き込みイネーブル状態において書き込まれ、この
書き込まれたデータが周期的に画素単位でシリアルに読
み出される第２のフレームバッファ、この第２の７レー
ムバツフ７の出力データが与えられ、それに基づいて映
像信号を発生する映像信号発生回路、この映像信号発生
回路から与えられる映像信号に従って画像を表示する表
示器、及びこの表示器の画面上に指定された領域と前記
第２のフレームバッファの山き込み中の領域とを比較し
、第２のフレームバッファの書き込みイネーブル／ディ
スエーブルを制御する書き込み制御回路を具備すること
を特徴とするものである。
（作用）
第１のフレームバッファの画像データが周期的に読み出
され、その都度階調変換されて第２のフレームバッファ
の書き込みイネーブルな領域に書き込まれるので、１き
込みイネーブルな領域設定とその領域についての階調変
換の指定を必要回数繰り返すことにより、第２のフレー
ムバッファには、複数の領域において個別に階調が違う
画像データが得られる。この第２のフレームバッファの
画像データを表示することによって、複数の領域におい
て個別に階調が違う画像が得られる。
され、その都度階調変換されて第２のフレームバッファ
の書き込みイネーブルな領域に書き込まれるので、１き
込みイネーブルな領域設定とその領域についての階調変
換の指定を必要回数繰り返すことにより、第２のフレー
ムバッファには、複数の領域において個別に階調が違う
画像データが得られる。この第２のフレームバッファの
画像データを表示することによって、複数の領域におい
て個別に階調が違う画像が得られる。
（実施例）
第１図は本発明実施例の概念的構成図である。
第１図において、表示すべき画像データを生成する計算
機（ＣＰＵ）１０のバス１１に、第１のフレームバッフ
ァ２０と、そのバッファ２０の制御回路２５と、１１１
！ｉ！Ｉｌｌ変換回路３０と、由き込み制御回路４ｏと
、キーボード９０が接続されて、これら各回路とｃｐｕ
ｉｏとの間でデータや制御信号の授受が行われる。
機（ＣＰＵ）１０のバス１１に、第１のフレームバッフ
ァ２０と、そのバッファ２０の制御回路２５と、１１１
！ｉ！Ｉｌｌ変換回路３０と、由き込み制御回路４ｏと
、キーボード９０が接続されて、これら各回路とｃｐｕ
ｉｏとの間でデータや制御信号の授受が行われる。
ＣＰＵ１０から、第１のフレームバッファ２０には１フ
レーム分の画像データが供給され、バッファ制御回路２
５には第１のフレームバッファ２０の読み書きを制御す
るためのアドレス及び制御信号が与えられる。又、ＣＰ
Ｕｌ０から階調変換回路３０には階調変換制御信号が与
えられ、書き込み制御回路４０には、後述する第２のフ
レームバッファ５０の山ぎ込みイネーブル領域を指定す
るデータが与えられる。ＣＰＬｌｌｏにはキーボード９
０を通じてオペレータからの指令が与えられる。
レーム分の画像データが供給され、バッファ制御回路２
５には第１のフレームバッファ２０の読み書きを制御す
るためのアドレス及び制御信号が与えられる。又、ＣＰ
Ｕｌ０から階調変換回路３０には階調変換制御信号が与
えられ、書き込み制御回路４０には、後述する第２のフ
レームバッファ５０の山ぎ込みイネーブル領域を指定す
るデータが与えられる。ＣＰＬｌｌｏにはキーボード９
０を通じてオペレータからの指令が与えられる。
第１のフレームバッファ２０から読み出されｌ；画像デ
ータは、階調変換回路３０で階調変換がなされて、第２
のフレームバッファ５０に棗き込みデータとして与えら
れる。階調変換回路３０は、ウィンドー／レベル変換回
路として知られている既成のものを利用することができ
る。
ータは、階調変換回路３０で階調変換がなされて、第２
のフレームバッファ５０に棗き込みデータとして与えら
れる。階調変換回路３０は、ウィンドー／レベル変換回
路として知られている既成のものを利用することができ
る。
第２のフレームバッファ５０は、その書き込みのイネー
ブル／ディスエーブルが、書き込み制御回路４０によっ
て制御され、読み書きのア１ミレス及びタイミングがバ
ッファ制御回路５５によって制御される。尚、バッファ
制御回路５５には、アドレス発生回路５６からアドレス
信号が与えられる。
ブル／ディスエーブルが、書き込み制御回路４０によっ
て制御され、読み書きのア１ミレス及びタイミングがバ
ッファ制御回路５５によって制御される。尚、バッファ
制御回路５５には、アドレス発生回路５６からアドレス
信号が与えられる。
第２のフレームバッファ５０から読み出された画像デー
タは、映像信号発生回路７０でア°ナログの映像信号に
変換されて表示器８ｏに与えられ、画像と１で表示され
る。タイミング信号発生器６０は、表示器８０の表示動
作に合せたタイミング信号を、バッファの制御回路２５
．５５と、書き込み制御回路４０と、アドレス発生回路
５６に与える。タイミング信号発生器６０が発生するタ
イミング信号には、表示器８０がラスクスキャン型のＣ
ＲＴディスプレイであるとき、水平、垂直同期信号とド
ツトタイミング信号が含まれる。
タは、映像信号発生回路７０でア°ナログの映像信号に
変換されて表示器８ｏに与えられ、画像と１で表示され
る。タイミング信号発生器６０は、表示器８０の表示動
作に合せたタイミング信号を、バッファの制御回路２５
．５５と、書き込み制御回路４０と、アドレス発生回路
５６に与える。タイミング信号発生器６０が発生するタ
イミング信号には、表示器８０がラスクスキャン型のＣ
ＲＴディスプレイであるとき、水平、垂直同期信号とド
ツトタイミング信号が含まれる。
フレームバッファ２０は、例えば第２図のように、マル
チボートＲＡＭ２１を画像データのピッ１〜数だけ並列
に用いて構成される。フレームバッファ５ｏも同様に構
成される。尚、マルチボートＲＡＭ２１は近年ビデオメ
モリとして商品化されているものである。マルチボート
ＲＡＭ２１は、第３図に示すように、従来のＲＡＭ２１
１にシフトレジスタ２１２を組み合せたもので、ＲＡＭ
２１１から、ロウアドレスによって選択されたワード線
上の、例えば、２５６ビツトのデータが一度に読み出さ
れてシフトレジスタ２１２にロードされ、このシフトレ
ジスタにロードされたデータが、１ビツトずつシリアル
に出力されるようになっている。このため、シフトレジ
スタ２１２のデータを出力している間に、ＣＰＬｌｌｏ
からＲＡＭ２１１に画像データの書き込み或いは読み出
しを行うことができる。
チボートＲＡＭ２１を画像データのピッ１〜数だけ並列
に用いて構成される。フレームバッファ５ｏも同様に構
成される。尚、マルチボートＲＡＭ２１は近年ビデオメ
モリとして商品化されているものである。マルチボート
ＲＡＭ２１は、第３図に示すように、従来のＲＡＭ２１
１にシフトレジスタ２１２を組み合せたもので、ＲＡＭ
２１１から、ロウアドレスによって選択されたワード線
上の、例えば、２５６ビツトのデータが一度に読み出さ
れてシフトレジスタ２１２にロードされ、このシフトレ
ジスタにロードされたデータが、１ビツトずつシリアル
に出力されるようになっている。このため、シフトレジ
スタ２１２のデータを出力している間に、ＣＰＬｌｌｏ
からＲＡＭ２１１に画像データの書き込み或いは読み出
しを行うことができる。
このようなフレームバッファの性質を利用して、表示画
面の複数の領域についての個別の階調変換が次のように
行われる。
面の複数の領域についての個別の階調変換が次のように
行われる。
第４図に第１図の装置の動作を水平同期信号の１周期分
について示す。水平同期信号に同期したロード信号にＪ
：つ、第１のフレームバッファ２０においては、ＲＡＭ
２＋１からシフトレジスタ２１２に読み出しデータのロ
ードが行われる。このロードされたデータは、水平走査
期間中にシリアルクロックに従って、フレームバッファ
リードデータとしてシリアルに出力され、階調変換回路
３０に供給される。このシリアル出力期間中に、ＲＡＭ
２１１には、ＣＰ’ｔＪ１０からのアクセスによって、
ｉｉ！ｉｉ像データの書き込み或いは読み出しが行われ
る。
について示す。水平同期信号に同期したロード信号にＪ
：つ、第１のフレームバッファ２０においては、ＲＡＭ
２＋１からシフトレジスタ２１２に読み出しデータのロ
ードが行われる。このロードされたデータは、水平走査
期間中にシリアルクロックに従って、フレームバッファ
リードデータとしてシリアルに出力され、階調変換回路
３０に供給される。このシリアル出力期間中に、ＲＡＭ
２１１には、ＣＰ’ｔＪ１０からのアクセスによって、
ｉｉ！ｉｉ像データの書き込み或いは読み出しが行われ
る。
階調変換回路３０においては、シリアルに与えられるデ
ータについて、逐−指定通りの階調変換−処理が行われ
、処理済みのデータが逐−第２めフレームバッファ５０
に入力される。
ータについて、逐−指定通りの階調変換−処理が行われ
、処理済みのデータが逐−第２めフレームバッファ５０
に入力される。
第２のフレームバッファ５０においては、階調変換回路
３０からシリアルに入力される階調変換処理済みの画像
データが、書き込み制御回路４゜によって示される書き
込みイネーブルなＲＡＭ５１１の領域に、制御回路５５
のストローブ信号に従って逐−書き込まれる。書き込ま
れたデータは、次の水平同期信号に同期するロード信号
によってシフトレジスタ５１２にロードされ、それに続
く水平走査期間中にシリアルクロックに従って映像信号
発生回路７０に出力される。
３０からシリアルに入力される階調変換処理済みの画像
データが、書き込み制御回路４゜によって示される書き
込みイネーブルなＲＡＭ５１１の領域に、制御回路５５
のストローブ信号に従って逐−書き込まれる。書き込ま
れたデータは、次の水平同期信号に同期するロード信号
によってシフトレジスタ５１２にロードされ、それに続
く水平走査期間中にシリアルクロックに従って映像信号
発生回路７０に出力される。
書ぎ込み制御回路４０が指定する書き込みイネーブル領
域は、最初のうちは、フレームバッファ５０の全領域と
される。これによって、表示器８０の画面の全領域が、
第５図のようにある一つのＲｍ （ＷＯ，ＬＯ）で表示
される。
域は、最初のうちは、フレームバッファ５０の全領域と
される。これによって、表示器８０の画面の全領域が、
第５図のようにある一つのＲｍ （ＷＯ，ＬＯ）で表示
される。
次に、画面上の領域１だけ別な階調（Ｗｌ、１１）で表
示したいときは、キーボード９０等の操作により、その
領域を指定する指令と、新たな階調の指定値を入力する
。それに基づいてＣＰＵ １０は、階調変換回路３０に
は新たな階調指定値を与え、書き込み制御回路４０には
領域１を指定する信号を与える。この結果、階調変換回
路３０は、フレームバッファ２０から与えられる画像デ
ータについて新たなＭａｌ変換処理をしてフレームバッ
ファ５０に入力する。しかし、このとき、新たな階調変
換処理された画像データは、書き込み制御回路４０によ
って書き込みイネーブルにされている領域１にだけり書
き込まれるから、この領域だけが書き替わり、それを表
示する表示器の画面は、第５図のように、領域１だけが
元の階調とは異なる階調（Ｗｌ、１１＞で表示される。
示したいときは、キーボード９０等の操作により、その
領域を指定する指令と、新たな階調の指定値を入力する
。それに基づいてＣＰＵ １０は、階調変換回路３０に
は新たな階調指定値を与え、書き込み制御回路４０には
領域１を指定する信号を与える。この結果、階調変換回
路３０は、フレームバッファ２０から与えられる画像デ
ータについて新たなＭａｌ変換処理をしてフレームバッ
ファ５０に入力する。しかし、このとき、新たな階調変
換処理された画像データは、書き込み制御回路４０によ
って書き込みイネーブルにされている領域１にだけり書
き込まれるから、この領域だけが書き替わり、それを表
示する表示器の画面は、第５図のように、領域１だけが
元の階調とは異なる階調（Ｗｌ、１１＞で表示される。
以下同様に、所望の領域とその領域における階調を順次
脂定することにより、複数の領域をそれぞれ個別の階調
で表示することができる。このような領域と階調の設定
は、オペレータがキーボード９０を操作して順次行う代
わりに、予めプログラミングされた手順に従って、ＣＰ
Ｕ１０によって行うようにしてもよい。
脂定することにより、複数の領域をそれぞれ個別の階調
で表示することができる。このような領域と階調の設定
は、オペレータがキーボード９０を操作して順次行う代
わりに、予めプログラミングされた手順に従って、ＣＰ
Ｕ１０によって行うようにしてもよい。
又、フレームバッファは、マルチボートメモリによるも
のに限らず、機能の同等な他の回路を用いることができ
る。
のに限らず、機能の同等な他の回路を用いることができ
る。
（発明の効果）
本発明によれば、同−画面中の複数の領域に表示データ
を個別の階調範囲で表示する表示装置を、ハードウェア
の増加量を極力抑えて実現することができる。
を個別の階調範囲で表示する表示装置を、ハードウェア
の増加量を極力抑えて実現することができる。
第１図は本発明実施例の概念的構成図、第２図及び第３
図はフレームバッファの一例の四路図、第４図及び第５
図は本発明実施例の動作説明図である。 １０・・・ＣＰＵ ２０．５０・・・フレームバッファ ２５．５５・・・制御回路 ３０・・・階調変換回路４
０・・・書き込み制御回路 ５６・・・アドレス発生回路 ６０・・・タイミング発生回路 ７０・・・映像信号発生回路 ８０・・・表示器 ９０・・・キーボード特許
出願人 横河メディカルシステム株式会社第３ 図
図はフレームバッファの一例の四路図、第４図及び第５
図は本発明実施例の動作説明図である。 １０・・・ＣＰＵ ２０．５０・・・フレームバッファ ２５．５５・・・制御回路 ３０・・・階調変換回路４
０・・・書き込み制御回路 ５６・・・アドレス発生回路 ６０・・・タイミング発生回路 ７０・・・映像信号発生回路 ８０・・・表示器 ９０・・・キーボード特許
出願人 横河メディカルシステム株式会社第３ 図
Claims (1)
- 階調を有する少なくとも１フレーム分の画像データが書
き込まれ、これら書き込まれた画像データが周期的に画
素単位でシリアルに読み出される第１のフレームバッフ
ァ、この第１のフレームバッファから読み出された画像
データについて、指定された階調変換処理を行う階調変
換回路、この階調変換回路の出力データが書き込みデー
タとして与えられて書き込みイネーブル状態において書
き込まれ、この書き込まれたデータが周期的に画素単位
でシリアルに読み出される第２のフレームバッファ、こ
の第２のフレームバッファの出力データが与えられ、そ
れに基づいて映像信号を発生する映像信号発生回路、こ
の映像信号発生回路から与えられる映像信号に従って画
像を表示する表示器、及びこの表示器の画面上に指定さ
れた領域と前記第２のフレームバッファの書き込み中の
領域とを比較し、第２のフレームバッファの書き込みイ
ネーブル／ディスエーブルを制御する書き込み制御回路
を具備する画像表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043513A JPS62200394A (ja) | 1986-02-28 | 1986-02-28 | 画像表示装置 |
| EP19870901660 EP0294482A4 (en) | 1986-02-28 | 1987-02-27 | PICTURE DISPLAY ARRANGEMENT. |
| US07/254,678 US5028917A (en) | 1986-02-28 | 1987-02-27 | Image display device |
| PCT/JP1987/000129 WO1987005428A1 (en) | 1986-02-28 | 1987-02-27 | Image display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61043513A JPS62200394A (ja) | 1986-02-28 | 1986-02-28 | 画像表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62200394A true JPS62200394A (ja) | 1987-09-04 |
Family
ID=12665813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61043513A Pending JPS62200394A (ja) | 1986-02-28 | 1986-02-28 | 画像表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5028917A (ja) |
| EP (1) | EP0294482A4 (ja) |
| JP (1) | JPS62200394A (ja) |
| WO (1) | WO1987005428A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005270577A (ja) * | 2004-03-26 | 2005-10-06 | Konica Minolta Medical & Graphic Inc | 画像処理装置及び画像処理方法 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5555460A (en) * | 1989-11-29 | 1996-09-10 | Chips And Technologies, Inc. | Method and apparatus for providing a reformatted video image to a display |
| JP3075567B2 (ja) * | 1990-07-18 | 2000-08-14 | 株式会社日立製作所 | 階調変換方式 |
| JP3152396B2 (ja) * | 1990-09-04 | 2001-04-03 | 株式会社東芝 | 医用画像表示装置 |
| JPH04191797A (ja) * | 1990-11-27 | 1992-07-10 | Toshiba Corp | ディスプレイシステム |
| US5583791A (en) * | 1992-12-11 | 1996-12-10 | Canon Kabushiki Kaisha | Recording-reproduction apparatus |
| US20020024496A1 (en) * | 1998-03-20 | 2002-02-28 | Hajime Akimoto | Image display device |
| US6329973B1 (en) * | 1995-09-20 | 2001-12-11 | Hitachi, Ltd. | Image display device |
| US6031510A (en) * | 1996-06-28 | 2000-02-29 | Microchip Technology Incorporated | Microcontroller with LCD control over updating of RAM-stored data determines LCD pixel activation |
| JPH1091811A (ja) * | 1996-07-01 | 1998-04-10 | Sun Microsyst Inc | グラフィカル画像再スケジューリング・メカニズム |
| US6252578B1 (en) | 1997-10-07 | 2001-06-26 | Intel Corporation | Method for reducing flicker when displaying processed digital data on video displays having a low refresh rate |
| US6823016B1 (en) | 1998-02-20 | 2004-11-23 | Intel Corporation | Method and system for data management in a video decoder |
| JP2001202053A (ja) * | 1999-11-09 | 2001-07-27 | Matsushita Electric Ind Co Ltd | 表示装置及び情報携帯端末 |
| US7247742B2 (en) * | 2004-05-20 | 2007-07-24 | Bp Corporation North America Inc. | Recycling polyethylene naphthalate containing materials in a process to produce diesters |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064386A (ja) * | 1983-09-20 | 1985-04-12 | 株式会社東芝 | 画像表示装置 |
| JPS6141274A (ja) * | 1984-08-02 | 1986-02-27 | Matsushita Electric Ind Co Ltd | デイジタル階調変換装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5841539B2 (ja) * | 1977-05-30 | 1983-09-13 | 富士通株式会社 | イメ−ジデ−タ行列演算方式 |
| GB2121658A (en) * | 1982-05-28 | 1983-12-21 | Linotype Paul Ltd | Mapping ram for a modulated display |
| FR2546352B1 (fr) * | 1983-05-20 | 1987-05-22 | Thomson Csf | Procede et dispositif de traitement d'une image numerisee et leur mise en oeuvre dans un radar de cartographie |
| US4688190A (en) * | 1983-10-31 | 1987-08-18 | Sun Microsystems, Inc. | High speed frame buffer refresh apparatus and method |
| JPS6095593A (ja) * | 1983-10-31 | 1985-05-28 | 株式会社東芝 | 表示装置 |
| US4586038A (en) * | 1983-12-12 | 1986-04-29 | General Electric Company | True-perspective texture/shading processor |
| JPS60188983A (ja) * | 1984-03-08 | 1985-09-26 | 三菱電機株式会社 | 表示装置 |
| US4658247A (en) * | 1984-07-30 | 1987-04-14 | Cornell Research Foundation, Inc. | Pipelined, line buffered real-time color graphics display system |
| JPS6334593A (ja) * | 1986-07-30 | 1988-02-15 | ホシデン株式会社 | 多階調表示方法 |
| JP3279668B2 (ja) * | 1992-09-10 | 2002-04-30 | 株式会社ユポ・コーポレーション | クーポン券付インモールド用ラベル |
-
1986
- 1986-02-28 JP JP61043513A patent/JPS62200394A/ja active Pending
-
1987
- 1987-02-27 US US07/254,678 patent/US5028917A/en not_active Expired - Fee Related
- 1987-02-27 WO PCT/JP1987/000129 patent/WO1987005428A1/ja not_active Application Discontinuation
- 1987-02-27 EP EP19870901660 patent/EP0294482A4/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6064386A (ja) * | 1983-09-20 | 1985-04-12 | 株式会社東芝 | 画像表示装置 |
| JPS6141274A (ja) * | 1984-08-02 | 1986-02-27 | Matsushita Electric Ind Co Ltd | デイジタル階調変換装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005270577A (ja) * | 2004-03-26 | 2005-10-06 | Konica Minolta Medical & Graphic Inc | 画像処理装置及び画像処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5028917A (en) | 1991-07-02 |
| EP0294482A1 (en) | 1988-12-14 |
| WO1987005428A1 (en) | 1987-09-11 |
| EP0294482A4 (en) | 1990-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5247612A (en) | Pixel display apparatus and method using a first-in, first-out buffer | |
| US4668947A (en) | Method and apparatus for generating cursors for a raster graphic display | |
| JPS62200394A (ja) | 画像表示装置 | |
| US5479184A (en) | Videotex terminal system using CRT display and binary-type LCD display | |
| US4620186A (en) | Multi-bit write feature for video RAM | |
| EP0525986A2 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
| JPS6132089A (ja) | 映像表示制御装置 | |
| US5097256A (en) | Method of generating a cursor | |
| JPS5816190B2 (ja) | Ｃｒｔデイスプレイ駆動方式 | |
| JP2758399B2 (ja) | 画像メモリ | |
| JP2922519B2 (ja) | ビデオ合成装置 | |
| JPS6024586A (ja) | 表示デ−タの処理回路 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JP3296645B2 (ja) | ２画面駆動回路 | |
| JPS58102982A (ja) | 画像表示装置 | |
| JPS62113193A (ja) | 記憶回路 | |
| JPS58112575A (ja) | ビデオデイスプレイスクリ−ン上に同時に多数の移動標体を表示する方法 | |
| JP2567227B2 (ja) | 画像表示装置 | |
| JP2897223B2 (ja) | デイスプレイコントローラ | |
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPH087547B2 (ja) | 表示メモリアドレス装置 | |
| JPH0130153B2 (ja) | ||
| JPH04316089A (ja) | 表示制御装置 | |
| JPS6125187A (ja) | Ｃｒｔ表示制御装置 | |
| JPH0588651A (ja) | メモリ制御方法 |