JPS62182791A - ２重ｖｒａｍを用いたｃｒｔリフレツシユ方式 - Google Patents
２重ｖｒａｍを用いたｃｒｔリフレツシユ方式Info
- Publication number
- JPS62182791A JPS62182791A JP2452886A JP2452886A JPS62182791A JP S62182791 A JPS62182791 A JP S62182791A JP 2452886 A JP2452886 A JP 2452886A JP 2452886 A JP2452886 A JP 2452886A JP S62182791 A JPS62182791 A JP S62182791A
- Authority
- JP
- Japan
- Prior art keywords
- vram
- crt
- refresh
- double
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 4
- 230000009977 dual effect Effects 0.000 claims description 3
- 238000009125 cardiac resynchronization therapy Methods 0.000 description 12
- 238000010586 diagram Methods 0.000 description 2
- 240000002853 Nelumbo nucifera Species 0.000 description 1
- 235000006508 Nelumbo nucifera Nutrition 0.000 description 1
- 235000006510 Nelumbo pentapetala Nutrition 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ワークステーションに関し、特に、ＣＲＴ
リフレッシュ方式に関する。
リフレッシュ方式に関する。
従来の技術
従来、この種のＶＲＡＭにおいては、ＣＲＴをリフレッ
シュするためＣＲＴコントローラに一定時間毎にアクセ
スされ、この間をぬってＣＰＵや他のプロセッサからア
クセスされていた。
シュするためＣＲＴコントローラに一定時間毎にアクセ
スされ、この間をぬってＣＰＵや他のプロセッサからア
クセスされていた。
発明が解決しようとする問題点
しかしなから、上述した従来のＶＲＡＭはＣＲＴのリフ
レッシュと描画が同時に行えないために、ＶＲＡＭに他
のＣＰＵ等のプロセッサかアクセスする場合には処理速
度の低下をまねくという欠点があった。
レッシュと描画が同時に行えないために、ＶＲＡＭに他
のＣＰＵ等のプロセッサかアクセスする場合には処理速
度の低下をまねくという欠点があった。
本発明は従来の上記事情に鑑みてなされたものであり、
従って本発明は従来の技術に内在する上記欠点を解消す
ることを可能とした２重ＶＲＡＭを用いた新規なＣＲＴ
リフレッシュ方式を提供することにある。
従って本発明は従来の技術に内在する上記欠点を解消す
ることを可能とした２重ＶＲＡＭを用いた新規なＣＲＴ
リフレッシュ方式を提供することにある。
問題点を解決するための手段
上記目的を達成する為に、本発明に係るＣＲＴ リフレ
ッシュ方式は、ＣＰＵ等のプロセッサからアクセスでき
るＶＲＡＭとは別にＣＲＴ リフレッシュ専用のＶＲＡ
Ｍを膏し、常時７ステムバスからのアクセスを許し空き
時間に描画用ＶＲＡＭからりフレッンユ専用ＶＲＡＭに
データの転送を行う制御回路とを具備して構成される。
ッシュ方式は、ＣＰＵ等のプロセッサからアクセスでき
るＶＲＡＭとは別にＣＲＴ リフレッシュ専用のＶＲＡ
Ｍを膏し、常時７ステムバスからのアクセスを許し空き
時間に描画用ＶＲＡＭからりフレッンユ専用ＶＲＡＭに
データの転送を行う制御回路とを具備して構成される。
実施例
次に本発明をその好ましい一実施例について図面を参照
して具体的に説明する。
して具体的に説明する。
第１図は本発明の一実施例を示すブｏ ’ｙり構成図で
ある。図において、参照番号１は＄り御回路、２は描画
用ＶＲＡＭ、３はＣＲＴ リフ Ｌ／ −、／、専用Ｖ
ＲＡＭ、４はＣＲＴコントローラ、５はシステムハスを
それぞれ示す。本発明においては、ＶＲＡＭ２からＶＲ
ＡＭ３にデータを転送する制御回路１とＣＲＴを制御す
るＣＲＴコントローラ４との間にシステムバス５に接続
されＣＰＩＩ等のプロセッサから画面イメージが展開さ
れる描画用ＶＲＡＭ ２とＣＲＴ リフレンシュ専用の
ＶＲＡＭ３から成る２重のＶＲＡＭが設けられている。
ある。図において、参照番号１は＄り御回路、２は描画
用ＶＲＡＭ、３はＣＲＴ リフ Ｌ／ −、／、専用Ｖ
ＲＡＭ、４はＣＲＴコントローラ、５はシステムハスを
それぞれ示す。本発明においては、ＶＲＡＭ２からＶＲ
ＡＭ３にデータを転送する制御回路１とＣＲＴを制御す
るＣＲＴコントローラ４との間にシステムバス５に接続
されＣＰＩＩ等のプロセッサから画面イメージが展開さ
れる描画用ＶＲＡＭ ２とＣＲＴ リフレンシュ専用の
ＶＲＡＭ３から成る２重のＶＲＡＭが設けられている。
発明の詳細
な説明したように、本発明によれば、リフレ、／ユ専用
のＶＲＡＭを持ち、／ステムバスから送られてくるデー
タを空き時間を利用して転送することでＣＰＵ等のＶＲ
ＡＭアクセス中の待ち時間をなくすことにより、処理速
度を向上できる効果か得られる。
のＶＲＡＭを持ち、／ステムバスから送られてくるデー
タを空き時間を利用して転送することでＣＰＵ等のＶＲ
ＡＭアクセス中の待ち時間をなくすことにより、処理速
度を向上できる効果か得られる。
第１図は本発明の一実施例を示すブロック構成図である
。 １９１．制御回路、２． 、 、 ＶＲＡＭ、３９．。 ＶＲＡＭ、４． 、 、 ＣＲＴ コニ、’ ）ロー−
ｙ、５．、 、システムハス
。 １９１．制御回路、２． 、 、 ＶＲＡＭ、３９．。 ＶＲＡＭ、４． 、 、 ＣＲＴ コニ、’ ）ロー−
ｙ、５．、 、システムハス
Claims (1)
- ＣＲＴリフレッシュ専用ＶＲＡＭと、システムバスに接
続されＣＰＵ等のプロセッサから画面イメージを展開さ
れる描画用ＶＲＡＭと、この描画用ＶＲＡＭから前記リ
フレッシュ専用ＶＲＡＭに内容を転送する制御回路とを
有し、リフレッシュ中も描画を可能とすることを特徴と
した２重ＶＲＡＭを用いたＣＲＴリフレッシュ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2452886A JPS62182791A (ja) | 1986-02-06 | 1986-02-06 | ２重ｖｒａｍを用いたｃｒｔリフレツシユ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2452886A JPS62182791A (ja) | 1986-02-06 | 1986-02-06 | ２重ｖｒａｍを用いたｃｒｔリフレツシユ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62182791A true JPS62182791A (ja) | 1987-08-11 |
Family
ID=12140651
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2452886A Pending JPS62182791A (ja) | 1986-02-06 | 1986-02-06 | ２重ｖｒａｍを用いたｃｒｔリフレツシユ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62182791A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030251A (ja) * | 2001-07-19 | 2003-01-31 | Fujitsu Ltd | シミュレーションシステム、方法、プログラム及び記録媒体 |
-
1986
- 1986-02-06 JP JP2452886A patent/JPS62182791A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003030251A (ja) * | 2001-07-19 | 2003-01-31 | Fujitsu Ltd | シミュレーションシステム、方法、プログラム及び記録媒体 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63153583A (ja) | 表示装置 | |
| JPS62182791A (ja) | ２重ｖｒａｍを用いたｃｒｔリフレツシユ方式 | |
| JPS59178487A (ja) | デイスプレイ装置 | |
| EP0319280A3 (en) | Apparatus and system of performing distributed processing based on hierarchy structure | |
| JPS54118735A (en) | Process state display method | |
| JPS5897605U (ja) | マルチプロセツサによるバツチプロセス用コントロ−ラ | |
| JPS62272370A (ja) | 画像情報の退避方法 | |
| JPH036510B2 (ja) | ||
| JPH0210975B2 (ja) | ||
| JPH06348656A (ja) | プロセッサ間データ転送方法 | |
| JPS58205810A (ja) | 複合画像表示装置 | |
| JPS61190640A (ja) | 画像メモリのアクセス方式 | |
| JPS60167462U (ja) | 画像処理装置 | |
| JPS61175860A (ja) | 画像マスク処理装置 | |
| JPS6088385U (ja) | 表示装置 | |
| JPS6310186A (ja) | 表示装置 | |
| JPS63271521A (ja) | デ−タの処理制御装置 | |
| JPS61255474A (ja) | ビデオｒａｍデ−タ転送処理方式 | |
| JPS61275793A (ja) | 画像メモリ制御方式 | |
| JPS61186995A (ja) | 動画表示装置 | |
| JPS5797142A (en) | Electronic computer system | |
| JPS6039265A (ja) | デ−タ転送方式 | |
| JPS62104295U (ja) | ||
| JPS62296278A (ja) | イメ−ジメモリ制御方式 | |
| JPS59128693U (ja) | Ｃｔ画像表示装置 |