JPS62181513A - Transistor circuit - Google Patents
Transistor circuitInfo
- Publication number
- JPS62181513A JPS62181513A JP61175193A JP17519386A JPS62181513A JP S62181513 A JPS62181513 A JP S62181513A JP 61175193 A JP61175193 A JP 61175193A JP 17519386 A JP17519386 A JP 17519386A JP S62181513 A JPS62181513 A JP S62181513A
- Authority
- JP
- Japan
- Prior art keywords
- output terminal
- output
- current
- signal
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 7
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 2
- 241000282376 Panthera tigris Species 0.000 description 1
Landscapes
- Amplifiers (AREA)
Abstract
Description
【発明の詳細な説明】 本発明は、トランジスタ増幅回路の構成に関する。[Detailed description of the invention] The present invention relates to the configuration of a transistor amplifier circuit.
従来、トランジスタ増幅回路として種々の構成のものが
提案されているが、いづれも基本的にはトランジスタの
エミッタ等の共通端子を直接もしくは抵抗を介して接地
し、コレクタ等の出力端子に負荷を接続し、ベース等の
入力端子にバイアス電圧とともに入力信号を加え、もっ
て負荷に出力を得るものであった。このため、入力信号
の量、すなわち利得は調節できても、人入力信号の位相
関係を変えるととは不可能であった。あえて、入入力信
号の位相関係を変えようとすると、反転増幅器と非反転
増幅器とをマタ、シングルエンデツドプッシュモル回路
に於いても、負荷として入力信号に応じてインピーダン
スの変るものを用いてはいるものの、入入力信号の位相
関係を変えることは同様にできなかった。Conventionally, various configurations of transistor amplifier circuits have been proposed, but in all cases, a common terminal such as the emitter of the transistor is grounded directly or through a resistor, and a load is connected to the output terminal such as the collector. However, an input signal was applied along with a bias voltage to an input terminal such as a base, thereby obtaining an output to a load. For this reason, even if the amount of input signals, that is, the gain, can be adjusted, it is impossible to change the phase relationship of human input signals. If you dare to change the phase relationship of input and input signals, you can use an inverting amplifier and a non-inverting amplifier, or use a load whose impedance changes depending on the input signal, even in a single-ended push-molar circuit. However, it was similarly not possible to change the phase relationship of input and input signals.
本発明の目的は、回路定数を変えるだけで入入力信号の
位相関係を変えることができ、しかも出力直流電流を零
にしたトランジスタ回路を提供することにある。SUMMARY OF THE INVENTION An object of the present invention is to provide a transistor circuit in which the phase relationship between input and input signals can be changed simply by changing circuit constants, and in which the output DC current can be reduced to zero.
本発明による回路は、バイアス電流と共に交流入力信号
電流が供給される信号入力端子、第1および第2の出力
端子と前記信号入力端子に接続された入力端子とを有す
るカレントミラー、このカレントミラ〜の前記第1の出
力端子と電位点との間に接続されたインピーダンス手段
、このインピーダンス手段からの電圧をベースに受け、
エミッタに第1の抵抗が接続されたトラ出力端子、な”
らびに前記カレントミラーの第2の出力端子と前記トラ
ンジスタのコレクタとを前記信号出力端子に共通接続す
る手段を有し、前記信号出力端子から直流電流が実質的
に得られないようにし、前記交流入力信号電流にもとづ
く交流入力信号電流を得るようにしたことを特徴とする
。The circuit according to the invention comprises a current mirror having a signal input terminal to which an alternating input signal current is supplied together with a bias current, a first and a second output terminal and an input terminal connected to the signal input terminal; impedance means connected between the first output terminal and the potential point, receiving a voltage from the impedance means at its base;
A tiger output terminal with the first resistor connected to the emitter.
and means for commonly connecting a second output terminal of the current mirror and a collector of the transistor to the signal output terminal, so that substantially no direct current is obtained from the signal output terminal, and the alternating current is The present invention is characterized in that an AC input signal current is obtained based on the input signal current.
カレントミラーの出力端子と反転増幅器の出力端子には
互いに位相の異なる出力が生じるので、全体の出力とし
ては、これらの出力の差が得られる。このため、カレン
トミラーの電流利得と第2抵抗およびコンデンサの直列
回路との働きにより、信号出力端子に得られる出力の位
相が変えられ、その上、出力直流電流を零とされる。Since outputs having different phases are generated at the output terminal of the current mirror and the output terminal of the inverting amplifier, the difference between these outputs is obtained as the overall output. Therefore, the phase of the output obtained at the signal output terminal is changed by the current gain of the current mirror and the series circuit of the second resistor and the capacitor, and furthermore, the output DC current is made zero.
次に、図面を参照して本発明をより詳細に説明する。Next, the present invention will be explained in more detail with reference to the drawings.
第1図は、本発明の一実施例である。カレントミラー2
は、入力端子1手と電源7間に直列コレクタが出力端子
15に接続され、エミッタが抵抗R,を介して電源7に
接続されたトランジスタQ、と、ベースが入力端子14
に接続され、コレクタが出力端子15に接続され、エミ
ッタが抵抗R3を介して電源7に接続されたトランジス
タQ、とからなっている。インピーダンス8としては抵
抗R4とダイオードD、との直列接続回路からなシ、ト
ランジスタ壱のエミッタインピーダンス5としては、直
流利得を決める抵抗R5と交流利得を決める抵抗R1と
コンデンサC1との直列接続との並列回路からなってい
る。FIG. 1 shows one embodiment of the present invention. current mirror 2
is a transistor Q whose collector is connected to the output terminal 15 and whose emitter is connected to the power supply 7 via a resistor R, and whose base is connected to the input terminal 14.
, a collector is connected to the output terminal 15, and an emitter is connected to the power supply 7 via a resistor R3. The impedance 8 is a series connection circuit of a resistor R4 and a diode D, and the emitter impedance 5 of the transistor 1 is a series connection of a resistor R5 that determines the DC gain, a resistor R1 that determines the AC gain, and a capacitor C1. It consists of parallel circuits.
本実施例では、インピーダンス8とトランジスタ4とエ
ミッタインピーダンス5とでカレントミラーを形成する
ようにしである。これらの抵抗Rt 、Rs 、R4、
Rwの抵抗値は直流的にはトランジスタQ、と番とのコ
レクタ電流が打ち消し合って出力端子6に直流出力が表
われイアスを与えるために、出力端子6と接地間に抵抗
R1とバイアス電圧源8との直列回路が設けられている
。In this embodiment, the impedance 8, the transistor 4, and the emitter impedance 5 form a current mirror. These resistances Rt, Rs, R4,
The resistance value of Rw is determined by connecting the resistor R1 and the bias voltage source between the output terminal 6 and the ground in order to give a DC output to the output terminal 6 because the collector currents of the transistors Q and Q cancel each other out and give a bias voltage to the output terminal 6. A series circuit with 8 is provided.
かかる実施例は、抵抗R0とコンデンサC+とを外付け
とするだけで、他は全て一つの半導体基板に形成できる
ので、半導体集積回路として適している。この時の外部
端子は、電源端子と入出力端子の外にトランジスタ4の
エミッタから取シ出す利得調節用端子12を1つ追加す
るだけで良い。この利得調節用端子12に接続する抵抗
R6とコンデンサC1とのインピーダンスで交流利得を
決定でき、入出力の位相関係を直流利得とは無関係に設
定できる。This embodiment is suitable as a semiconductor integrated circuit because only the resistor R0 and the capacitor C+ are externally attached, and everything else can be formed on one semiconductor substrate. At this time, in addition to the power supply terminal and the input/output terminal, it is sufficient to add one gain adjustment terminal 12 taken out from the emitter of the transistor 4 as external terminals. The AC gain can be determined by the impedance of the resistor R6 and the capacitor C1 connected to the gain adjustment terminal 12, and the input/output phase relationship can be set independently of the DC gain.
また、出力直流電圧は電源8の電圧にのみ依存し、電源
7の電圧には依存しない特長もある。Another feature is that the output DC voltage depends only on the voltage of the power source 8 and does not depend on the voltage of the power source 7.
このため、電源7として非安定化電源や電源ハムの大き
いものを用いても、出力にその影響はでることはない。Therefore, even if an unregulated power supply or one with large power supply hum is used as the power supply 7, the output will not be affected.
但し、電源8としては安定化ることかできる。However, the power source 8 can be stabilized.
次に、第2図に本発明の他の実施例を示す。Next, FIG. 2 shows another embodiment of the present invention.
これは、第1図の増幅器に更に増幅器9とその出力端子
10と利得調節用端子12との間に接続される帰還素子
11と付加して帰還増幅器としたもので、大きな電圧利
得や電力利得を必要とするもの、もしくは低歪率を必要
とするものに最適である6、
本実施例では、閉ループ利得は、はぼ帰還素子11の値
をエミッタ・インピーダンス5の合成インピーダンスで
除した値となり、必要に応じて周波数特性を吃たせるこ
とかできる。開ループ利得とトランジスタ4の利得であ
るR、A。This is a feedback amplifier in which an amplifier 9 and a feedback element 11 connected between its output terminal 10 and a gain adjustment terminal 12 are added to the amplifier shown in Fig. 1 to form a feedback amplifier. In this example, the closed loop gain is the value obtained by dividing the value of the feedback element 11 by the combined impedance of the emitter impedance 5. , the frequency characteristics can be stuttered if necessary. R, A which is the open loop gain and the gain of transistor 4.
−1と増幅器9の利得の積となシ、抵抗R6に無関係に
設定できる。この抵抗R6の値を調節すれば、出力の位
相を反転することも、又、交流出力を零にすることもで
きる。特に、この回路を半導体集積回路化しても第1図
の実施例にI’ll
第 1
以上に、実施例を示したが、本発明は上記実施例に限る
ものではない。特にトランジスタ4で構成する増幅器は
カレントミラー構成でなくとも、反転増幅器であれば、
どのようなものでも良いものである。また、カレントミ
ラー2のトランジスタQ、、Q、は、マルチコレクタト
ランジスタで置き換えることもできる。The product of -1 and the gain of the amplifier 9 can be set independently of the resistor R6. By adjusting the value of this resistor R6, the phase of the output can be reversed or the AC output can be made zero. In particular, even if this circuit is implemented as a semiconductor integrated circuit, the embodiment shown in FIG. In particular, the amplifier composed of transistor 4 does not have to have a current mirror configuration, but if it is an inverting amplifier,
Anything is good. Furthermore, the transistors Q, , Q, of the current mirror 2 can be replaced with multi-collector transistors.
第1図は本発明の一実施例を示す回路図、第2図は本発
明の他の実施例を示す回路ブロック図である。FIG. 1 is a circuit diagram showing one embodiment of the invention, and FIG. 2 is a circuit block diagram showing another embodiment of the invention.
Claims (1)
入力端子、第1および第2の出力端子と前記信号入力端
子に接続された入力端子とを有するカレントミラー、こ
のカレントミラーの前記第1の出力端子と電位点との間
に接続されたインピーダンス手段、このインピーダンス
手段からの電圧をベースに受け、エミッタに第1の抵抗
が接続されたトランジスタ、前記第1の抵抗に並列接続
された第2の抵抗とコンデンサとの直列接続回路、信号
出力端子、ならびに前記カレントミラーの第2の出力端
子と前記トランジスタのコレクタとを前記信号出力端子
に共通接続する手段を有し、前記信号出力端子から直流
電流が実質的に得られないようにし、前記交流入力信号
電流にもとづく交流出力信号電流を得るようにしたこと
を特徴とするトランジスタ回路。a current mirror having a signal input terminal to which an alternating input signal current is supplied together with a bias current; first and second output terminals; and an input terminal connected to the signal input terminal; the first output terminal of the current mirror; impedance means connected between the impedance means and the potential point, a transistor whose base receives the voltage from the impedance means and whose emitter is connected to a first resistor, and a second resistor connected in parallel to the first resistor. and a capacitor connected in series, a signal output terminal, and means for commonly connecting a second output terminal of the current mirror and a collector of the transistor to the signal output terminal, and a direct current is supplied from the signal output terminal. A transistor circuit characterized in that the AC output signal current is obtained based on the AC input signal current while substantially not being obtained.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61175193A JPS62181513A (en) | 1986-07-25 | 1986-07-25 | Transistor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61175193A JPS62181513A (en) | 1986-07-25 | 1986-07-25 | Transistor circuit |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10341880A Division JPS5728407A (en) | 1980-07-28 | 1980-07-28 | Amplifying circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62181513A true JPS62181513A (en) | 1987-08-08 |
Family
ID=15991917
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61175193A Pending JPS62181513A (en) | 1986-07-25 | 1986-07-25 | Transistor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62181513A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007045582A (en) * | 2005-08-10 | 2007-02-22 | Sanki Eng Co Ltd | Merge belt conveyor |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5728407A (en) * | 1980-07-28 | 1982-02-16 | Nec Corp | Amplifying circuit |
-
1986
- 1986-07-25 JP JP61175193A patent/JPS62181513A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5728407A (en) * | 1980-07-28 | 1982-02-16 | Nec Corp | Amplifying circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007045582A (en) * | 2005-08-10 | 2007-02-22 | Sanki Eng Co Ltd | Merge belt conveyor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5192884A (en) | Active filter having reduced capacitor area but maintaining filter characteristics | |
JPH01212105A (en) | Integrated gyrator oscillator | |
JPH02174414A (en) | Semiconductor integrated circuit device | |
EP0526423B1 (en) | An integrated instrumentation amplifier with differential input and a single power supply, with integrated frequency-compensating capacitance | |
JPS59184924A (en) | Current source unit | |
KR940007972B1 (en) | Variable frequency oscillator | |
US5134318A (en) | Adjustable analog filter circuit with temperature compensation | |
JPS62181513A (en) | Transistor circuit | |
JPH0225286B2 (en) | ||
EP0388890B1 (en) | Reactance control circuit with a DC amplifier for minimizing a variation of a reference reactance value | |
JPH0321927B2 (en) | ||
JPH07183763A (en) | Filter circuit | |
JP3283112B2 (en) | Emitter follower circuit | |
JP2991727B2 (en) | Active filter circuit | |
JPS59181802A (en) | Current input type amplifier | |
JPS5949727B2 (en) | variable phase shift circuit | |
JPH0519324B2 (en) | ||
JPH10322163A (en) | Reference current generation circuit | |
JPH06103813B2 (en) | Voltage control amplifier circuit | |
JPS6121857Y2 (en) | ||
JP3809716B2 (en) | Voltage-current conversion circuit | |
JPS60261209A (en) | Ic-converted stable resistance circuit | |
JPS6161286B2 (en) | ||
JPS6143014A (en) | Comparator with hysteresis | |
JPH04165511A (en) | Current source circuit |