[go: up one dir, main page]

JPS62177637A - Simulation result display method - Google Patents

Simulation result display method

Info

Publication number
JPS62177637A
JPS62177637A JP61017939A JP1793986A JPS62177637A JP S62177637 A JPS62177637 A JP S62177637A JP 61017939 A JP61017939 A JP 61017939A JP 1793986 A JP1793986 A JP 1793986A JP S62177637 A JPS62177637 A JP S62177637A
Authority
JP
Japan
Prior art keywords
logic
display
result
simulation
logical
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61017939A
Other languages
Japanese (ja)
Inventor
Hitoshi Narusaka
鳴坂 仁志
Akio Yajima
矢島 章夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Solutions Technology Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP61017939A priority Critical patent/JPS62177637A/en
Publication of JPS62177637A publication Critical patent/JPS62177637A/en
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

PURPOSE:To display the simulation results obtained an interactive way or in a batch in the form of a logic chart that can be easily understood by a designer, by combining the logic values contained in both method and result tables. CONSTITUTION:When data are inputted from a data input device 10, a logic chart editing processor 11 edits a logic chart and stores it in a drawing information table 12. Then a connection information extracting processor 13 extracts the connection relation between logic elements in a logic chart. At the same time, a logic simulator 17 converts said connection relation into a practicable data form to store it in a logic information table 16. The simulator 17 stores the simulation results in a result table 18. The combination between the simulation results of the table 18 and the display methods of a method table 19 are supplied to a display control part 14 together with the logic drawing information on the table 12 through a result display processor 30. These combination and information are displayed on a graphic display 15. Thus it is possible to display the simulation result in the form of a logic chart that can be easily understood by a designer.

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は論理シミュレーションの結果表示方式に係り、
特にシミュレーション対象の論理図とシュミレーション
結果を比較2判定するために好適な結果表示方式に関す
る。
[Detailed Description of the Invention] [Field of Application of the Invention] The present invention relates to a method for displaying results of logical simulation,
In particular, the present invention relates to a result display method suitable for comparing and determining a logic diagram to be simulated and a simulation result.

(発明の背景〕 従来の論理シミュレーション結果表示方式は、素子名又
は信号名を縦軸にとり、横軸に時間をとって、結果の論
理値が時間とともに変化する様子を印字のリストで表示
する方式であった。この方法では、ある信号がどう変化
したかを追跡するために、■設計者の作成した論理図中
から追跡点を探す。■シミュレーション結果印字リスト
の信号名称の中から追跡したい信号名を探す。という作
業が必要である。LSIなどのように大規模な論理回路
を扱う場合には、信号線の数も数千〜致方となり追跡点
を探し出すだけでも多くの時間を必要とする。このため
シミュレーション結果の判定にはさらに多くの時間を必
要とすることになるという問題があった。
(Background of the Invention) The conventional logic simulation result display method is a method in which the vertical axis is the element name or signal name, and the horizontal axis is time, and the way the resulting logical values change over time is displayed in a printed list. In this method, in order to trace how a certain signal changes, ■ Find the tracking point in the logic diagram created by the designer.■ Find the signal you want to trace from among the signal names in the simulation result print list. When dealing with large-scale logic circuits such as LSIs, the number of signal lines can reach several thousand, and it takes a lot of time just to find the tracking point. Therefore, there was a problem in that more time was required to judge the simulation results.

論理図の一例を第1図に示し、シミュレーション結果の
例を第3図に示し、その内容に対応した従来方法による
結果表示例を第2図に示す。
An example of a logic diagram is shown in FIG. 1, an example of a simulation result is shown in FIG. 3, and an example of a result display according to a conventional method corresponding to the content is shown in FIG.

第1図中の1は入力端子、2は論理ゲートを示す。また
LL、L2・・・は信号線の名称であり、第2図中のL
L、L2・・・に対応している。
1 in FIG. 1 indicates an input terminal, and 2 indicates a logic gate. Also, LL, L2... are the names of signal lines, and L in Figure 2.
It corresponds to L, L2...

第2図中のX、H,Lは論理シミュレーションの実行結
果の論理値であり、それを異った値であることを示す。
X, H, and L in FIG. 2 are the logical values of the execution results of the logical simulation, and indicate that they are different values.

〔発明の目的〕[Purpose of the invention]

本発明の目的は、従来方法の欠点を解消し、対話的、あ
るいはバッチでシミュレーションを行った結果を、設計
者が理解し易い論理図の形式で表現する結果表示方式を
提供することにある。
An object of the present invention is to eliminate the drawbacks of conventional methods and to provide a result display method that expresses the results of interactive or batch simulation in the form of a logic diagram that is easy for designers to understand.

〔発明の概要〕[Summary of the invention]

上記目的を達成するために、本発明では前記シミュレー
ション結果を表示する際、論理状態をゲートなどの素子
や信号線の論理図を使用して表示することに特徴がある
。表示に際し、表示方法(色、線種等)の指定を格納し
た方法テーブルとシミュレーション結果を格納する結果
テーブルの中の論理値の組み合わせによって表示を行う
ことを特徴とする。
In order to achieve the above object, the present invention is characterized in that when displaying the simulation results, logic states are displayed using logic diagrams of elements such as gates and signal lines. The display is characterized by a combination of logical values in a method table that stores designations of display methods (colors, line types, etc.) and a result table that stores simulation results.

〔発明の実施例〕[Embodiments of the invention]

以下、本発明の一実施例を図面により説明する。 An embodiment of the present invention will be described below with reference to the drawings.

第4図は本発明の実施例を示す全体ブロック図である。FIG. 4 is an overall block diagram showing an embodiment of the present invention.

第4図において10はデータ入力装置であり、キーボー
ド、タブレットなどである。11は論理図編集処理で、
10のデータ入力装置から入力されるデータに従い論理
図の編集を行い、その結果を12の図面情報テーブルに
格納する。同時に14の表示制御部によって15のグラ
フィックディスプレイ上に結果の表示を論理図として行
う。
In FIG. 4, 10 is a data input device, such as a keyboard or a tablet. 11 is the logic diagram editing process,
The logical diagram is edited according to data input from 10 data input devices, and the results are stored in 12 drawing information tables. At the same time, the results are displayed as a logic diagram on 15 graphic displays by 14 display control units.

図面情報テーブルから13の接続情報抽出処理によって
論理図内の論理素子の接続関係を抽出し、17の論理シ
ミュレータが実行可能なデータ形式に変換し、16の論
理情報テーブルに格納する。
The connection relationships between the logic elements in the logic diagram are extracted from the drawing information table by connection information extraction processing No. 13, converted into a data format executable by the logic simulator No. 17, and stored in the logic information table No. 16.

17の論理シミュレータは、そのシミュレーション結果
を18の結果テーブルに格納する。20は結果表示処理
であり、19の方法テーブルに格納した表示方法と18
の結果テーブルの値の組み合わせと、12の図面情報テ
ーブルに格納した論理図面情報とを14の表示制御部に
入力して、15のグラフィックディスプレイ上にシミュ
レーション結果を論理図として表示する。
The 17 logic simulators store their simulation results in 18 result tables. 20 is a result display process, in which the display method stored in the method table 19 and 18
The combination of values in the result table and the logical drawing information stored in the drawing information table 12 are input to the display control section 14, and the simulation results are displayed as a logical drawing on the graphic display 15.

第5図、第6図は本発明の実施例を示すシミュレーショ
ン結果の表示例である。
5 and 6 are display examples of simulation results showing an embodiment of the present invention.

第7図は本発明の実施例を示す方法テーブルの一例を示
す図である。同図において、H,L、Xは論理シミュレ
ータの実行によって得られる論理状態を表ねしている。
FIG. 7 is a diagram showing an example of a method table showing an embodiment of the present invention. In the figure, H, L, and X represent logical states obtained by executing the logic simulator.

また本テーブルにより各論理状態に対応してシミュレー
ション結果の表示方法を指定することができる。本実施
例においては、太線、破線などの論理図描画のための線
種によって表示方法を指定しているが1色によっても指
定することができる。第7図に示した方法テーブルの内
容例に従って第3図に示したシミュレーション結果例を
表示した例が第4図、955図であり。
Furthermore, this table allows specifying the display method of simulation results corresponding to each logical state. In this embodiment, the display method is specified by a line type for drawing a logical diagram, such as a thick line or a broken line, but it can also be specified by a single color. FIG. 4 and FIG. 955 are examples of displaying the example simulation results shown in FIG. 3 according to the example contents of the method table shown in FIG. 7.

第3図中の時刻tt、tzの状態にそれぞれ対応してい
る。シミュレーション結果テーブル]8中のどの時間の
状態を表示するかは、10のデータ入力装置から指示す
ることができる。また19の方法テーブルの内容につい
ても同様に変更することが可能である。
These correspond to the states at times tt and tz in FIG. 3, respectively. The state at which time in simulation result table 8 is to be displayed can be instructed from the data input device 10. Further, the contents of the method table No. 19 can be changed in the same way.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、本発明によれば、論理シミュレー
ションの結果を設計者が理解し易い論理図の形式で表示
できるので、シミュレーション結果と論理図面との完全
な対応付けが可能であり、結果の判定を迅速に行える効
果がある。
As explained above, according to the present invention, the results of logical simulation can be displayed in the form of logical diagrams that are easy for designers to understand, so it is possible to completely correlate the simulation results with logical diagrams, and This has the effect of allowing quick judgment.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は論理図例、第2図は従来の方法によるシミュレ
ーション結果表示例、第3図は第2図の内容を波形表示
した例、第4図は本発明の実施例を示す全体ブロック図
、第5図、第6図は実施例を示すシミュレーション結果
表示を示す図、第7図は実施例を示す方法テーブルの一
例を示す図である。 10・・・データ入力装置、11・・・論理図編集処理
、12・・・図面情報テーブル、13・・・接続情報抽
出、14・・・表示制御部、16・・・論理情報テーブ
ル、17・・・論理シミュレータ、18・・・結果テー
ブル、19・・・方法テーブル、20・・・結果表示処
理。 第 /  口 巻 2 口 信子b 6″ −B横 第 4 目 第50
Fig. 1 is an example of a logic diagram, Fig. 2 is an example of displaying simulation results using a conventional method, Fig. 3 is an example of waveform display of the contents of Fig. 2, and Fig. 4 is an overall block diagram showing an embodiment of the present invention. , FIG. 5, and FIG. 6 are diagrams showing simulation result displays showing an example, and FIG. 7 is a diagram showing an example of a method table showing an example. DESCRIPTION OF SYMBOLS 10... Data input device, 11... Logic diagram editing process, 12... Drawing information table, 13... Connection information extraction, 14... Display control unit, 16... Logical information table, 17 Logic simulator, 18 Result table, 19 Method table, 20 Result display processing. No. / Kuchimaki 2 Kuchi Nobuko b 6″ -B horizontal No. 4 No. 50

Claims (1)

【特許請求の範囲】[Claims] 論理図の編集を行う編集処理、編集結果を格納する図面
情報テーブルと、論理回路のシミユレーシヨンを行う論
理シミユレータと、該入力情報となる論理接続情報を格
納した論理情報テーブルと、該論理シミユレーシヨンの
結果を格納する結果テーブルと、該結果の表示を行う結
果表示処理と、該結果の表示方法の指定を格納した方法
テーブルとからなる論理シミユレーシヨン装置において
、該シミユレーシヨンの結果表示を論理図上の形状で行
う際、該形状を論理シミユレーシヨン結果の論理値と、
結果テーブルの内容の組み合わせによつて決定すること
を特徴とするシミユレーシヨン結果表示方式。
An editing process for editing a logic diagram, a drawing information table for storing editing results, a logic simulator for simulating a logic circuit, a logic information table for storing logic connection information serving as the input information, and a result of the logic simulation. In a logical simulation device, the simulation results are displayed in a form on a logical diagram. When performing this, the shape is calculated using the logical value of the logical simulation result,
A simulation result display method characterized in that determination is made based on a combination of contents of a result table.
JP61017939A 1986-01-31 1986-01-31 Simulation result display method Pending JPS62177637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61017939A JPS62177637A (en) 1986-01-31 1986-01-31 Simulation result display method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61017939A JPS62177637A (en) 1986-01-31 1986-01-31 Simulation result display method

Publications (1)

Publication Number Publication Date
JPS62177637A true JPS62177637A (en) 1987-08-04

Family

ID=11957747

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61017939A Pending JPS62177637A (en) 1986-01-31 1986-01-31 Simulation result display method

Country Status (1)

Country Link
JP (1) JPS62177637A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281162A (en) * 1988-09-17 1990-03-22 Fujitsu Ltd Display method in logical simulation
JPH02207342A (en) * 1989-02-08 1990-08-17 Mitsubishi Electric Corp Simulation result display
JPH06342453A (en) * 1993-06-01 1994-12-13 Nec Corp Signal value display method for waveform editor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0281162A (en) * 1988-09-17 1990-03-22 Fujitsu Ltd Display method in logical simulation
JPH02207342A (en) * 1989-02-08 1990-08-17 Mitsubishi Electric Corp Simulation result display
JPH06342453A (en) * 1993-06-01 1994-12-13 Nec Corp Signal value display method for waveform editor
JP2546136B2 (en) * 1993-06-01 1996-10-23 日本電気株式会社 Waveform editor signal value display method

Similar Documents

Publication Publication Date Title
JPH0511682A (en) Learning device
JPS62177637A (en) Simulation result display method
KR100528833B1 (en) Computer readable medium having thereon computer executable instruction for performing circuit simulation using real image circuit diagram
JP2804222B2 (en) Courseware creation method
IE990307A1 (en) Localization of Software Products
WO2011149229A2 (en) Cms having object-oriented xml-based contents editing solution
IE981076A1 (en) Localisation of software products
JPH01181150A (en) Simulation system for logic circuit
JP2790700B2 (en) Visual simulation device
JP2539049B2 (en) Satomi simulation device
JPS61229154A (en) Word processor training method
Chua et al. Teaching theory of computation at the junior level
JPH0351962A (en) Design assisting device
JPH04290168A (en) Simulation device and display method for its simulation result
JPH02202675A (en) Circuit simulating method
JPH05159009A (en) Circuit simulation device
CN119004801A (en) Collaborative system for simulation and simulated training and control method
JP3195088B2 (en) Simulation equipment
JPH07175839A (en) CAD device
JP2953932B2 (en) Maintenance panel operation training device
JPH03116275A (en) Test pattern production method and its processing system
JPH05266120A (en) Design assisting device with simulation function
JPH07168864A (en) Simulating device and method thereof
JPH0251777A (en) Producing device for evolution connecting diagram with contact instruction table
JPS6162109A (en) Control panel inspection equipment