JPS6216032Y2 - - Google Patents
Info
- Publication number
- JPS6216032Y2 JPS6216032Y2 JP1981033198U JP3319881U JPS6216032Y2 JP S6216032 Y2 JPS6216032 Y2 JP S6216032Y2 JP 1981033198 U JP1981033198 U JP 1981033198U JP 3319881 U JP3319881 U JP 3319881U JP S6216032 Y2 JPS6216032 Y2 JP S6216032Y2
- Authority
- JP
- Japan
- Prior art keywords
- detection means
- amplitude
- voltage
- current
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Monitoring And Testing Of Transmission In General (AREA)
- Transmitters (AREA)
Description
【考案の詳細な説明】
本考案は送信機とアンテナとの間に設けたアン
テナチユーナの同調指示装置の改良に関する。DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an improvement in a tuning instruction device for an antenna tuner provided between a transmitter and an antenna.
従来、アンテナチユーナの同調指示装置は第1
図に示す如く、送信機1とたとえばπ型マツチン
グ回路などのアンテナチユーナ2との間の接続線
上における定在波比を定在波比検出回路3により
検出し、定在波比検出回路3の出力を指示計4で
指示するように構成されていた。5はアンテナで
ある。 Conventionally, the tuning instruction device of the antenna tuner is
As shown in the figure, the standing wave ratio on the connection line between the transmitter 1 and the antenna tuner 2, such as a π-type matching circuit, is detected by the standing wave ratio detection circuit 3. It was configured so that the output of the output was indicated by an indicator 4. 5 is an antenna.
そこでアンテナチユーナ2の同調操作は指示計
4の指示が最小になるように、アンテナチユーナ
2の可変リアクタンス2′よび2を調整すること
によつて行なつていた。 Therefore, the tuning operation of the antenna tuner 2 has been performed by adjusting the variable reactances 2' and 2 of the antenna tuner 2 so that the indication from the indicator 4 is minimized.
しかるにアンテナチユーナの2つの可変リアク
タンス2′および2″と指示計の指示とは複雑に関
係し合つており、上記の調整は定在波比を指示す
る1つの指示計4から得た1元情報、しかも指示
計は正方向にのみ振れる1元情報に対してアンテ
ナチユーナの2つの可変リアクタンス2′および
2″を調整する2元操作を必要とし、アンテナチ
ユーナの同調調整操作はむつかしく、かつ熟練を
必要とする問題があつた。 However, the two variable reactances 2' and 2'' of the antenna tuner and the indicator's indication are intricately related, and the above adjustment is based on a single element obtained from one indicator 4 that indicates the standing wave ratio. The information, moreover, the indicator requires a two-way operation to adjust the two variable reactances 2' and 2'' of the antenna tuner in response to the one-way information that swings only in the positive direction, and the tuning adjustment operation of the antenna tuner is difficult. There were also problems that required skill.
本考案は上記にかんがみなされたもので、上記
の問題を解消してアンテナチユーナの同調調整操
作を容易にしたアンテナチユーナの同調指示装置
を提供することを目的とするものである。 The present invention has been made in view of the above, and it is an object of the present invention to provide a tuning instruction device for an antenna tuner that solves the above problems and facilitates the tuning adjustment operation of the antenna tuner.
以下、本考案を実施例により説明する。 The present invention will be explained below with reference to examples.
第2図は本考案の一実施例のブロツク図であ
る。 FIG. 2 is a block diagram of one embodiment of the present invention.
6は送信機1とアンテナチユーナ2との接続線
路上の1点P点の電圧を検出する電圧検出回路で
あり、電圧検出回路6は検出した電圧vと、電圧
vの振幅Eに比例した電圧V′とを出力する。7
はP点の電流を検出する電流検出回路であり、電
流検出回路7は検出した電流iと、電流iの振幅
Iに比例した電圧V″とを出力する。電圧検出回
路6の出力電圧V′および電流検出回路7の出力
電圧V″は振幅差検波手段たとえば減算回路8に
入力し、減算回路8によつて両入力の振幅差に比
例した電圧Vを得、減算回路8から得た出力電
圧Vをセンタ零の指示計10に入力して指示す
るように構成する。 6 is a voltage detection circuit that detects the voltage at one point P on the connection line between the transmitter 1 and the antenna tuner 2, and the voltage detection circuit 6 has a voltage proportional to the detected voltage v and the amplitude E of the voltage v. It outputs the voltage V'. 7
is a current detection circuit that detects the current at point P, and the current detection circuit 7 outputs the detected current i and a voltage V'' proportional to the amplitude I of the current i.The output voltage V' of the voltage detection circuit 6 is The output voltage V'' of the current detection circuit 7 is input to an amplitude difference detection means, for example, a subtraction circuit 8, and the subtraction circuit 8 obtains a voltage V proportional to the amplitude difference between both inputs. It is configured to input V to the center zero indicator 10 and give an instruction.
一方、電圧検出回路6の出力電圧vおよび電流
検出回路7の出力電流iは位相差検波回路9に入
力し、位相差検波回路9によつて両入力の位相差
に比例した電圧Vを得、位相差検出回路9から
得た出力電圧Vをセンタ零の指示計11に入力
して指示するように構成する。 On the other hand, the output voltage v of the voltage detection circuit 6 and the output current i of the current detection circuit 7 are input to a phase difference detection circuit 9, and a voltage V proportional to the phase difference between both inputs is obtained by the phase difference detection circuit 9. The configuration is such that the output voltage V obtained from the phase difference detection circuit 9 is input to the center zero indicator 11 to give an indication.
つぎに上記の如く構成した本実施例の作用につ
いて説明する。 Next, the operation of this embodiment configured as described above will be explained.
P点からアンテナチユーナ2側をみたときのイ
ンピーダンスをZ〓=Zεjとするとし、送信機
1からアンテナチユーナ2までの接続線路上は全
てこのインピーダンZ〓とするとインピーダンスZ〓
は送信機1の負荷インピーダンスとなる。 Assuming that the impedance when looking at the antenna tuner 2 side from point P is Z=Zεj, and all the connection lines from the transmitter 1 to the antenna tuner 2 have this impedance Z, then the impedance Z
is the load impedance of the transmitter 1.
一般に、送信機1の最適負荷インピーダンスZ0
は純抵抗50Ω〜75Ω程度である場合が多く、Z=
Z0、=0となるようにアンテナチユーナ2を調
整する。 In general, the optimal load impedance of transmitter 1 Z 0
is often a pure resistance of about 50Ω to 75Ω, and Z=
The antenna tuner 2 is adjusted so that Z 0 =0.
いまP点の電圧v=Eεj1、電流i=Iε
j2とすると、インピーダンスZはZ〓=Zεj
であるため、
Z〓=v/iであるから
Zεj=E/Iεj(1−2)
であり、従て
E=I・Z
=1−2
となる。 Now voltage v = Eεj 1 at point P, current i = Iε
When j is 2 , the impedance Z is Z〓=Zεj
Therefore, since Z=v/i, Zεj=E/Iεj ( 1 − 2 ), and therefore E=I・Z= 1 − 2 .
また、電圧検出回路6から出力される出力電圧
V′はV′=K1E、電流検出回路7から出力される出
力電圧V″はV″=K2Iである。ここでK1は電圧検
出回路6の利得である。またK2は電流検出回路
7の電圧変換利得であつて抵抗の次元を有する。 In addition, the output voltage output from the voltage detection circuit 6
V′ is V′=K 1 E, and the output voltage V″ output from the current detection circuit 7 is V″=K 2 I. Here, K 1 is the gain of the voltage detection circuit 6. Further, K 2 is the voltage conversion gain of the current detection circuit 7 and has the dimension of resistance.
従つて減算回路8の出力電圧Vは V=V′−V″(またはV″−V′) =K1(E−K2/K1I) =K1I(Z−K2/K1) となる。 Therefore, the output voltage V of the subtraction circuit 8 is V=V'-V'' (or V''-V') = K1 (E- K2 / K1 I) = K1 I(Z- K2 / K1 ) becomes.
いまK2/K1=Z0となるように選定すると、 V=K1I(Z−Z0) ……(1) となる。 Now, if we select so that K 2 /K 1 =Z 0 , then V=K 1 I(Z-Z 0 )...(1).
一方、送信機1の等価回路は、送信機1の等価
電源の電圧をEX、出力インピーダンスZ0で示せ
ば第3図に示した如くになり、第3図より
I=E/(Z0+Z)となり、(1)式は
V=K1EZ−Z0/Z+Z0
となる。インピーダンスZのリアクタンス分は零
とする(リアクタンス分が、零でない場合は別紙
の通りとなる)
従つてZ=Z0のときV=0、Z=∞のときV
=K1E、Z=0のときV=−K1Eとなるた
め、アンテナチユーナ2を指示計10の指示がセ
ンタすなわち零になるように調整すれば、前記し
たZ=Z0となる。 On the other hand, the equivalent circuit of the transmitter 1 is as shown in Fig. 3 , where the equivalent power supply voltage of the transmitter 1 is represented by E +Z), and equation (1) becomes V=K 1 EZ−Z 0 /Z+Z 0 . The reactance component of impedance Z is zero (if the reactance component is not zero, it will be as shown in the attached sheet) Therefore, when Z=Z 0 , V=0, and when Z=∞, V
= K 1 E, and when Z = 0, V = -K 1 E, so if the antenna tuner 2 is adjusted so that the indication of the indicator 10 is at the center, that is, zero, the above-mentioned Z = Z 0 . .
つぎに位相差検波回路9においては、電圧v、
電流iの位相差検波が行なわれ、位相差検波回路
9の出力電圧Vは
V=K3(∠v−∠i)またはK3(∠i−∠
v)
=K3(1−2)
=K3・Δ
となる。ここでK3は位相差検波回路9の利得で
ある。 Next, in the phase difference detection circuit 9, the voltage v,
Phase difference detection of the current i is performed, and the output voltage V of the phase difference detection circuit 9 is V=K 3 (∠v−∠i) or K 3 (∠i−∠
v) = K 3 ( 1 - 2 ) = K 3 ∆. Here, K 3 is the gain of the phase difference detection circuit 9.
そこで位相差検波回路9の出力電圧V=
K3・ΔはP点のインピーダンスの位相成分に
相当することになり、=0とするためにはV
=0となるようにアンテナチユーナ2を調整すれ
ばよい。このように調整することにより、前記し
たV=0になるように調整する場合に仮定した
Zのリアクタンス分は零とするという条件が満さ
れることになる。 Therefore, the output voltage V of the phase difference detection circuit 9 =
K 3・Δ corresponds to the phase component of the impedance at point P, and in order to make it = 0, V
The antenna tuner 2 may be adjusted so that =0. By adjusting in this way, the condition that the reactance of Z assumed to be zero when adjusting so that V=0 as described above is satisfied.
アンテナチユーナ2の2つの可変リアクタンス
を変化させたとき、指示計10および11の指示
はそれぞれ複雑に関係し合つており、アンテナチ
ユーナ2の可変リアクタンスを変化させても指示
計10および11の指示は変化するが、前記した
如くZ=Z0、=0となるようにアンテナチユー
ナ2を調整するに際し、指示計10および11か
らの2元情報にもとずいてアンテナチユーナ2の
2つの可変リアクタンスを調整する2元操作とな
り、アンテナチユーナの同調操作は従来に比較し
てきわめて容易となる。 When changing the two variable reactances of the antenna tuner 2, the indications of the indicators 10 and 11 are intricately related to each other, and even if the variable reactance of the antenna tuner 2 is changed, the indications of the indicators 10 and 11 are Although the instructions change, as described above, when adjusting the antenna tuner 2 so that Z=Z 0 , =0, the two of the antenna tuner 2 is adjusted based on the binary information from the indicators 10 and 11. This is a two-way operation for adjusting two variable reactances, and the antenna tuner tuning operation is much easier than in the past.
つぎに本考案の他の実施例について説明する。 Next, other embodiments of the present invention will be described.
第4図は本考案の他の実施例のブロツク図であ
り、第2図に示した本考案の一実施例と同一構成
要素には同一の符号を付してある。 FIG. 4 is a block diagram of another embodiment of the present invention, in which the same components as in the embodiment of the present invention shown in FIG. 2 are given the same reference numerals.
本実施例の同調指示装置においては、第2図に
示した本考案の一実施例にさらに、電圧vを出力
する電圧検出回路6の出力端と位相差検波回路9
との間に、および電流iを出力する電流検出回路
7の出力端と位相差検波回路9との間に、それぞ
れ各別に交流リミツタ13および14を挿入し、
かつ電圧検出回路6の出力電圧V′と電流検出回
路7の出力電圧V″とを加算する加算回路15を
接続し、減算回路8の出力電圧Vを加算回路1
5の出力電圧で除算する除算回路16を減算回路
8と指示計10との間に挿入し、減算回路8と加
算回路15と除算回路16とにより振幅差を得
て、除算回路16の出力電圧を指示計10により
指示するように構成する。 In the tuning instruction device of this embodiment, in addition to the embodiment of the present invention shown in FIG.
and between the output terminal of the current detection circuit 7 that outputs the current i and the phase difference detection circuit 9, respectively, inserting AC limiters 13 and 14 separately,
Additionally, an adder circuit 15 for adding the output voltage V' of the voltage detection circuit 6 and the output voltage V'' of the current detection circuit 7 is connected, and the output voltage V of the subtraction circuit 8 is added to the adder circuit 1.
A divider circuit 16 that divides by the output voltage of 5 is inserted between the subtracter circuit 8 and the indicator 10, and the amplitude difference is obtained by the subtracter circuit 8, the adder circuit 15, and the divider circuit 16, and the output voltage of the divider circuit 16 is is configured to be indicated by an indicator 10.
そこで本実施例の作用は本考案の一実施例の場
合における作用と本質的には同一であるが、送信
機1の等価電源電圧EXは送信機1の出力により
変化する。従つて加算回路15により電圧検出回
路6の出力電圧V′と電流検出回路7の出力電圧
V″とを加算したV′+V″を得て、減算回路8の出
力電圧V1=(V′−V″)を除算回路16によつて加
算回路15の出力電圧(V′+V″)で除算する
と、除算回路16の出力電圧V′は
V′=(V′−V″)/(V′+V″)
となり、V′は振幅差に応答した値であつて
−1≦V′≦+1となり、指示計10の指示は
送信機1の出力による影響を受けなくなる。 Therefore, the operation of this embodiment is essentially the same as that of the embodiment of the present invention, but the equivalent power supply voltage E X of the transmitter 1 changes depending on the output of the transmitter 1. Therefore, the output voltage V' of the voltage detection circuit 6 and the output voltage of the current detection circuit 7 are calculated by the adder circuit 15.
The output voltage V 1 = (V'-V'') of the subtraction circuit 8 is divided by the output voltage (V'+V'') of the addition circuit 15 by the division circuit 16. After division, the output voltage V' of the divider circuit 16 becomes V' = (V' - V'') / (V' + V''), where V' is a value responsive to the amplitude difference, and -1≦V'≦+1. Therefore, the instruction from the indicator 10 is no longer influenced by the output from the transmitter 1.
また、電圧検出回路6からの出力電圧vの振幅
E、電流検出回路7からの出力電流iの振幅Iは
P点インピーダンスZ〓の変化により大きく変化す
る。このため交流リミツタ13,14を挿入する
ことによつて出力電圧v、出力電流iの振幅を制
限すれば、位相差検波回路9の動作は、安定にな
る。 Further, the amplitude E of the output voltage v from the voltage detection circuit 6 and the amplitude I of the output current i from the current detection circuit 7 change greatly due to changes in the P point impedance Z〓. Therefore, if the amplitudes of the output voltage v and the output current i are limited by inserting the AC limiters 13 and 14, the operation of the phase difference detection circuit 9 becomes stable.
また本実施例において減算回路8の出力電圧V
を電圧(V′+V″)で除算する場合を説明した
が、除算回路をそれぞれ各別に減算回路8の入力
端子に接続して、電圧検出回路6の出力電圧
V′を予め加算回路15の出力電圧(V′+V″)で
除算して、また電流検出回路7の出力電圧V″を
予め加算回路15の出力電圧(V′+V″)で除算
してそれぞれ減算回路8に入力して、両入力の振
幅差を検出しても同様である。 Further, in this embodiment, the output voltage V of the subtraction circuit 8
Although we have explained the case where the voltage is divided by the voltage (V'+V''), the output voltage of the voltage detection circuit 6 can be calculated by connecting the division circuits to the input terminals of the subtraction circuit 8 separately.
V' is divided in advance by the output voltage (V'+V'') of the adder circuit 15, and the output voltage V'' of the current detection circuit 7 is divided in advance by the output voltage (V'+V'') of the adder circuit 15. The same effect can be obtained by inputting the signal to the subtraction circuit 8 and detecting the amplitude difference between both inputs.
なお、以上の本考案の一実施例および他の実施
例においてインピーダンスZのリアクタンス分を
零として説明した。 In addition, in the above embodiment and other embodiments of the present invention, the reactance component of the impedance Z was described as zero.
ここで上記のリアクタンス分が零でない場合に
ついてまとめて説明する。 Here, a case in which the above reactance component is not zero will be collectively explained.
リアクタンス分が零でない場合は第3図は第5
図に示す如くになり、Z=Zεj、≠0で、
|Z〓0|=Z0∠Z=0、|E〓X|=EX、∠EX=
0
となる。 If the reactance component is not zero, Figure 3 shows Figure 5.
As shown in the figure, Z=Zεj, ≠0, |Z〓 0 |=Z 0 ∠Z=0, | E〓
It becomes 0.
そこで電流Iおよび電圧Eは I=1/Z+Z0E〓X E=1/Z+Z0E〓X であり、 I=|I〓|=1/|Z+Z0|EX E=|E〓|=Z/|Z+Z0|EX となる。 Therefore, the current I and the voltage E are I=1/Z+Z 0 E〓 X E =1/Z+ Z 0 E= Z/|Z+Z 0 |E X.
そこで振幅差V1=E−Z0I=Z−Z0/|Z+Z0|EX
……(2)
振幅和 V2=E+Z0I=Z+Z0/|Z+Z0|EX……
(3)
となる。Therefore, the amplitude difference V 1 =E−Z 0 I=Z−Z 0 /|Z+Z 0 | E
...(2) Amplitude sum V 2 =E+Z 0 I=Z+Z 0 /|Z+Z 0 |E X ...
(3) becomes.
従つてV=V1/V2=Z−Z0/Z+Z0 ……(4) である。 Therefore, V=V 1 /V 2 =Z−Z 0 /Z+Z 0 (4).
第(4)式は第4図に示した本考案の他の実施例に
よる指示計10の指示値を示す式であつて、電圧
EXの影響を受けないのみでなく、位相の影響
も受けない。 Equation (4) is an equation showing the indicated value of the indicator 10 according to another embodiment of the present invention shown in FIG. 4, and is not only not affected by the voltage E x , but also by the phase.
一方、(2)式は第2図に示した本考案の一実施例
による指示計10の指示値を示す式であつて、電
圧EXおよび位相の影響を受けることになる。
しかし電圧EXは送信機1の出力変動を減少させ
ることにより、電圧EXの影響が無くなるので、
位相の影響について説明する。 On the other hand, equation (2) is an equation showing the indicated value of the indicator 10 according to the embodiment of the present invention shown in FIG. 2, and is affected by the voltage Ex and phase.
However, by reducing the output fluctuation of the transmitter 1, the influence of the voltage E X is eliminated, so
The influence of phase will be explained.
(4)式と(2)式との比Δ()は、電圧EX=1と
すると
Δ()=Z−Z0/Z+Z0/Z−Z0/|Z+Z
0|=|Z+Z0|/Z+Z0……(5)
となる。 The ratio Δ() between equation (4) and equation (2) is given by Δ()=Z− Z 0 /Z+Z 0 /Z−Z 0 /|Z+Z
0 |=|Z+Z 0 |/Z+Z 0 ...(5).
第5図を図示すれば第6図に示す如くになる。
ここで=Z+Z0、=|Z〓+Z〓0|に相当す
る。 If FIG. 5 is illustrated, it will become as shown in FIG. 6.
Here, it corresponds to =Z+Z 0 , =|Z〓+Z〓 0 |.
比Δ()は/であり、第6図より
0∠Δ()≦1であることが判る。またアンテ
ナチユーナの場合、インピーダンスの抵抗分は正
であるから、の変化範囲は−π/2≦≦π/2であ
る。従つて比Δ()の最大は=0において生
じ、この場合は位相に無関係であり位相によ
る指示の誤差はない。また比Δ()の最小値は
=±π/2のときに生じ、このとき誤差は最大とな
る。 The ratio Δ() is /, and from FIG. 6 it can be seen that 0∠Δ()≦1. Further, in the case of an antenna tuner, since the resistance component of impedance is positive, the range of change is -π/2≦≦π/2. Therefore, the maximum of the ratio Δ() occurs at =0, in which case it is independent of phase and there is no error in the indication due to phase. Further, the minimum value of the ratio Δ() occurs when =±π/2, and at this time the error is maximum.
=±π/2のときはZ〓が純リアクタンスのときを
意味しており、このとき(4)式は
Δ()=√2+0 2/(Z+Z0)となつて、Z
=Z0の場合Δ()=1/√2となつて、最大の
誤差を生ずる。しかるにこのときは(2)式よりV1
=0となる。 =±π/2 means that Z〓 is pure reactance, and in this case, equation (4) becomes Δ()=√ 2 + 0 2 /(Z+Z 0 ), and Z
When = Z 0 , Δ() = 1/√2, which causes the maximum error. However, in this case, from equation (2), V 1
=0.
一方、電圧V1を零に調整した場合、位相の
影響の有無に関係なく、Z=Z0となることは(2)式
から明らかである。従つて本考案の一実施例にお
いて位相の影響があるとしても、指示計10上に
おいて零点ずれの生ずることはない。 On the other hand, when the voltage V 1 is adjusted to zero, it is clear from equation (2) that Z=Z 0 regardless of the presence or absence of phase influence. Therefore, even if there is a phase effect in one embodiment of the present invention, no zero point shift occurs on the indicator 10.
なお、以上説明した本考案の一実施例および他
の実施例において、定在波比を指示したいときに
は、第2図および第4図において破線で示した如
く電圧検出回路6の電圧出力vおよび電流検出回
路7の電流出力iをそれぞれ定在波比の公知の演
算回路と指示計とからなるSWR指示装置12に
入力することにより指示させることができる。 In the above-described embodiment and other embodiments of the present invention, when it is desired to indicate the standing wave ratio, the voltage output v and current of the voltage detection circuit 6 are An instruction can be given by inputting the current output i of the detection circuit 7 to an SWR indicating device 12 consisting of a known standing wave ratio calculation circuit and an indicator.
以上説明した如く本考案によれば、アンテナチ
ユーナの同調操作を行なうための情報は2つの指
示計の指示から2元的に得られるため、同調操作
が容易となり、同調操作に要する時間は短縮され
るとともに、極端な同調操作により送信機の終段
部分を破損させたり、性能劣化を生ぜしめる如き
危険性が減少する。 As explained above, according to the present invention, the information for performing the tuning operation of the antenna tuner can be obtained dually from the instructions of the two indicators, making the tuning operation easier and reducing the time required for the tuning operation. At the same time, the risk of damaging the final stage of the transmitter or causing performance deterioration due to extreme tuning operations is reduced.
また、本考案において、指示計により負荷イン
ピーダンスの絶対値および位相角が読みとれるた
め、インピーダンス測定器として使用することも
可能であり、特に本考案の他の実施例に示した場
合は精度も良好である。 In addition, in the present invention, since the absolute value and phase angle of the load impedance can be read using the indicator, it can also be used as an impedance measuring device, and the accuracy is also good, especially when shown in other embodiments of the present invention. It is.
第1図はアンテナチユーナの従来の同調指示装
置のブロツク図。第2図は本考案の一実施例のブ
ロツク図。第3図は本考案の一実施例の作用の説
明に供する等価回路。第4図は本考案の他の実施
例のブロツク図。第5図および第6図は本考案の
一実施例および他の実施例の負荷インピーダンス
にリアクタンス成分を有するときの説明に供する
図。
1……送信機、2……アンテナチユーナ、5…
…アンテナ、6……電圧検出回路、7……電流検
出回路、8……減算回路、9……位相差検波回
路、10および11……指示計、13および14
……交流ミリツタ、15……加算回路、16……
除算回路。
FIG. 1 is a block diagram of a conventional tuning instruction device for an antenna tuner. FIG. 2 is a block diagram of an embodiment of the present invention. FIG. 3 is an equivalent circuit for explaining the operation of one embodiment of the present invention. FIG. 4 is a block diagram of another embodiment of the present invention. FIG. 5 and FIG. 6 are diagrams for explaining one embodiment and other embodiments of the present invention when the load impedance has a reactance component. 1...Transmitter, 2...Antenna tuner, 5...
... Antenna, 6 ... Voltage detection circuit, 7 ... Current detection circuit, 8 ... Subtraction circuit, 9 ... Phase difference detection circuit, 10 and 11 ... Indicator, 13 and 14
...AC millimeter, 15...addition circuit, 16...
Division circuit.
Claims (1)
所定位置の電圧を検出する電圧検出手段および
前記所定位置を流れる電流を検出する電流検出
手段と、前記電圧検出手段で検出した電圧と前
記電流検出手段で検出した電流との位相差に対
応した信号を出力する位相差検出手段と、前記
電圧検出手段で検出した電圧の振幅と前記電流
検出手段で検出した電流の振幅との振幅差に対
応した信号を出力する振幅差検出手段と、前記
位相差検出手段の出力を指示するセンタ零の第
1の指示計と、前記振幅差検出手段の出力を指
示するセンタ零の第2の指示計とを備えてなる
ことを特徴とするアンテナチユーナの同調指示
装置。 (2) 位相差検出手段は位相差検波回路であること
を特徴とする実用新案登録請求の範囲第1項記
載のアンテナチユーナの同調指示装置。 (3) 振幅差検出手段は減算回路であることを特徴
とする実用新案登録請求の範囲第1項記載のア
ンテナチユーナの同調指示装置。 (4) 振幅差検出手段は電圧検出手段で検出した電
圧の振幅と電流検出手段で検出した電流の振幅
との和を出力する加算手段と、前記電圧検出手
段で検出した電圧の振幅と前記電流検出手段で
検出した電流の振幅との振幅差を出力する減算
回路と、該減算回路の出力を前記加算手段の出
力で除算し第2の指示計を駆動する除算手段と
からなることを特徴とする実用新案登録請求の
範囲第1項記載のアンテナチユーナの同調指示
装置。 (5) 振幅差検出手段は電圧検出手段で検出した電
圧の振幅と電流検出手段で検出した電流の振幅
との和を出力する加算手段と、前記電圧検出手
段で検出した電圧の振幅を前記加算手段の出力
で除算する第1の除算手段と、前記電流検出手
段で検出した電流の振幅を前記加算手段の出力
で除算する第2の除算手段と、前記第1の除算
手段の出力と前記第2の除算手段の出力との差
を演算して第2の指示計を駆動する減算手段と
からなることを特徴とする実用新案登録請求の
範囲第1項記載のアンテナチユーナの同調指示
装置。[Claims for Utility Model Registration] (1) Voltage detection means for detecting voltage at a predetermined position on a connection line between a transmitter and an antenna tuner, current detection means for detecting a current flowing through the predetermined position, and phase difference detection means for outputting a signal corresponding to the phase difference between the voltage detected by the detection means and the current detected by the current detection means; and the amplitude of the voltage detected by the voltage detection means and the amplitude detected by the current detection means. amplitude difference detection means for outputting a signal corresponding to an amplitude difference with the amplitude of the current; a first indicator at a center zero for instructing the output of the phase difference detection means; and a first indicator for instructing the output of the amplitude difference detection means. 1. A tuning indicating device for an antenna tuner, comprising: a center zero second indicator. (2) The antenna tuner tuning instruction device according to claim 1, wherein the phase difference detection means is a phase difference detection circuit. (3) The antenna tuner tuning instruction device according to claim 1, wherein the amplitude difference detection means is a subtraction circuit. (4) The amplitude difference detection means includes an addition means for outputting the sum of the amplitude of the voltage detected by the voltage detection means and the amplitude of the current detected by the current detection means, and the amplitude of the voltage detected by the voltage detection means and the amplitude of the current detected by the voltage detection means. It is characterized by comprising a subtraction circuit that outputs an amplitude difference between the amplitude of the current detected by the detection means, and a division means that divides the output of the subtraction circuit by the output of the addition means to drive the second indicator. A tuning instruction device for an antenna tuner according to claim 1 of the utility model registration claim. (5) The amplitude difference detection means includes an addition means for outputting the sum of the amplitude of the voltage detected by the voltage detection means and the amplitude of the current detected by the current detection means, and an addition means for outputting the sum of the amplitude of the voltage detected by the voltage detection means. a first dividing means for dividing the amplitude of the current detected by the current detecting means by the output of the adding means; 2. The tuning instruction device for an antenna tuner according to claim 1, further comprising a subtracting device for calculating the difference between the output of the dividing device and the output of the dividing device and driving the second indicator.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981033198U JPS6216032Y2 (en) | 1981-03-10 | 1981-03-10 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1981033198U JPS6216032Y2 (en) | 1981-03-10 | 1981-03-10 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS57146461U JPS57146461U (en) | 1982-09-14 |
JPS6216032Y2 true JPS6216032Y2 (en) | 1987-04-23 |
Family
ID=29830561
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1981033198U Expired JPS6216032Y2 (en) | 1981-03-10 | 1981-03-10 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6216032Y2 (en) |
-
1981
- 1981-03-10 JP JP1981033198U patent/JPS6216032Y2/ja not_active Expired
Also Published As
Publication number | Publication date |
---|---|
JPS57146461U (en) | 1982-09-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2001526419A (en) | Multi-range transition method and apparatus for process control sensor | |
US2213099A (en) | Distortion indicator for electrical amplifying systems | |
US4157509A (en) | Variable reference signal generating circuit and analog comparator utilizing hysteresis | |
US4803420A (en) | Method of determining the position of the tap on a resistance teletransmitter | |
US8203398B2 (en) | Measuring power | |
JP3075097B2 (en) | Impedance matching device | |
JPH067143B2 (en) | Electronic badge | |
US6414476B2 (en) | Current detecting device, impedance measuring instrument and power measuring instrument | |
US2734169A (en) | Douma | |
JPS6216032Y2 (en) | ||
JP2685748B2 (en) | Circuit constant measuring instrument | |
JPH0652282B2 (en) | LCR meter | |
US4278932A (en) | A.C. Bridges | |
JP2997527B2 (en) | Ground voltage detection circuit | |
JP3511812B2 (en) | Fault location method | |
JPH07234102A (en) | Displacement measuring apparatus | |
JP2606813B2 (en) | Ideal output processor for operational amplifier | |
JP2869628B2 (en) | Parallel compensation type automatic voltage regulator | |
JP2002340505A (en) | Signal processing apparatus of differential transformer | |
JP2001188074A (en) | Impedance measuring method and device | |
JPS6042419B2 (en) | Insulation resistance measuring device | |
CN115452158A (en) | Method and system for measuring temperature of transmission line | |
JPS60148205A (en) | Detection circuit | |
JPS58103675A (en) | Detecting device for arrival bearing of detected radio wave | |
JPS5812070A (en) | Operating circuit device |