JPS6215142B2 - - Google Patents
Info
- Publication number
- JPS6215142B2 JPS6215142B2 JP54035998A JP3599879A JPS6215142B2 JP S6215142 B2 JPS6215142 B2 JP S6215142B2 JP 54035998 A JP54035998 A JP 54035998A JP 3599879 A JP3599879 A JP 3599879A JP S6215142 B2 JPS6215142 B2 JP S6215142B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- protrusion
- board
- molding
- resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 23
- 229920005992 thermoplastic resin Polymers 0.000 claims description 15
- 238000004519 manufacturing process Methods 0.000 claims description 5
- 238000007789 sealing Methods 0.000 claims description 3
- 238000001746 injection moulding Methods 0.000 claims 1
- 238000000465 moulding Methods 0.000 description 27
- 229920005989 resin Polymers 0.000 description 15
- 239000011347 resin Substances 0.000 description 15
- 238000003860 storage Methods 0.000 description 8
- 238000005538 encapsulation Methods 0.000 description 7
- 238000004382 potting Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 229920001187 thermosetting polymer Polymers 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Electric Clocks (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は可撓性を有する回路基板にワイヤーレ
スにてボンデイングされたICを熱可塑性樹脂に
て封入成形した時計回路基板の製造方法に関す
る。
スにてボンデイングされたICを熱可塑性樹脂に
て封入成形した時計回路基板の製造方法に関す
る。
従来、ICの封入樹脂としては熱硬化性樹脂で
あり、その多くはエポキシ樹脂が使われ、封入方
式としてはポツテイング方式及びトランスフアー
成形機による低圧封入成形方式が有る。ポツテイ
ング方式の場合、多くはセラミツク基板、プリン
ト基板等の搭載されたICをボンデイングしたの
ち定量吐出機によりエポキシ樹脂を滴下し、次に
キユアー炉に入れ硬化させる。
あり、その多くはエポキシ樹脂が使われ、封入方
式としてはポツテイング方式及びトランスフアー
成形機による低圧封入成形方式が有る。ポツテイ
ング方式の場合、多くはセラミツク基板、プリン
ト基板等の搭載されたICをボンデイングしたの
ち定量吐出機によりエポキシ樹脂を滴下し、次に
キユアー炉に入れ硬化させる。
ポツテイング方式の場合滴下された樹脂がIC
近傍から他の素子部へ流出しないようにIC封止
枠を取付けなければならない。キユアーさせるに
は恒温槽が必要で、更のキユアー時間として数時
間費やさなければならないし、ポツテイング用エ
ポキシ樹脂は人体に対して悪響影が有るので、そ
れなりの公害対策をしなければならなく、設備投
資も大となる。ポツテイング方式には以上のよう
な大きな欠点があつた。一方、トランスフアー成
形機による低圧封入成形の場合にもエポキシ系樹
脂を使用するが、上記ポツテイング方式のような
キユアー炉が必要であるとか、公害対策をしなけ
ればならないというようなことはないが、成形時
間が長く、約１分半〜３分かかり、工数増加とな
り、それを解決するにしても多数個取りの金型に
しなければならないので、相当の費用が必要とな
るという欠点があつた。このように熱硬化性樹脂
によるICの樹脂封止には種々の問題点を有して
いるため、封止樹脂として熱可塑性樹脂を使用し
たいところであるが、従来の熱可塑性樹脂は熱硬
化性樹脂に較べて粘性が非常に大きいため低圧で
の封入が不可能であつたので、熱可塑性樹脂での
ICの封入をすることができなかつた。
近傍から他の素子部へ流出しないようにIC封止
枠を取付けなければならない。キユアーさせるに
は恒温槽が必要で、更のキユアー時間として数時
間費やさなければならないし、ポツテイング用エ
ポキシ樹脂は人体に対して悪響影が有るので、そ
れなりの公害対策をしなければならなく、設備投
資も大となる。ポツテイング方式には以上のよう
な大きな欠点があつた。一方、トランスフアー成
形機による低圧封入成形の場合にもエポキシ系樹
脂を使用するが、上記ポツテイング方式のような
キユアー炉が必要であるとか、公害対策をしなけ
ればならないというようなことはないが、成形時
間が長く、約１分半〜３分かかり、工数増加とな
り、それを解決するにしても多数個取りの金型に
しなければならないので、相当の費用が必要とな
るという欠点があつた。このように熱硬化性樹脂
によるICの樹脂封止には種々の問題点を有して
いるため、封止樹脂として熱可塑性樹脂を使用し
たいところであるが、従来の熱可塑性樹脂は熱硬
化性樹脂に較べて粘性が非常に大きいため低圧で
の封入が不可能であつたので、熱可塑性樹脂での
ICの封入をすることができなかつた。
しかし近年、熱可塑性樹脂で従来のものより粘
性の低い樹脂が開発されるに致つた。そこでこの
比較的粘性の低い熱可塑性樹脂を用いてICの封
入を行つたところ、粘性が比較的低いとは言つて
も熱硬化性樹脂に比較して２〜３倍も大きいの
で、成形圧力もかなり大きい加工装置を用いなけ
ればならない。このためICの回路基板への接続
がワイヤーボンデイング方式の場合には、ワイヤ
ーオープン、ワイヤーの倒れが大で、信頼性が無
く実用に供さないという欠点があつた。
性の低い樹脂が開発されるに致つた。そこでこの
比較的粘性の低い熱可塑性樹脂を用いてICの封
入を行つたところ、粘性が比較的低いとは言つて
も熱硬化性樹脂に比較して２〜３倍も大きいの
で、成形圧力もかなり大きい加工装置を用いなけ
ればならない。このためICの回路基板への接続
がワイヤーボンデイング方式の場合には、ワイヤ
ーオープン、ワイヤーの倒れが大で、信頼性が無
く実用に供さないという欠点があつた。
従つてワイヤレスボンデイングされたICを熱
可塑性樹脂にてIC封止をすることは非常に困難
であることがわかつた。
可塑性樹脂にてIC封止をすることは非常に困難
であることがわかつた。
そこでICと回路基板との接続方法のもう１つ
方式である、ICの電極を可撓性を有する回路基
板のパターンに直接ボンデイングする例えばミニ
モツド方式に熱可塑性樹脂によるIC封止方法の
適用が考えられる。
方式である、ICの電極を可撓性を有する回路基
板のパターンに直接ボンデイングする例えばミニ
モツド方式に熱可塑性樹脂によるIC封止方法の
適用が考えられる。
しかし、ICがワイヤレスボンデイングされた
可撓性を有する回路基板をインサートし、封入成
形する際、ICと基板に金型として何の規制も加
えず、フリーにした場合には、成形圧力で、基板
が曲げられたり、更に成形時の樹脂の流れの関係
でICそのものが押し流されて、ICが踊つてしま
うのでICの位置が安定しない。更に成形圧力で
デバイスホール部のリードが曲げられた際には、
第３図のICボンデイング部の部分側面図に示す
ように、リードがICの接続用パツドの近くのエ
ツジ部にて接触する、いわゆるシヨルダータツチ
現象が発生すると時計として致命的な欠点とな
る。すなわち、第３図に於いて、１４はフレキシ
ブルプリント板２上の配線パターンがデバイスホ
ール部に延びたICボンデイング用のリードであ
り、Ｂ部に於いて、リード１４が成形圧力により
曲げられてIC１０の肩部に接触するシヨルダー
タツチ現象を起こしていることを示している。
可撓性を有する回路基板をインサートし、封入成
形する際、ICと基板に金型として何の規制も加
えず、フリーにした場合には、成形圧力で、基板
が曲げられたり、更に成形時の樹脂の流れの関係
でICそのものが押し流されて、ICが踊つてしま
うのでICの位置が安定しない。更に成形圧力で
デバイスホール部のリードが曲げられた際には、
第３図のICボンデイング部の部分側面図に示す
ように、リードがICの接続用パツドの近くのエ
ツジ部にて接触する、いわゆるシヨルダータツチ
現象が発生すると時計として致命的な欠点とな
る。すなわち、第３図に於いて、１４はフレキシ
ブルプリント板２上の配線パターンがデバイスホ
ール部に延びたICボンデイング用のリードであ
り、Ｂ部に於いて、リード１４が成形圧力により
曲げられてIC１０の肩部に接触するシヨルダー
タツチ現象を起こしていることを示している。
本発明の目的は、上記数々の欠点を解決するも
ので、ワイヤレスにてボンデイングされたICを
熱可塑性樹脂を用いて封止するに当り、シヨルダ
ータツチ現象の発生を防止できる回路基板の製造
方法を提供することにある。
ので、ワイヤレスにてボンデイングされたICを
熱可塑性樹脂を用いて封止するに当り、シヨルダ
ータツチ現象の発生を防止できる回路基板の製造
方法を提供することにある。
上記目的を達成する為、本発明に於いては、
IC実装方式としてワイヤーレスボンデイング
（例えばミニモツド法）を使い、IC封入樹脂とし
て熱硬化性樹脂を使わず、生産性抜群の熱可塑性
樹脂を使用し、更にICを搭載したフレキシブル
プリント板、又はリードフレーム等の可撓性を有
する回路基板を金型にインサートし成形する際、
デバイスホール部のリードが成形圧力で曲げられ
ないように、上記基板のIC近傍部を金型の上下
に設けた基板固定用凸起にて挾み固定し、さらに
ICを或る高さに固定する為のIC受け用凸起を、
ICの配線パターンとは反対側となるIC裏面に来
るように金型に設けて、ICをセツトし樹脂封入
する方法である。
IC実装方式としてワイヤーレスボンデイング
（例えばミニモツド法）を使い、IC封入樹脂とし
て熱硬化性樹脂を使わず、生産性抜群の熱可塑性
樹脂を使用し、更にICを搭載したフレキシブル
プリント板、又はリードフレーム等の可撓性を有
する回路基板を金型にインサートし成形する際、
デバイスホール部のリードが成形圧力で曲げられ
ないように、上記基板のIC近傍部を金型の上下
に設けた基板固定用凸起にて挾み固定し、さらに
ICを或る高さに固定する為のIC受け用凸起を、
ICの配線パターンとは反対側となるIC裏面に来
るように金型に設けて、ICをセツトし樹脂封入
する方法である。
以下図面により本発明を詳記する。第１図は本
発明に於ける時計用回路基体の平面図であり、第
２図は第１図の時計用回路基板に表示セル、電
池、コネクター等を組込んだデジタル電子時計用
モジユールのＡ−Ａ断面であり、第４図は、基板
をインサート成形する時のIC実装部と金型との
高さ関係を示す部分断面図である。第１、第２図
に於いて、１はICをミニモツド法にて搭載した
フレキシブルプリント板２をインサートし、低圧
封入成形可能な熱可塑性樹脂にてICを封入成形
した時計用回路基体であり、該時計用回路基体１
には表示セルとの接続の役目をなすコネクターを
収納する為のコネクター収納部３、電池を収納す
る為の電池収納部４、水晶振動子を収納する為の
水晶振動子収納部５、昇圧用チツプコンデンサー
を収納する為の昇圧用チツプコンデンサー収納部
６及び他のエレメントを収納する為の各収納部
７，８が同時成形されている。
発明に於ける時計用回路基体の平面図であり、第
２図は第１図の時計用回路基板に表示セル、電
池、コネクター等を組込んだデジタル電子時計用
モジユールのＡ−Ａ断面であり、第４図は、基板
をインサート成形する時のIC実装部と金型との
高さ関係を示す部分断面図である。第１、第２図
に於いて、１はICをミニモツド法にて搭載した
フレキシブルプリント板２をインサートし、低圧
封入成形可能な熱可塑性樹脂にてICを封入成形
した時計用回路基体であり、該時計用回路基体１
には表示セルとの接続の役目をなすコネクターを
収納する為のコネクター収納部３、電池を収納す
る為の電池収納部４、水晶振動子を収納する為の
水晶振動子収納部５、昇圧用チツプコンデンサー
を収納する為の昇圧用チツプコンデンサー収納部
６及び他のエレメントを収納する為の各収納部
７，８が同時成形されている。
低圧封入可能な熱可塑性樹脂として本実施例で
は最近開発されたPPS（ポリフエニレンサルフア
イド）樹脂の低圧封入グレードを使用した。９は
後述する成形工程に於いてIC実装部の近傍に設
けられた空隙部である。１０はIC、１１はコネ
クター、１２は表示セル、１３は電池、１５は昇
圧用チツプコンデンサーであり、２０は、時計用
回路基体１に、植設された電池接続用バネであ
る。前記各収納凹部３，４，５，６，７，８にそ
れぞれコネクター、電池、水晶振動子、昇圧用チ
ツプコンデンサー等の電気エレメントを搭載しモ
ジユールを完成する。
は最近開発されたPPS（ポリフエニレンサルフア
イド）樹脂の低圧封入グレードを使用した。９は
後述する成形工程に於いてIC実装部の近傍に設
けられた空隙部である。１０はIC、１１はコネ
クター、１２は表示セル、１３は電池、１５は昇
圧用チツプコンデンサーであり、２０は、時計用
回路基体１に、植設された電池接続用バネであ
る。前記各収納凹部３，４，５，６，７，８にそ
れぞれコネクター、電池、水晶振動子、昇圧用チ
ツプコンデンサー等の電気エレメントを搭載しモ
ジユールを完成する。
次に、第４図により成形方法を示すと、成形金
型１６にフレキシブルプリント板２のIC近傍部
にICを囲むが如く第１図の空隙部９に相当する
個所に基板固定用凸起１７，１８を設け、金型１
６が閉じた時にはフレキシブルプリント板２の
IC配置部周辺を挾んで固定し、成形圧力により
リード１４が曲げられることを防ぐ。またIC１
０のフレキシブルプリント板２に対する位置関係
を規定する為に、成形金型にIC１０を受ける為
のIC受け用凸起１９を設けた。該凸起１９は、
IC１０の配線パターンを傷めないということか
ら、配線パターンとは反対となる、IC１０の裏
面で受けるようにした。
型１６にフレキシブルプリント板２のIC近傍部
にICを囲むが如く第１図の空隙部９に相当する
個所に基板固定用凸起１７，１８を設け、金型１
６が閉じた時にはフレキシブルプリント板２の
IC配置部周辺を挾んで固定し、成形圧力により
リード１４が曲げられることを防ぐ。またIC１
０のフレキシブルプリント板２に対する位置関係
を規定する為に、成形金型にIC１０を受ける為
のIC受け用凸起１９を設けた。該凸起１９は、
IC１０の配線パターンを傷めないということか
ら、配線パターンとは反対となる、IC１０の裏
面で受けるようにした。
上述の如く第４図に示す金型に、フレキシブル
プリント板２にワイヤレスボンデイングしたIC
の裏面がIC受け用凸起１９に平面的に対応する
位置に配置され、またフレキシブルプリント板２
のIC近傍部を基板固定用凸起１７，１８により
挾持するよう、フレキシブルプリント板２をセツ
トした後、第４図の上方より下方に流れるごとく
成形時の樹脂を流し込む。尚、基板固定用凸起１
７，１８はICの電極の配置されている方向に形
成すれば良く、２方向でも４方向でも良いことは
もちろんである。
プリント板２にワイヤレスボンデイングしたIC
の裏面がIC受け用凸起１９に平面的に対応する
位置に配置され、またフレキシブルプリント板２
のIC近傍部を基板固定用凸起１７，１８により
挾持するよう、フレキシブルプリント板２をセツ
トした後、第４図の上方より下方に流れるごとく
成形時の樹脂を流し込む。尚、基板固定用凸起１
７，１８はICの電極の配置されている方向に形
成すれば良く、２方向でも４方向でも良いことは
もちろんである。
第４図に於いて成型時の樹脂の流れを上方より
下方になるごとく金型のゲートを設けた場合の各
部の位置関係を検討する。凸起１９の高サを
H1、IC１０と該凸起１９との間隔をH2、IC１０
の厚味をt1、パツド厚をt2、リード１４の長サを
ｌ、ボンデイングした時のリード１４の傾斜角を
θ、凸起１７の高サをH3する。シヨルータツチ
を無くすには、凸起１９の高サH1が重要とな
る。
下方になるごとく金型のゲートを設けた場合の各
部の位置関係を検討する。凸起１９の高サを
H1、IC１０と該凸起１９との間隔をH2、IC１０
の厚味をt1、パツド厚をt2、リード１４の長サを
ｌ、ボンデイングした時のリード１４の傾斜角を
θ、凸起１７の高サをH3する。シヨルータツチ
を無くすには、凸起１９の高サH1が重要とな
る。
H2＝H3−（ｌsioθ＋t2＋t1＋H1）＞０
の式が成立すること、即ちIC１０と凸起１９と
の間隙H2が零あるいは零以下（凸起１９の高サ
が高過ぎてIC１０を持ち上げてしまう状態）の
時には成形圧力によりリード１４が曲げられ、シ
ヨルダータツチ現象が発生するのでH2＞０とす
る。H2を或る高サとすると成形時に成形圧力で
IC１０が押し下げられ凸起１９に当たるように
なり、リード１４が僅か延ばされて、ｌ＋△ｌの
状態になる。この状態にすることによりシヨルダ
ータツチ現象は防げた。
の間隙H2が零あるいは零以下（凸起１９の高サ
が高過ぎてIC１０を持ち上げてしまう状態）の
時には成形圧力によりリード１４が曲げられ、シ
ヨルダータツチ現象が発生するのでH2＞０とす
る。H2を或る高サとすると成形時に成形圧力で
IC１０が押し下げられ凸起１９に当たるように
なり、リード１４が僅か延ばされて、ｌ＋△ｌの
状態になる。この状態にすることによりシヨルダ
ータツチ現象は防げた。
熱可塑性樹脂を用いると成形出力を比較的強く
しなければならないが、この場合でもシヨルダー
タツチ現象等の不良を低減できるので信頼性の高
い成形ができる。
しなければならないが、この場合でもシヨルダー
タツチ現象等の不良を低減できるので信頼性の高
い成形ができる。
以上説明した如く本発明によればICは、ミニ
モツド法等の方法によるワイヤレスボンデイング
されているので、IC実装部の高サは、ワイヤー
使用時よりも低く出来、モジユール厚として今迄
より薄くすることが出来た。更にワイヤーよりも
リードそのものの強度が強く、ボンデイング強さ
も大なので、断線、剥離という現象は起きなく、
信頼性も向上した。
モツド法等の方法によるワイヤレスボンデイング
されているので、IC実装部の高サは、ワイヤー
使用時よりも低く出来、モジユール厚として今迄
より薄くすることが出来た。更にワイヤーよりも
リードそのものの強度が強く、ボンデイング強さ
も大なので、断線、剥離という現象は起きなく、
信頼性も向上した。
また、封入樹脂として熱可塑性樹脂を使用した
ので成形時間は約20秒で生産性は抜群であり、工
数を削減できコスト低減へ大きな効果を上げるこ
とができた。更に、金型にも改良を加えたので、
シヨルダータツチ等の不良を削減でき信頼性の向
上を達成するとともにコストの低減をも計ること
ができた。
ので成形時間は約20秒で生産性は抜群であり、工
数を削減できコスト低減へ大きな効果を上げるこ
とができた。更に、金型にも改良を加えたので、
シヨルダータツチ等の不良を削減でき信頼性の向
上を達成するとともにコストの低減をも計ること
ができた。
また、ICの封入と同時に各エレメントの収納
部まで成形したことに依り、大巾に組立工数が低
減され電子時計として製造コストの大巾な低廉化
と、薄型、小型化がなされた。
部まで成形したことに依り、大巾に組立工数が低
減され電子時計として製造コストの大巾な低廉化
と、薄型、小型化がなされた。
第１図は本発明に於ける時計用回路基体の平面
図、第２図は第１図の回路基体にエレメントを組
込んだ電子時計モジユールの断面図、第３図は
ICボンデイング部分の側面図、第４図はインサ
ート成形によるIC部分の断面図である。 １……時計用回路基体、２……フレキシブルプ
リント板、１０……IC、１２……表示セル、１
３……電池、１４……リード、１６……金型、１
７，１８……基板固定用凸起、１９……IC受用
凸起。
図、第２図は第１図の回路基体にエレメントを組
込んだ電子時計モジユールの断面図、第３図は
ICボンデイング部分の側面図、第４図はインサ
ート成形によるIC部分の断面図である。 １……時計用回路基体、２……フレキシブルプ
リント板、１０……IC、１２……表示セル、１
３……電池、１４……リード、１６……金型、１
７，１８……基板固定用凸起、１９……IC受用
凸起。
Claims (1)
- 【特許請求の範囲】 １ フレキシブルプリント板やリードフレーム等
の可撓性を有する回路基板にICを樹脂封止して
時計用回路基体を成形する製造方法において、前
記ICを前記回路基板の空隙内に配置して前記IC
を前記回路基板の配線パターンに直接ボンデイン
グするワイヤレスボンデイングにて接続する工程
と、 金型は前記回路基板のIC実装部周辺の対応位
置に挾持のための回路基板固定用凸起と、前記
ICに対応する平面位置で前記回路基板固定用凸
起よりICの厚さ以上に低位置にIC受用凸起とを
備えていて、この金型に対して前記ボンデイング
された回路基板の配線パターン面と反対側の面及
び前記ICのリード面と反対側の面とが前記IC受
用凸起に対面する向きで、しかも前記ICを前記
IC受用凸起との間に断面的に見た時隙間をもた
せて前記IC受用凸起に対応する位置に配設する
工程と、 前記回路基板を前記回路基板固定用凸起で挾持
する工程と、 その後熱可塑性樹脂を前記ICのリード面側か
ら注入して射出成形加工をする工程と、 を有することを特徴とする時計用回路基体の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3599879A JPS55128897A (en) | 1979-03-27 | 1979-03-27 | Circuit board for watch and methdo of fabricating same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3599879A JPS55128897A (en) | 1979-03-27 | 1979-03-27 | Circuit board for watch and methdo of fabricating same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55128897A JPS55128897A (en) | 1980-10-06 |
| JPS6215142B2 true JPS6215142B2 (ja) | 1987-04-06 |
Family
ID=12457467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3599879A Granted JPS55128897A (en) | 1979-03-27 | 1979-03-27 | Circuit board for watch and methdo of fabricating same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS55128897A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146453A (ja) * | 1985-12-20 | 1987-06-30 | Sanyo Electric Co Ltd | トラツキング回路 |
| JPH01159237U (ja) * | 1988-04-20 | 1989-11-02 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0712111B2 (ja) * | 1985-09-04 | 1995-02-08 | ユーエフイー・インコーポレイテッド | 電気回路埋設方法及びプラスチック製品 |
| JP6448357B2 (ja) * | 2014-12-25 | 2019-01-09 | Ｓａｎｅｉ株式会社 | 自動水栓 |
-
1979
- 1979-03-27 JP JP3599879A patent/JPS55128897A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62146453A (ja) * | 1985-12-20 | 1987-06-30 | Sanyo Electric Co Ltd | トラツキング回路 |
| JPH01159237U (ja) * | 1988-04-20 | 1989-11-02 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS55128897A (en) | 1980-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7615855B2 (en) | IC card and method of manufacturing the same | |
| JP2515086B2 (ja) | 平坦構造様式の電子モジュ―ル | |
| KR940007951B1 (ko) | 반도체장치와 그 제조방법, 리이드프레임 및 메모리카드와 그 제조방법 | |
| US5834835A (en) | Semiconductor device having an improved structure for storing a semiconductor chip | |
| US20060202041A1 (en) | Integrated circuit card and a method for manufacturing the same | |
| KR100225333B1 (ko) | 리이드프레임및반도체장치 | |
| JPH05270183A (ja) | Ｉｃモジュール用支持体 | |
| KR19980068001A (ko) | 반도체 패키지의 제조방법 | |
| US5192682A (en) | Manufacturing method for thin semiconductor device assemblies | |
| EP0254444A1 (en) | Moulded integrated-circuit module | |
| JP3879823B2 (ja) | 薄型半導体装置のモールド方法及びそのモールド金型 | |
| JPS6215142B2 (ja) | ||
| JPS61145696A (ja) | Ｉｃカ−ド | |
| JPS6230353A (ja) | 樹脂封止用回路基板 | |
| CN111863639A (zh) | 一种芯片的封装方法 | |
| KR100195510B1 (ko) | 칩 카드 | |
| CN213184260U (zh) | 一种芯片的封装结构 | |
| JPH10135252A (ja) | 半導体装置の製造方法 | |
| JPH0719859B2 (ja) | Ｉｃカード用モジュールの製造方法 | |
| JP3073467B2 (ja) | 樹脂封止型半導体装置 | |
| GB2042774A (en) | Fabricating method of electronic watch module | |
| JPS6216542B2 (ja) | ||
| KR100244509B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2707673B2 (ja) | Ｉｃモジュールおよびその製造方法 | |
| JPS6054780B2 (ja) | 時計用回路基体の製造方法 |