JPS62150861A - ソケツト - Google Patents
ソケツトInfo
- Publication number
- JPS62150861A JPS62150861A JP29066185A JP29066185A JPS62150861A JP S62150861 A JPS62150861 A JP S62150861A JP 29066185 A JP29066185 A JP 29066185A JP 29066185 A JP29066185 A JP 29066185A JP S62150861 A JPS62150861 A JP S62150861A
- Authority
- JP
- Japan
- Prior art keywords
- socket
- semiconductor device
- terminal
- external terminal
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000004020 conductor Substances 0.000 claims description 5
- 238000012360 testing method Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Connecting Device With Holders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、半導体装置の試験技術、特に面付は実装型の
半導体装置に適用して有効な試験技術に関するものであ
る。
半導体装置に適用して有効な試験技術に関するものであ
る。
現在、半導体チップのパフケージとしてデュアル・イン
ライン・パッケージ(DIP)が主流となっているが、
多ビン化及び高密度実装の要求から、面付は実装型のパ
ッケージ(例えば、フラットパッケージ、チップキャリ
ヤ等)を使用する場合が多(なってきている。ところが
、面付は実装型のパッケージは、DIP型とはリード形
状がまったく異なっていたり、あるいはリードレスであ
ったりするため、そのリード形状(リードレスである場
合にはリードに変わる導電層)に適した搬送手段および
測定手段が必要となる。したがって、リード形状に応じ
て専用のハンドラが必要となり、膨大なコストとなって
しまう問題がある。また、たとえ専用ハンドラを用いた
としても、面付は実装型の半導体装置は多ピンでしかも
一般的に肉厚が非常に薄く、前記半導体装置を収納して
いるローダ部から測定部へ搬送するまでに屈曲してしま
うという問題があった。なお、ハンドラについては日経
マグロウヒル社発行日経マイクロデバイス1985年1
1月号p、145〜151に詳細に説明されている。
ライン・パッケージ(DIP)が主流となっているが、
多ビン化及び高密度実装の要求から、面付は実装型のパ
ッケージ(例えば、フラットパッケージ、チップキャリ
ヤ等)を使用する場合が多(なってきている。ところが
、面付は実装型のパッケージは、DIP型とはリード形
状がまったく異なっていたり、あるいはリードレスであ
ったりするため、そのリード形状(リードレスである場
合にはリードに変わる導電層)に適した搬送手段および
測定手段が必要となる。したがって、リード形状に応じ
て専用のハンドラが必要となり、膨大なコストとなって
しまう問題がある。また、たとえ専用ハンドラを用いた
としても、面付は実装型の半導体装置は多ピンでしかも
一般的に肉厚が非常に薄く、前記半導体装置を収納して
いるローダ部から測定部へ搬送するまでに屈曲してしま
うという問題があった。なお、ハンドラについては日経
マグロウヒル社発行日経マイクロデバイス1985年1
1月号p、145〜151に詳細に説明されている。
本発明の目的は、面付は実装型の半導体装置の試験を容
易にてぎうる技術を提供することである。
易にてぎうる技術を提供することである。
一本発明の目的は、面付は実装型の半導体装置を既存の
DIP型半導体装置を試験するのと同様な装置を用いて
試験できうるソケットを提供することである。
DIP型半導体装置を試験するのと同様な装置を用いて
試験できうるソケットを提供することである。
本発明の前記ならびにそのほかの目的と新規な%徴は、
本明細書の記述および添付図面からあきらかになるであ
ろう。
本明細書の記述および添付図面からあきらかになるであ
ろう。
本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば下記のとおりである、丁なわち、D
IP状にコンタクトピンが形成されたソケットに、面付
は実装型の半導体装置を収納し、前記半導体装置の外部
端子とコンタクトピンな電気的に接続するようにするこ
とにより、搬送や測定などをDIP型の半導体装置と同
様に処理できるものである。
を簡単に説明すれば下記のとおりである、丁なわち、D
IP状にコンタクトピンが形成されたソケットに、面付
は実装型の半導体装置を収納し、前記半導体装置の外部
端子とコンタクトピンな電気的に接続するようにするこ
とにより、搬送や測定などをDIP型の半導体装置と同
様に処理できるものである。
〔実施例1〕
第1図は本発明の一実施例であるソケットの斜視図、第
2図は第1図のI−1[線断面図である。
2図は第1図のI−1[線断面図である。
以下、図面を用いて詳細に説明する。1は例えば樹脂性
のソケット本体で、はぼその中央部には面付は実装型の
半導体装置、例えばPLCC(プラスチック・リード付
きチップキャリア)2を収容するための凹部3が形成さ
れている。前記凹部3内にはPLCC2の外部端子4と
弾性的に接触する接続端子5aが突田している。5bは
外部装置(例えば、試験装置の測定部あるいはプリント
基板等)と接続するために、DIP状にソケット本体1
から突出したコンタクトピンで、4 電体5 cを介し
て接続端子5aと電気的に接続している。
のソケット本体で、はぼその中央部には面付は実装型の
半導体装置、例えばPLCC(プラスチック・リード付
きチップキャリア)2を収容するための凹部3が形成さ
れている。前記凹部3内にはPLCC2の外部端子4と
弾性的に接触する接続端子5aが突田している。5bは
外部装置(例えば、試験装置の測定部あるいはプリント
基板等)と接続するために、DIP状にソケット本体1
から突出したコンタクトピンで、4 電体5 cを介し
て接続端子5aと電気的に接続している。
なお、本実施例では接続端子5a、導電体5c。
コンタクトピン5bは一体形成となっている。6はソケ
ット本体1の蓋であり、突起7にてPLCC2の上部を
押圧した状態で維持できるようにロック機構8a、8b
が設けられている。
ット本体1の蓋であり、突起7にてPLCC2の上部を
押圧した状態で維持できるようにロック機構8a、8b
が設けられている。
〔実施例2〕
第3図は本発明の一実施例であるソケットの断面図であ
る。図において、9は樹脂等で形成されたソケット本体
で、その中央部にはLCC(リードレス・チップキャリ
ア)10を収容するための凹部11が形成されている。
る。図において、9は樹脂等で形成されたソケット本体
で、その中央部にはLCC(リードレス・チップキャリ
ア)10を収容するための凹部11が形成されている。
このソケット本体9の側部にはコンタクトピン12が接
続されており、導電体13を介しLCCIOの外部端子
14と接触する接続端子15と電気的に接続している。
続されており、導電体13を介しLCCIOの外部端子
14と接触する接続端子15と電気的に接続している。
なお、接続端子15は外部端子14が形成されている江
み16と弾性的に嵌合し、前記外部端子14と弾性をも
って接触するようになっている。17は蓋、18はLC
CIOを押圧して外部端子14と接続端子15の接触を
良好にするために設けた突起である。
み16と弾性的に嵌合し、前記外部端子14と弾性をも
って接触するようになっている。17は蓋、18はLC
CIOを押圧して外部端子14と接続端子15の接触を
良好にするために設けた突起である。
次に〔本実施例2〕のソケットを例に作用について説明
する。LCCl 0をソケット本体9内に収納して蓋1
7を締め、各外部端子14とコンタクトピン12とを導
電体13及び接続端子15を介して電気的に接続する。
する。LCCl 0をソケット本体9内に収納して蓋1
7を締め、各外部端子14とコンタクトピン12とを導
電体13及び接続端子15を介して電気的に接続する。
この状態のソケット19を第4図A側に配設しているロ
ーダ部に多数個セットしてお(。そして、θの角度で傾
斜した搬送台20に送出し、B側にある測定部(図示せ
ず)に搬送する。そして測定部においてソケット19の
コンタクトピン12を介してLCC10の各種試験を行
なう。なお、実施例1および2のソケットは、国際標準
外形規格寸法、特にコンタクトピンのピッチが、規格寸
法内であることが好ましい。
ーダ部に多数個セットしてお(。そして、θの角度で傾
斜した搬送台20に送出し、B側にある測定部(図示せ
ず)に搬送する。そして測定部においてソケット19の
コンタクトピン12を介してLCC10の各種試験を行
なう。なお、実施例1および2のソケットは、国際標準
外形規格寸法、特にコンタクトピンのピッチが、規格寸
法内であることが好ましい。
(1) コンタクトピンなりIP状に形成したソケッ
トに面付は実装型の半導体装置を収納できるようにする
とともに、前記半導体装置の接続端子とコンタクトピン
を電気的に接続することにより、面付は実装型の半導体
装置をDIP型半導体装置と同様な装置にて試験、搬送
等を行なうことができるという効果が得られる。
トに面付は実装型の半導体装置を収納できるようにする
とともに、前記半導体装置の接続端子とコンタクトピン
を電気的に接続することにより、面付は実装型の半導体
装置をDIP型半導体装置と同様な装置にて試験、搬送
等を行なうことができるという効果が得られる。
(2) コンタクトピンをDIP型半導体装置のリー
ドと同様な規格範囲内に設けることにより、既存の試験
装置、例えばハンドラを用いることができるので、面付
は実装型半導体装置専用のハンドラを必要としないため
コストダウンを図ることができるという効果が得られる
。
ドと同様な規格範囲内に設けることにより、既存の試験
装置、例えばハンドラを用いることができるので、面付
は実装型半導体装置専用のハンドラを必要としないため
コストダウンを図ることができるという効果が得られる
。
(3)面付は実装型の半導体装置を収納して、試験。
搬送等を行なえるので、面付は実装型の半導体装置に外
部からの衝撃が直接に加わらないので、ワレやカケ、リ
ード曲がり等を防止することができるという効果が得ら
れる。
部からの衝撃が直接に加わらないので、ワレやカケ、リ
ード曲がり等を防止することができるという効果が得ら
れる。
(4)面付は実装型の半導体装置を、DIP型半導体装
置と同様なピッチでコンタクトピンを設けたソケットに
収納できるので、通常のビン挿入形式のプリント基板に
実装可能であり、面付は実装型の半導体装置の汎用性が
向上できるという効果が得られる。
置と同様なピッチでコンタクトピンを設けたソケットに
収納できるので、通常のビン挿入形式のプリント基板に
実装可能であり、面付は実装型の半導体装置の汎用性が
向上できるという効果が得られる。
以上本発明者によってなされた発明を実施例にもとづき
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ソケット本
体の材質はセラミック製やその他の材質であっても良い
。また、接続端子の形状は、面付は実装型半導体装置の
外部端子と接触できる形状であればどのような形状であ
っても良い。
具体的に説明したが、本発明は上記実施例に限定される
ものではな(、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。たとえば、ソケット本
体の材質はセラミック製やその他の材質であっても良い
。また、接続端子の形状は、面付は実装型半導体装置の
外部端子と接触できる形状であればどのような形状であ
っても良い。
以上の説明では主として本発明者によってなされた発明
をその背景となった利用分野である面付実装型の半導体
装置の試験、搬送技術に適用した場合について説明した
が、それに限定されるものでなく、例えばシュリンク型
、スキニイ型の半導体装置など国際標準外形でないもの
に適用することができる。
をその背景となった利用分野である面付実装型の半導体
装置の試験、搬送技術に適用した場合について説明した
が、それに限定されるものでなく、例えばシュリンク型
、スキニイ型の半導体装置など国際標準外形でないもの
に適用することができる。
第1図は本発明の一実施例であるソケットの斜視図、
第2図は第1図のI−I@断面図、
第3図は本発明の一実施例であるソケットの断面図、
第4図は本発明の一実施例であるソケットを用いた試験
方法説明図である。 1.9・・・ソケット本体、2・・・PLCC,3,1
1・・・凹部、4,14・・・外部端子、5a、15・
・・接続端子、5b、12・・・コンタクトピン、5c
、13・・・導電体、6,17・・・蓋、7.18・・
・突起、8・・・ロック機構、10・・・LCC,16
・・・窪み、20・・・搬送台。 代理人 弁理士 小 川 勝 男 第 1 図 第 2 図
方法説明図である。 1.9・・・ソケット本体、2・・・PLCC,3,1
1・・・凹部、4,14・・・外部端子、5a、15・
・・接続端子、5b、12・・・コンタクトピン、5c
、13・・・導電体、6,17・・・蓋、7.18・・
・突起、8・・・ロック機構、10・・・LCC,16
・・・窪み、20・・・搬送台。 代理人 弁理士 小 川 勝 男 第 1 図 第 2 図
Claims (1)
- 【特許請求の範囲】 1、半導体装置を収容する凹部を有し、デュアル・イン
・ライン型にコンタクトピンが形成されたソケット本体
と、前記半導体装置の外部端子と接続する接続端子と、
前記接続端子とコンタクトピンを電気的に接続する導電
体を有することを特徴とするソケット。 2、接続端子は弾性的に外部端子と接続できるような形
状に構成されていることを特徴とする特許請求の範囲第
1項記載のソケット。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29066185A JPS62150861A (ja) | 1985-12-25 | 1985-12-25 | ソケツト |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29066185A JPS62150861A (ja) | 1985-12-25 | 1985-12-25 | ソケツト |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62150861A true JPS62150861A (ja) | 1987-07-04 |
Family
ID=17758854
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP29066185A Pending JPS62150861A (ja) | 1985-12-25 | 1985-12-25 | ソケツト |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62150861A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014089712A (ja) * | 2012-10-29 | 2014-05-15 | Optosys Ag | オブジェクト識別用トランスポンダおよびその製造方法 |
-
1985
- 1985-12-25 JP JP29066185A patent/JPS62150861A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014089712A (ja) * | 2012-10-29 | 2014-05-15 | Optosys Ag | オブジェクト識別用トランスポンダおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0333374B1 (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
US6215322B1 (en) | Conventionally sized temporary package for testing semiconductor dice | |
US5260601A (en) | Edge-mounted, surface-mount package for semiconductor integrated circuit devices | |
US6198162B1 (en) | Method and apparatus for a chip-on-board semiconductor module | |
KR100270888B1 (ko) | 노운 굿 다이 제조장치 | |
US5644247A (en) | Test socket and method for producing known good dies using the test socket | |
US3319166A (en) | Fixture for securing and electrically testing an electronic component in flat package with coplanar leads | |
JPH10185947A (ja) | プローブ・アダプタ | |
KR20000016695A (ko) | 스택형 반도체 디바이스 패키지 | |
US5175496A (en) | Dual contact beam assembly for an IC test fixture | |
JPS62150861A (ja) | ソケツト | |
JP2002071750A (ja) | ハンドラー装置用キャリア,ハンドラー装置用プッシャー及びハンドラー装置 | |
US6433565B1 (en) | Test fixture for flip chip ball grid array circuits | |
JP3159950B2 (ja) | 半導体パッケージ実装用ソケット | |
KR100844486B1 (ko) | 반도체 칩 테스트 소켓 | |
JP3024943B2 (ja) | Qfpプラスチック表面実装半導体電力装置 | |
KR200311472Y1 (ko) | 반도체 패키지 테스트용 기판 커넥터 | |
JPH0878554A (ja) | Bga型半導体装置 | |
JPH03228356A (ja) | Icパッケージ | |
JPH07106383A (ja) | 接続装置 | |
JPH09129330A (ja) | 電子部品用ソケット | |
JPH04216653A (ja) | 半導体集積回路用パッケージおよびその実装方法 | |
KR20030046933A (ko) | 적층 패키지 | |
JP2002319467A (ja) | 半導体パッケージ特性測定用ソケット及び半導体パッケージ特性測定方法 | |
JPH10115659A (ja) | ベアチップテスト用治具 |