JPS62150559A - Ｐｃｍ信号記録再生装置及び再生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はＰＣＭ信号の記録再生に係り、特に回転ヘッド
を用いたテープレコーダに好適なＰＣＭ信号記録再生装
置に関する。

〔発明の背景〕

音声をＰＣＭ信号に変換して磁気テープ上に記録再生す
るＰＣＭ信号記録再生装置は、音声を高品質で記録する
ことができ、コピーを行なっても品質が劣化しないとい
う特徴がある。

このＰ　ＣＭ信号記録再生装置の一方式として。

特開昭５９−１６１１１号に記載のような回転ヘッドを
用いる方式がある。この方式では、トランクピッチを狭
くできるため記録密度を高くすることができる。

このようなＰＣＭ信号記録再生装置では、ＰＣＭ信号の
記録または再生とＡ／Ｄ変換器からの入力またはＤ／Ａ
変換器への出力を同時に行なう必要がある。入出力は、
サンプリング周期で常時行なう必要があり、記録再生は
別の周期で行なう必要がある。特に、再生時には再生信
号に含まれるジッタ成分をＲＡＭへの書込み時に吸収す
る必要がある。さらに、記録時の誤り訂正符号の付加及
び再生時の誤り訂正も同時に行なう必要がある。そこで
、従来は特開昭５９−１６１１１号に記載のように２系
統のＲＡ’Ｍを用意し、記録再生側と入出力側で交互に
切換えて使用していた。また、回転ヘッド方式ＰＣＭ信
号記録再生装置では複数のサンプリング周波数１例えば
４８ｋＨｚと３２ｋｌｌｚのＰＣＭ信号を記録すること
が考えられているが、従来はこの点について考慮されて
いなかった。

〔発明の目的〕

本発明の目的は１系統のＲＡ　Ｍで複数種類のサンプリ
ング周波数のＰＣＭ信号を記録または再生を行なうこと
のできるＰＣＭ信号記録再生装置を提供することにある
。

〔発明の概要〕

本発明は、ＲＡＭのアクセススロットを２種類のスロッ
トに分け、第１のスロットで記録信号の読出しまたは再
生信号の書込みを行ない。

第２のスロットでＡ／Ｄ変換器、Ｄ／／Ａ変換器への入
出力及び誤り訂正符号の付加、誤り訂正を行なうことに
より１系統のＲＡＭで記録または再生を行なっている。

さらに、入出力の回数を制御することにより複数種類の
サンプリング周波数に対応している。

〔発明の実施例〕

以下１本発明の一実施例を第１図により説明する。

第１図は、入力端子２８より入力される記録再生切換信
号によりＰＣＭ信号の記録または再生を行なうＰＣＭ信
号記録再生装置である。入力端子２９はサンプリング周
波数の切換信号の入力端子である。まず、記録を行なう
場合について説明する。

記録時には、入力端子２６より入力さ九たアナログ信号
がＡ／Ｄ変換器２５によりＰＣＭ信号に変換される。な
お、入力信号は他のＰＣＭ信号再生装置より出力される
ＰＣＭ信号あるいはＰＣＭ信号以外のディジタル信号で
あってもよい。この場合にはＡ／Ｄ変換器２５は不用で
ある。これは出力時も同様である。Ａ／Ｄ変換器２５に
より変換されたＰＣＭ信号は、パスライン２０を通して
ＲＡＭ２１に書込まれる。この時のＲＡＭ２１の書込み
アドレスは、入出力アトレス生成回路１７により生成さ
れる。なお。

ＲＡ　Ｍ　２　ＬへのＰＣＭ信号の書込み時に、同時に
誤り補正回路２３を通してＤ／Ａ変換器２４に入力する
ことにより、出力端子２７より記録信号のモニタを行な
うことができる。この時には、誤り補正回路２３は動作
しないように制御しておけばよい。

ＲＡＭ２１に書込まれたＰＣＭ信号は、訂正アドレス生
成回路１６で生成されるアドレスに従って読出され、パ
スライン２０を通して誤り訂正回路２２に入力されて誤
り訂正符号の生成が行なわれる。すなわち、誤り訂正回
路２２では、記録時には誤り訂正符号の生成が行なわれ
、再生時には誤り訂正符号によって再生信号中の誤りの
訂正を行なう。誤り訂正回路２２では、入力されたＰＣ
Ｍ信号に基づいて誤り訂正符号を生成し、生成された誤
り訂正符号をＲＡＭ２１に書込む。

誤り訂正符号の生成が行なわれた後に、ＲＡＭ２１に記
憶されているＰＣＭ信号及び誤り訂正符号は記録再生ア
ドレス生成回路１１で生成されるアドレスに従って読み
出され、パスライン２０及びインターフェース回路６を
通して記録回路５に入力される。記録回路５では、同期
信号、制御信号等の付加及び変調が行なわれる。

そして、記録アンプ４によって増幅された後に回転ヘッ
ド２によって磁気テープ１上に記録される。回転ヘット
２は、シリンダ上に１８０゜対向して取付けられたＡ、
８２個のヘッドによって構成されている。磁気テープ１
はシリンダに巻付けられており、巻付は角は通常１８０
゜以下、例えば９０°である。そして、ヘッドが磁気テ
ープ上にきた時に信号が記録される。

タイミング生成回路１５は発振回路１４で発振されるク
ロックによって各部の制御を行なうタイミング信号を発
生する。発振回路１４の発振周波数は、ＰＣＭ信号のサ
ンプリング周波数の整数倍に選ばれる。発振回路１０で
は記録信号の伝送レートに対応した周波数のクロックが
発振される。それて、このクロックに従ってＰＣＭ信号
及び誤り訂正符号を順次記録していく。

切換回路１８．１９はＲＡＭ２１のアドレスを切換える
ものである。また、サーボ回路１３は回転ヘッド２の回
転位相の制御を行なう。位置検出回路Ｉ２はシリンダの
位置を示す基准信号によりシリンダの位相を検出する。

そして、この基準信号に従って記録のタイミングを決定
する。

第２図は磁気テープ１上の記録パターンである。３０は
１本のトラックを示している。１トラツクには、Ｐ　Ｃ
Ｍ信号及び誤り訂正符号か複数個のブロック、例えば１
２８ブロツクに分割されて記録されている。第３図は１
ブロツクの構成である。３１は同期信号、３２はＰＣＭ
信号に関連した制御信号、３３は何番目のブロックであ
るかを示すブロックアドレス、３４はＰＣＭ信号及び誤
り訂正符号である。

第４図は、記録時のＰＣＭ信号の入力、誤り訂正符号の
生成及び記録のタイミングを示している。３５はＡ／Ｄ
変換器２５よりＲＡＭ２１への書込みタイミング、３６
は誤り訂正符号の生成のタイミング、３７はサーボ回路
１３の基準信号、３８は回転ヘッド２の位置検出信号、
３９はＲＡＭ２１より記録回路５への読出しタイミング
、４０は磁気テープへの記録タイミングである。３５，
３６．’３９における数字はＲＡＭ２１の記憶領域を示
している。すなわち、ＲＡＭ２１は４トラツク分のＰＣ
Ｍ信号及び誤り訂正符号を記憶する容量を持っており、
それぞれ第１の領域、第２の領域、第３の領域、第４の
領域としている。また、４０におけるＡ。

Ｂは記録するヘッドを示している。Ａ／Ｄ変換器２５よ
りＲＡＭ２１への書込みは、サンプリング周波数に応じ
た一定の周期で行なわれる。

例えば、ＰＣＭ信号のサンプリング周波数を４８ｋ）Ｉ
ｚとし、２チヤンネルのＰＣＭ信号を記録するとすると
、約１０μ８６Ｃに１回書込みを行なう必要がある。こ
こで、ＲＡＭ２１のアクセス周波数をサンプリング周波
数の６４倍、すなわち３，０７２ＭＩ（ｚとし、量子化
ビット数１６ビツトのＰＣＭ信号を８ビット単位で書込
むとすると、３２回のアクセスに２回の割合で書込みを
行なう必要がある。Ａ／Ｄ変換器２５よりＲＡＭ２１へ
の書込みは、３５に示すように回転ヘッドの１回転（３
６０°）で第１及び第２の領域へ書込み、次の１回転で
第３及び第４の領域へ書込まれる。この時、３６に示す
ように前の回転で第１及び第２の領域へ書込まれたＰＣ
Ｍ信号に対して誤り訂正符号の生成が行なわれる。第３
及び第４の領域に書込まれたＰＣＭ信号についても、同
様に次の１回転で誤り訂正符号の生成が行なわれる。誤
り訂正符号の生成が行なわれた後に、ＰＣＭ信号及び誤
り訂正符号は３９のタイミングでＲＡＭ２１より読出さ
れ、４０のタイミングで磁気テープ１上に記録される。

記録のタイミングは位置検出信号３８を基準として決め
られる。位置検出信号３８は、回転ヘッドが０°の位＠
（ヘッドＡが磁気テープ１上を走査し始める位置）を示
している。サーボ回路１３では、タイミング生成回路１
５によって生成された基準信号３７の立下りと位置検出
信号３８が一致するように回転ヘッド２の回転位相を制
御する。そして、記録再生アドレス生成回路１１では位
置検出信号３８を基準として記録タイミングを決定し、
ＲＡＭ２１よりＰＣＭ信号及び誤り訂正符号の読出しを
行なう。この読出しは、発振回路１０で発振される記録
レートに対応した周波数で行なわれる。なお、位置検出
信号３８の位置は、Ｏ°以外の位置であってもよい。ま
た、誤り訂正符号の生成のタイミング３６と記録時の読
出しタイミング３９が一部重なっているが、誤り訂正符
号の生成の順序と記録の順序を一致させておけば５記録
時には既に記録するＰＣＭ信号に対する誤り訂正符号の
生成を終わっているため問題ない。

第５図は、切換回路】９の切換タイミング、すなわち記
録のためのＰＣＭ信号及び誤り訂正符号の読出しとＡ／
Ｄ変換器２５よりＲＡＭ２１への書込み及び誤り訂正符
号の生成の切換タイミングである。４１は切換回路１９
の制御信号、４２はＲＡＭのスロットである。ここで、
制御信号４１が“１″の時に切換回路１８を選択し、“
０”の時に記録再生アドレス生成回路１１を選択すると
する。すなわち、スロット４３ではＡ／Ｄ変換器２５よ
りＲＡＭ２Ｌへの書込み及び誤り訂正符号の生成を行な
い、スロット４４では記録のためのＲＡＭ２１からのＰ
ＣＭ信号及び誤り訂正符号の読出しを行なう、第６図は
、切換回路１８の切換タイミング、すなわち、Ａ／Ｄ変
換器２５よりＲＡＭ２１への書込みと誤り訂正符号の生
成の切換タイミングである。、４５は切換回路１８の制
御信号であり、′１”の時に入出力アドレス生成回路１
７を選択し、“Ｏ″の時に訂正アドレス生成回路１６を
選択する。前述のように、ＰＣＭ信号の書込みは、６４
スロツトに２スロツトの割合で行なえばよい。スロット
４３について見ると、１６スロツトに２スロツトの割合
で行なえばよい。本実施例では、後述する再生時との兼
用を考えて、Ａ／Ｄ変換器２５よりＲＡＭ２１へのＰ　
ＣＭ　信号の書込みに１６スロツトの内の４スロツトを
割当てている。そして、残りの１２スロフトで誤り訂正
符号の生成、すなわち、　ＲＡＭ２Ｌと誤り訂正回路２
２との間のデータの転送を行なう。

第７図はインターフェース回路６の動作タイミングであ
る。４６は記録回路５に入力される記録データのタイミ
ングである。数字はデータの番号を示している。記録回
路５では、予め設定されている伝送レートでデータの記
録を行なう、ＲＡＭ２１のアクセス速度は、この記録伝
送レートに対して２倍以上の速度となるように設定する
。本実施例では、記録伝送レートを約ＩＭＨｚとしてお
り、ＲＡＭのアクセス速度（３，０７２ＭＨｚ）が約３
倍となるようにしている。インターフェース回路６では
、スロット４４でＲＡＭ２１より読出されたＰＣＭ信号
及び誤り訂正符号が４６で示すような記録伝送レートに
なるようにデータレートの変換を行なう。

第８図はインターフェース回路６の構成例である。５５
〜５９はラッチ回路、６０はアンド回路、６１はインバ
ータである。また、５ｏはＲＡＭ２１から読出されたデ
ータの入力端子、５１はスロットの切換信号４１の入力
端子、５２は読出し要求信号の出力端子、５３は記録回
路５へのデータの出力端子、５４は記録伝送レートに同
期したクロックの入力端子である。

以下、第９図のタイミング図に従って第８図のインター
フェース回路の動作を説明する。ラッチ回路５６では、
入力端子５４より入力されるクロック６６によってデー
タを順次ラッチして出力端子５３より出力する。したが
って、ラッチ回路５６でラッチする時に記録データがＲ
ＡＭ２１より読出されているように読出しを制御する。

ラッチ回路５６でデータをラッチした時。

ラッチ回路５８の出力信号６５は“１”となる。

この出力信号６５をラッチ回路５９でラッチし。

アンド回路６０でラッチ回路５９の出力と入力端子５１
より入力されるスロットの切換信号４１の論理積により
ラッチ回路５５のラッチクロック６４を生成する。ラッ
チ回路５５ではラッチクロック６４の立上りでＲＡＭ２
１より読出されたデータをラッチする。６３はラッチ回
路５５の出力を示している。ラッチ回路５５でデータを
ラッチした時、ラッチ回路５７の出力がｒｒ　ｌ　ｕと
なり、ラッチ回路５８をクリアし。

出力信号６５を１１０　Ｉ＋にする。また、ラッチクロ
ック６４はインバータ６１で反転され、出力端子５２よ
り出力される読出し要求信号６２を生成する。記録再生
アドレス生成回路１１では。

読出し要求信号６２が“１”になると、ＲＡＭ２１のア
ドレスを１つ進め、次のデータをＲＡＭ２１より読出す
。このようにして、第７図に示したデータレートの変換
を行なう。

以上述べたように、ＲＡＭ２Ｌにおける記録時の記録信
号の読出しとＡ／Ｄ変換器よりのＰＣＭ信号の書込み及
び誤り訂正符号の付加に専用のＲＡＭスロットを割当て
ることにより、１系統のＲＡＭでＰＣＭ信号の記録を行
なうことができる。

次に、第１図のＰＣＭ信号記録再生装置において再生を
行なう場合について説明する９再生時には、入力端子２
８より入力される記録再生切換信号により、切換回路３
が再生側に切換えられ１回転ヘッド２によって再生され
た再生信号は再生アンプ７によって増幅及び波形等化が
行なわれた後に再生回路８に入力される。

なお、記録再生切換信号は、ＲＡＭ２１の動作タイミン
グの切換、誤り訂正回路２２の動作の切換及びＡ／Ｄ変
換器２５の動作の禁止も行なう。

再生回路８では、ＰＣＭ信１号及び誤り訂正符号の復調
及び同期信号、制御信号の検出を行なう。再生回路８で
復調されたＰＣＭ信号及び誤り訂正符号は、インターフ
ェース回路９及びパスライン２０を介してＲＡＭ２１に
書込まれる。

書込み時のＲＡＭ２１のアドレスは、再生回路８で検出
された同期信号及び制御信号中のブロックアドレスを基
準として記録再生アドレス生成回路１１で生成する。

ＲＡＭ２１に書込まれたＰＣＭ信号及び誤り訂正符号は
、訂正アドレス生成回路１６で生成されるアドレスに従
って読出され、パスライン２０を通して誤り訂正回路２
２に入力されて誤り訂正が行なわれる。誤り訂正回路２
２で訂正されたＰ　ＣＭ信号は、再びＲＡＭ２１に書込
まれる。

誤り訂正が行なわれたＰＣＭ信号は、入出力アドレス生
成回路１７で生成させるアドレスに従ってＲＡＭ２１よ
り読出され、パスライン２０を通して誤り補正回路２３
に入力される。

誤り補正回路２３では、誤りできなかった誤りについて
、前後の値の平均値で置き換える平均値補間等の誤り補
正を行ない、Ｄ／Ａ変換器２４に出力する。そして、Ｄ
／Ａ変換器２４でアナログ信号に変換して出力端子２７
より出力する。なお、再生されたＰＣＭ信号は、アナロ
グ信号に変換せずに、そのまま他のＰＣＭ機器に出力し
てもよい。

記録再生アドレス生成回路１１、訂正アドレス生成回路
１６及び入出力アドレス生成回路１７におけるアドレス
の生成は、記録時に生成させるアドレスと再生時に生成
されるアドレスが同じであるため、記録時と再生時で同
一回路を共用することができる。

第１０図は、再生時の信号の再生、誤り訂正及びＰＣＭ
信号の出力のタイミングを示している。７０は磁気テー
プ１よりの再生タイミング、７１は再生回路８よりＲＡ
Ｍ２１への書込みタイミング、７２は誤り訂正タイミン
グ、７３はＲＡＭ２１より誤り補正回路２３への読出し
タイミングである。磁気テープ１よりの信号の再生は、
基準信号３７と同期して行なわれる。そして、タイミン
グ７１でＲＡＭ２１の第１から第４の領域の順次書込ま
れる。ＲＡＭ２Ｌに書込まれた再生信号について、タイ
ミング７２で誤り訂正を行なう。なお、再生信号の書込
みと誤り訂正のタイミングが一部重なっているが、再生
の順序と誤り訂正の順序を一致させておけば問題ない。

誤り訂正が行なわれたＰＣＭ信号は１次の回転ヘッドの
１回転（３６０’）で出力される。

切換回路１８及び１９の切換タイミングは記録時と同一
でよい。すなわち、第５図のスロット４３で誤り訂正及
びＲＡＭ２１より誤り補正回路２３へのＰＣＭ信号の読
出しを行ない、スロット４４で再生信号のＲＡＭ２１へ
の書込みを行なう。スロット４３では、第６図に示すよ
うに、１６スロツトの内の４スロツトをＰＣＭ信号の読
出しに、１２スロツトを誤り訂正時のＲＡＭ２１と誤り
訂正回路２２との間のデータの転送に割合でる。ＰＣＭ
信号の読出しは、１回の読出しで、１ワード１６ビツト
のＰＣＭ信号の上位８ビツト、下位８ビツト及び読出し
たＰＣＭ信号が誤っているかどうかを示す２個のフラグ
の４個のデータを読出す。すなわち、１回の読出しでＲ
ＡＭ２１を４回アクセスする。

第１１図はインターフェース回路９の動作タイミングで
ある。７４は再生回路８より出力される再生データのタ
イミングであり、再生伝送レートは記録時と同様に約Ｉ
ＭＨｚである。第１１図に示すように、再生時には記録
時の第７図の変換の逆の変換を行なう。

第１２図はインターフェース回路９の構成例である。８
４〜８８はラッチ回路、８９はバッファである。また、
８０は再生回路８から出力された再生データ７４の入力
端子、８１は再生データに同期した再生クロックの入力
端子、８２はＲＡＭ２１へのデータの出力端子、８３は
スロットの切換信号４１の入力端子である。

以下、第１３図のタイミング図に従って第１２図のイン
ターフェース回路の動作を説明する。

ラッチ回路８４では、入力端子８０より入力された再生
データ７４を入力端子８１より入力された再生クロック
９０でラッチする。９１はラッチ回路８４の出力を示し
ている。ラッチ回路８４でデータをラッチした時、ラッ
チ回路８６の出力信号９２は“′１″となる。この出力
信号９２をラッチ回路８８でスロット切換信号４１によ
りラッチし、アンド回路６０でラッチ回路８８の出力と
スロット切換信号４１の論理積によりラッチ回路８５の
ラッチクロック９３を生成する。９４はラッチ回路８５
の出力を示している。ラッチ回路８５でデータをラッチ
した時、ラッチ回路８７の出力は“１”となり、ラッチ
回路８６をクリアし、出力信号９２を“０″にする。バ
ッファ８９は、スロット切換信号４１が０”の時、すな
わち、スロット４４の時にラッチ回路８５にラッチされ
ている再生データを出力端子８２よりＲＡＭ２１に出力
する。このようにして、第１１図に示したデータレート
の変換を行なう。

第１４図は入出力アドレス生成回路１７の構成例である
。１００，１０２はカウンタ、１０１はラッチ回路、１
０４は論理和回路、１０５はインバータ、１０６はデコ
ート回路である。

本実施例は、サンプリング周波数が４８ｋＨｚ及び３２
ｋＨｚの２種類ＰＣＭ信号を記録再生する場合の例を示
している。

入力端子２９はサンプリング周波数切換信号の入力端子
であり、４８ｋＨｚの時は、“１″。

３２ｋｌ（ｚの時は、“０”となる。入力端子１０７は
タイミング生成回路１５より出力されるクロックの入力
端子であり、第６図の４５と同じ信号が入力される。１
０８は入出力アドレスの出力端子であり、入出力アドレ
スを切換回路１８に出力する。１０９は誤り補正回路２
３、Ｄ／Ａ変換器２４及びＡ／Ｄ変換器２５の制御クロ
ックを出力する。

以下、第１５図のタイミング図に従って動作を説明する
。第１５図は出力端子１０９より出力されるクロックの
タイミングを示している。

まず、サンプリング周波数が４８ｋＨｚの時には、入力
端子２９よりパ１”が入力されているため、カウンタ１
０２はリセットされている。したがって、ラッチ回路１
０１の出力も“１″となり入力端子１０７より入力され
たクロック信号４５がそのまま出力端子１０９より出力
される。

また、このクロック信号によりカウンタ１００がカウン
トアツプされる。カウンタ１００の値はデコード回路１
０６に入力され、入出力アドレスが生成され出力端子１
０８より出力される。

すなわち、入出力タイミング毎に新しいアドレスが生成
されて出力される。

サンプリング周波数が３２に＆の時には、入力端子２９
より０”が入力されているため。

カウンタ１０２は３分周回路として動作する。

したがって、ラッチ回路１０１の出力は、３クロツクに
１回の割合で１′″となり、出力端子１０９より出力さ
れるクロックは第１５図の１１０のようになる。すなわ
ち、カウンタ１００におけるカウントアツプ及び誤り補
正回路２３、Ｄ／Ａ変換器２４、Ａ／Ｄ変換器２５の動
作は入出力タイミングの３回に２回となり。

ＰＣＭ信号の入出カレートをサンプリング周波数が４８
ｋＨｚの時の２／３にすることができる。

なお、サンプリング周波数の比が異なる時でも、比がｍ
：ｎ（ｍ＞ｎ）の時に入出力タイミングのｍ回にｎ回だ
け入出力を行なえばよい。

以上述べたように、ＲＡＭ２１における再生時の再生信
号の書込みと誤り訂正及びＰＣＭ信号の出力に専用のＲ
ＡＭスロットを割当てることにより、１系統のＲＡＭで
ＰＣＭ信号の再生を行なうことができ、異なるサンプリ
ング周波数のＰＣＭ信号にも対応できる。また、記録時
と再生時でＲＡＭアドレス生成回路を共用することがで
きる。

なお、切換回路１８及び１９は、１個の３人力の切換回
路を用いてもよい。

第１６図は本発明のＰＣＭ信号再生装置の一実施例であ
る。動作は第１図の回路の再生時と同じである６すなわ
ち、第１図のＰＣＭ信号記録再生装置より記録回路及び
Ａ／Ｄ変換器を取除くことによって再生専用回路を構成
することができる。また、記録専用回路も同様に再生回
路及び誤り補正回路、Ｄ／Ａ変換器を取除くことによっ
て構成できる。

〔発明の効果〕

本発明によれば、１系統のＲＡＭでＰＣＭ信号の記録再
生を行なうことができる。また、サンプリング周波数の
異なるＰＣＭ信号の記録再生にも対応することができる
。

【図面の簡単な説明】

第１図は本発明のＰＣＭ信号記録再生装置の一実施例を
示す図、第２図は磁気テープ上の記録パターン図、第３
図はブロック構成図、第４図は記録時のタイミング図、
第５図は切換回路１９のタイミング図、第６図は切換回
路１８のタイミング図、第７図はインターフェース回路
６のデータ変換を示す図、第８図はインターフェース回
路６の一構成例を示す図、第９図は第８図の回路のタイ
ミング図、第１０図は再生時のタイミング図、第１１図
はインターフ呈−ス回路９のデータ変換を示す図、第１
２図はインターフェース回路９の一構成例を示す図、第
１３図は第１２図の回路のタイミング図、第１４図は入
出力アドレス生成回路１７の一構成例を示す図、第１５
図は第１４図の回路のタイミング図、第１６図は本発明
のＰＣＭ信号再生装置の一実施例を示す図である。 ５・・・記録回路、６，９・・・インターフェース回路
、８・・・再生回路、１０．１４・・・発振回路。 １１・・・記録再生アドレス生成回路、１５・・・タイ
ミング生成回路、１６・・・訂正アドレス生成回路。 １７・・・入出力アドレス生成回路、１８．１９・・・
切換回路、２１・・・ＲＡＭ、２２・・・誤り訂正回路
。 ２３・・・誤り補正回路、２４・・・Ｄ／Ａ変換器。 ２５・・・Ａ／Ｄ変換器、１００・・・カウンタ。 １０１・・・ラッチ回路、１０２・−カウンタ。 １０４・・・論理和回路、１０５・・・インバータ。 １０６・・・デコード回路。

Claims (1)

【特許請求の範囲】
1. １、サンプリング周波数がｆまたはｎ／ｍ×ｆのＰＣＭ
   信号、ＰＣＭ信号の誤りを訂正する誤り訂正符号及びＰ
   ＣＭ信号に関連した信号を記録媒体に記録再生する記録
   再生回路と、記録再生するＰＣＭ信号及び誤り訂正符号
   を記憶しておく記憶回路と、前記記憶回路の書込み及び
   読出し時のアドレスを制御するアドレス制御回路と、記
   録時の誤り訂正符号の生成及び再生時の誤り訂正を行な
   う訂正回路よりなるＰＣＭ信号記録再生装置において、
   前記アドレス制御回路は、記録再生時のＰＣＭ信号の読
   出しまたは書込みアドレスを生成する記録再生アドレス
   生成回路と、前記訂正回路との間のデータの転送を行な
   うためのアドレスを生成する訂正アドレス生成回路と、
   ＰＣＭ信号の入出力のための書込みまたは読出しアドレ
   スを、サンプリング周波数がｆのＰＣＭ信号を記録再生
   する時には各入出力タイミングで生成し、サンプリング
   周波数がｎ／ｍ×ｆのＰＣＭ信号を記録再生する時には
   入出力タイミングのｍ回にｎ回の割合で生成する入出力
   アドレス生成回路と、前記記録再生アドレス生成回路、
   前記訂正アドレス生成回路及び前記入出力アドレス生成
   回路で生成されたアドレスを順次選択して前記記憶回路
   のアドレスとして出力するアドレス切換回路よりなるこ
   とを特徴とするＰＣＭ信号記録再生装置。