JPS62148882A - 時間計測装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 イ、「発明の目的」 〔産業上の利用分野〕 本発明は、スタート端数時間パルスとストップ端数時間
パルスとを時間電圧変換器に加えてパルス幅を電圧値に
変換し、プロセッサにてこの電圧値に基づく信号に演算
を加えることで端数時間を算出し、被測定時間を計測す
る装置に関する。更に、詳述すると、この時間電圧変換
器の非直線性を補正する手段に改良を加えた装置に関す
るものである。

（従来の技術） 一般に、時間幅を高精度で測定するには、次のような原
理が採用されている。被測定時間幅Ｔχで開放となるよ
うなゲートに、周期Ｔｏのクロック信号を通し、そのク
ロックの通過個数Ｎをカウントする。そして、ＮＴｏを
時間幅とするものである。

この方法は、！！？に言うと、ＴＸ−ＮＴｏとはならず
、Ｔχ〜ＮＴｏである。これは、通常、ＴＸがＴＯで割
切れず、小さい端数の時間が存在するからである。これ
を第５図に示す。第５図において、ΔＴ１はＴχの立上
がりエツジから、その直後に発生するクロックＣｏまで
の端数の時間であり、ΔＴ２はＴ　ｘの立下りエツジか
ら、その直後に発生するクロックＣＴＬまでの端数の時
間である。そして、クロック信号ＣＯとＣＴＬの間の期
間ゲートを聞１１ｉ［第５図の（ニ）参照］して、通過
するクロックの数をカウントする。その期間にお（）る
クロックの数をＮとすると［第５図の（ホ）］時間幅Ｔ
χは（１）式で表わされる。

Ｔ　χ　　＝　　Ｎ　　Ｔ　　ｏ　　　＋　Δ　Ｔ＋　
　　−Δ　Ｔ　２　　　　　　　　　　　　　　　　　
　　　　（１ン従って、端数の時間ΔＴ１とΔＴ２を測
定すれば、クロックの周期Ｔｏ以上の分解能で時間幅Ｔ
ｘの測定が可能となることが（１）式から分る。

従来この端数時間６丁を測定することができる手段とし
て、端数時間の間、定電流を積分器に加えて端数時間を
一旦電圧に変換し、更にこれをへ〇変換器を介してデジ
タル信号に変換し、プロセッサにて演算を施して端数時
間を求めることが行なわれている。例えば、端数時間Δ
Ｔ＋＋ΔＴ２の期間、積分を行なって、これを電圧υ鵞
、υ２へ変換したとげると、電圧ｖ１．υ２は、次式で
＝　ｃ　（Ｉ　　Ｊ　ａ　）ΔＴ＋＋Δυｏ（３）ｉＢ
＝バイアス電流 Δυ。：オフセット電圧 Ｃ：積分コンデンナ容量 Ｉ：積分定電流 υ２−−（ＪｉＢ）ΔＴ２＋Δ？Ｊ　ｏ　　　　（４）
〈ΔＴ言−ΔＴ２　）を得るため、（３）、（４ン式か
らｖｌ−υ２を演算する。

？Ｊ、−？Ｊ２−上値Ｉ　　１Ｂ）（ΔＴＩ　　Ａｒ１
　）上式から分るように（ΔＴ、−ΔＴ２　）はバイア
ス電流ｉＢや積分コンデンサＣにより影響を受けるので
、高精度に端数時間を測定するためには、これを除去す
る必要がある。

そこで、従来はパルス幅ｔ０．２ｔ０が正確に分かつて
いるパルスを時間電圧変換器に加えて、（５）式の電圧
υ１を得る。

一工（Ｉ　　ｕａ）ｔ。

ｃ（５） そして、（？Ｊ＋　−υ２）／？Ｊｙを演算し影響を除
去している。

（発明が解決しようとする問題点） 以上の手段は、時間電圧変換器における時間電圧変換特
性に直線性があると仮定したものである。

しかし、微小な時間の領域においては、積分時間と出力
電圧との間に正確な直線性がないため誤差が生ずる。こ
れを第６図を用いて説明する。第６図は横軸に時間（パ
ルス幅）をとり、縦軸に時間電圧変換器の出力電圧をと
った図である。図から分るように、積分の開始初期にお
いて出力電圧の上昇速度が理論値より小さくなる。更に
、室温の変化あるいは経年変化などによって積分定数が
変化するので測定値に誤差が含まれる。

本発明は、以上の点に鑑みてなされたちのであり、その
目的は時間電圧変換器の非直線性を適切に補正すること
ができる時間計測装置を提供することである。

口、「発明の構成」 （問題点を解決するための手段） 本発明は、上記問題点を解決するために、スタート端数
時間パルスとストップ端数時間パルスとを時間電圧変換
器に加えてパルス幅を電圧値に変換し、ブロセッ）すに
てこの電圧値に基づく信号に演算を加えることで端数時
間を算出し、被測定時間幅を計測する装置において、異
なるパルス幅の信号を出力することができる可変パルス
幅発生器と、 プロセッサでの演算結果を格納するメモリ手段とを備え
、可変パルス幅発生器で出力する種々のパルス幅に対す
る時間電圧変換器の出力電圧との関係データをメモリ手
段に格納し、このパルス幅：電圧のデータを利用して、
時間電圧変換器の非直線性を補正演算するようにしたち
のである。

〔実施例〕

以下、図面を用いて本発明の詳細な説明する。

第１図は、本発明の要部である端数時間測定回路周辺の
構成例を示した図である。また、第２図は本発明に係る
時間計測装置のブロック図を示したものであり、第３図
は可変パルス幅発生器の具体的構成例を示した図であり
、第４図はタイムチャーｌ−である。

まず、第２図を用いて本発明に係る時間４測装置の全体
を説明する。同図において、１０は入力アンプであり、
入力端子ｐ１から導入した被測定の時間幅を持つ信号を
波形整形して、第４図（１）に示すような矩形波に整形
する。２０は制御回路であり、被測定の時間幅Ｔχを持
つ入力アンプ１０からの信号Ｓ１とクロック信号Ｓ２と
を導入し、端数時間に相当するパルス幅の端数時間パル
ス信号Ｓ３と、ゲーティングクロック信号Ｓ４とを出力
することができる。３０はカウンタであり、制御回路２
０から導入したゲーティングクロック信号Ｓ４が成るレ
ベルをよぎる回数を計測する。４０はクロック発生器で
あり、周期１．の時間暴準となるクロック信号ｓ２を発
生する。、５０は端数時間測定回路であり、Ｉｔｌｔｉ
ｌ＠間パルス信号全パルス信号数時間を゛電圧１１ｔ１
に変換した信号を出力する）ｊ！能を有したものである
。Ｇｏはプロセッサ（例えばマイクロプロセッサ）でお
り、カウンタ３０と端数時間測定回路５０から信号を導
入し、被測定の時間幅Ｔｘを算出するための演算を行な
うものである。特に本発明においては、ＡＤ変換器を介
して導入した信号の補正演算を行なうとともに、後述す
る可変パルス幅発生器に対してパルス幅の指定も行なう
。６１はプロセッサ６０で演算した結果を格納しておく
メモリである。

第１図において、１は時間電圧変換器であり、導入した
信号Ｓ３のパルス幅に相当して電圧が変化する信号を出
力するものである。具体的には、例えば、ミラー積分器
と定電流源とコンデンサ（図示せず）のようなもので構
成され、印加されたパルス幅信号の期間、コンデンサを
定電流で充電あるいは放電させて、パルス幅（時間）に
比例した電圧信号を出力できるものである。

３は時間電圧変換器１の出力電圧を次段に伝えるバッフ
ァ回路である。

５はバッファ３を介して導入した時間電圧変換器１の出
力をデジタル信号に変換するＡＤ変換器である。このＡ
Ｄ変換器５は本発明に係る分野においては、高速性が要
求されるので、通常、フラッシュ形（全並列形）ＡＤ変
換器が用いられる。

ＡＤ変換器５の出力は、プロセッサ６０に加えられる。

７は可変パルス幅発生器であり、プロセッサＧ。

からの信号により指定されたパルス幅のパルスを発生さ
せるものである。

８は被測定の端数時間パルス信号と可変パルス幅発生器
の出力信号とを選択するスイッチである。

以、ヒのように構成された第１図、第２図の回路の動作
を説明する。

第２図の入力端子ｐ１に印加された被測定の時間幅を有
する信号は、入力アンプ１０で波形整形され、第４図の
（１）のような信号となって、制御回路２０に導入され
る。制御回路２０では、第４図（１）の１５号の立上が
りエツジと立下りエツジとで、それぞれ第４図（ｉｌＱ
に示すようにスタート端数時間パルス（パルス幅ΔＴ＋
）とストップ端数時間パルス（パルス幅ΔＴ２　）を出
力する。なお、第４図で示した△Ｔ＋、ΔＴ２は、第５
図で示した△１゛ｖ、ΔＴ２と比較して、１クロック分
、パルス幅が広い。

これは、スイッヂング素子などの特性による影響を防止
するための公知技術である。しかし第４図と第５図とは
、本明細書で論じている点に関しては何等異なることは
ない。その理由は、（ΔＴ。

−△Ｔ２）の演算をすれば、１クロック分はギャンセル
されるからである。また、制憤り回路２０では、クロッ
ク発生器４０からクロック信号Ｓ２を導入し、第５図で
説明したように、被測定信号（第５図（イ））の立上が
りエツジと立下りエツジの後に生ずるクロック信号Ｃｏ
とＣＴＬの期間、開放どなるゲート回路（図示せず）を
有しており、このゲート回路を通過するゲーティングク
ロック信号ｓ４をカウンタ３０に出力する。

このゲーティングクロック信号ｓ４はカウンタ３０で計
＠（力Ｃクント数Ｎ）され、その（裔プロセッサ６０に
て、（１）式で示すＮＴｏの演算が施される。

一方、第１図で示した端数時間測定回路とその周辺回路
では、時間電圧変換器の非直線性を補正するために、次
のような動作を端数時間の測定前に行なう。この場合、
スイッチ８は端子す側に接続されている。

プロセッサ６０から可変パルス幅発生器７へ信号を送り
、種々のパルス幅の信号を発生させる。可変パルス幅発
生器７は、例えば、第３図のように構成することができ
る。即ち、導入した基準パルスＳ８の位相を各タップ（
ｊｐ＋〜ｊｌｌｕ　＞ごとに段階的に遅延することがで
きる遅延線７１を備えている。

遅延線７１の入力端子ｐＯに加えた信号に対して、タッ
プｊｐ＋からは遅延量の少ない信号が取出され、タップ
ｊｌ）ｎからは遅延量の大きな信号が取出される。そし
て、遅延線１１の各タップの信号を任意に選択して取出
すことができるようにマルチプレクサ７２を接続する。

従って、プロセッサ６０からこのマルチプレフナ７２を
制ｇＩ］する信号Ｓ７を送信すると、マルチプレクサ７
２からは、遅延線１１に入力した基準パルスＳ８に対し
て、指定された位相遅れのパルス信号を次段のオアゲー
ト７３に出力することができる。オアゲート７３では、
プロセッサ６０からの制御に従って位相が遅れたこのマ
ルチプレフナ７２の出力信号と、１４　壁パルスとの論
理和をとっているので、その出力として、位相が遅延さ
れた分に引当するパルス幅の信号を出力することができ
る。

このように、プロセッサ６０の制御により、パルス幅の
異なる信号が次々に可変パルス幅発生器７から出力され
、スイッチ８の接点すを介して時間電圧変換器１に加え
られる。時間電圧変換器１では、その変換特性に従って
、第６図に示す如く、パルス幅ｔ１の時はｖｌ、パルス
幅ｔ２の時は■２のように電圧信号を出力する。これを
ＡＤ変換器５でデジタル信号に変換して、プロセッサ６
０は、ｔ、・・・■Ｉ＋ｊ２・・・ｖ２のように対応し
てメモリ６１へ格納する。

以上のように、時間電圧変換器１における時間（パルス
幅）：電圧の関係データをメモリ６１に格納した後、ス
イッチ８を端子ａ側に接続する。

時間電圧変換器１は第４図（めに示すような動作曲線で
、端数時間パルス（ΔＴＩ＋ΔＴ２　）を電圧に変換す
る。例えば、八Ｔ１の時は電圧ｖ、であり、ΔＴ２の時
は電圧ｖ２である。

ここで、バイアス電流ｉＢと積分コンデンサ容量Ｃの影
響を除去するため、前記（５）式で示した、既知の時間
（パルス幅）に対する電圧のデータを求めなければなら
ないが、本発明では、メモリ６１に格納されているデー
タを利用する。例えば、υ１−υ２＝υＰの電圧が第６
図のように■２とＶ３の間であると仮定する。この場合
、点１’Ｖ２と点ｔＶ３の間を直線近似し、電圧υＰに
対応する時間として１ｐを１ｑる。このようにして、Ｆ
７られた既知の時間：電圧のデータ、即ち、ｔＰ：υＰ
を用いて、（６）式の演算を行なえば、時間電圧変換器
１の非直線性を補正した時間（Δ丁、−ΔＴ２）が１９
られる。なぜなら、ｔｐ：υＰの値は、今、問題として
いる時間電圧変換器の特性により得られたデータだから
でおる。

この結果、本発明においては、時間電圧変換器１として
線形の特性を有する必要性はなくなり、例えば、抵抗と
コンデンサのみからなる単純な回路でも良いことになる
。

なお、以上では（ΔＴ１−ΔＴ２　）を変換した電圧υ
Ｐに対応する時間を痺出するに当たり、点ｔｖ２とｔＶ
３との間を直線近似により求めるとして説明したが、本
発明をこの説明に限定するものではない。例えば、電圧
υｐに近い方のデータ電圧（例えばＶ３）と時間（ｔ３
　）のデータを採用して、（６）式の演算を施しても、
時間電圧変換器の非直線性をかなり的確に補正すること
ができる。

また、以上に説明した、時間電圧変換器の直線性測定（
スイッチ８を接点すに接続）は、端数時間を測定するご
とに行なう必要はない。例えば、１日に１回、本発明の
装置を使用する開始時に行なう程度で良い。

ハ２　「本発明の効果」 以上述べたように、本発明によれば次の効果が得られる
。

本発明は、可変パルス幅発生器を備え、この出力を時間
電圧変換器に加えることにより時間電圧変換器の特性を
予め測定している。そして、このデータで補正演算をし
ているので、時間電圧変換器は、線形である必要がなく
、例えば、抵抗とコンデンナのように（Φ簡単な回路で
も時間電圧変換器として使用することができる。また、
温度や経年変化によりその時間−電圧変換特性が変って
も適切に補正することができる。

【図面の簡単な説明】

第１図は本発明の要部である端数時間測定回路とその周
辺の構成例を示した図、第２図は本発明に係る時間計測
装置のブロック図、第３図は可変パルス幅発生器の構成
例を示した図、第４図はタイムチャート、第５図は一般
的な時間幅のｆｆｔ測原理を示す図、第６図は時間電圧
変換器にお（ブる時間：電圧の特性例を示した図である
。 １・・・時間電圧変換器、５・・・ＡＤ変換器、７・・
・可変パルス幅発生器、８・・・スイッチ、６０・・・
プロセッサ、６１・・・メモリ。 宕／図 箔２図 ｌ 第３図 箔４図 ｈ−ｆＱ　−１ Ｏｒ）７０ックイ言号　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　１　　　　　　　　
　　　　−（ｍ）塙数吟開　　　　　　　　　　　　　
　　　　　　　　　　　−、ｉ−・ ノずルス ！：Ｉ 下く【ｉ−°丁　　　　　　　　１ １．、、、咽−扛　　　　　　１１／１１第　　５　図 ＄乙図

Claims (1)

【特許請求の範囲】
1. （１）スタート端数時間パルスとストップ端数時間パル
   スとを時間電圧変換器に加えてパルス幅を電圧値に変換
   し、プロセッサにてこの電圧値に基づく信号に演算を加
   えることで端数時間を算出し、被測定時間を計測する装
   置において、 異なるパルス幅の信号を出力することができる可変パル
   ス幅発生器と、 プロセッサでの演算結果を格納するメモリ手段とを備え
   、可変パルス幅発生器で出力する種々のパルス幅に対す
   る時間電圧変換器の出力電圧との関係データをメモリ手
   段に格納し、このパルス幅：電圧のデータを利用して、
   時間電圧変換器の非直線性を補正演算するようにしたこ
   とを特徴とする時間計測装置。