JPS62145912A - Pulse generating circuit - Google Patents
Pulse generating circuitInfo
- Publication number
- JPS62145912A JPS62145912A JP60288135A JP28813585A JPS62145912A JP S62145912 A JPS62145912 A JP S62145912A JP 60288135 A JP60288135 A JP 60288135A JP 28813585 A JP28813585 A JP 28813585A JP S62145912 A JPS62145912 A JP S62145912A
- Authority
- JP
- Japan
- Prior art keywords
- time
- resistor
- capacitor
- pulse
- time constant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 12
- 238000007599 discharging Methods 0.000 claims abstract description 6
- 238000005070 sampling Methods 0.000 description 15
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Landscapes
- Pulse Circuits (AREA)
- Manipulation Of Pulses (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、例えばシンクパルスからフェーズエラー電圧
をサンプリングするためのパルスを発生させる際に用い
るパルス発生回路に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a pulse generation circuit used, for example, when generating a pulse for sampling a phase error voltage from a sync pulse.
従来この種のサンプリング方法としては、第3囚に示す
ように、同図(a)に示すようなシンクパルスに対し、
同図(b)に示すようなパーストゲートパルスを同図(
d)に示すようにそのままサンプリングパルスとして用
い、同図(C)に示すようなフェーズエラー電圧をサン
プリングする方法と、第4図に示すように、同図(b)
に示すパーストゲートパルスの立上りを、同図(e)に
示すように微分し、過当なスレッショルド電圧vthで
スライスしたものを同図(d)に示すようにサンプリン
グパルスとして用いる方法とがあった。Conventionally, this type of sampling method, as shown in Figure 3, uses a sync pulse as shown in (a) of the same figure.
The burst gate pulse as shown in the figure (b) is
As shown in Fig. 4(b), there is a method of sampling the phase error voltage as shown in Fig. 4(c) by directly using it as a sampling pulse as shown in Fig.
There is a method in which the rising edge of the burst gate pulse shown in FIG.
しかし、上述した第1の従来技術では、■@3図(C)
に示したようにフェーズエラー電圧の後縁をサンプリン
グしてしまい正確なサンプリングができないこと、[有
]同図(d)に示したようなサンプリングパルスの立下
がり位置のずれで、サンプリング電圧が同図(c)に示
すようにv、0からvSlあるいはvS2というように
変動して正確なサンプリングができないこと、さらに■
バースト前のノイズによるエラーをサンプリングしてし
まう可能性があることなどの欠点があった。However, in the first conventional technology mentioned above, ■ @ Figure 3 (C)
As shown in figure (d), the trailing edge of the phase error voltage is sampled, making accurate sampling impossible. As shown in Figure (c), v fluctuates from 0 to vSl or vS2, making accurate sampling impossible;
This method has drawbacks such as the possibility of sampling errors due to noise before the burst.
また、第2の従来技術では、上記■と■の欠点は解決さ
れているものの、第4図(C)に示したように■の欠点
は依然として残る。すなわち、真にサンプリングしたい
電圧vSに対し% MSNがサンプリングされてしまう
おそれがある。Further, in the second prior art, although the above-mentioned drawbacks (1) and (2) have been solved, the drawback (2) still remains as shown in FIG. 4(C). That is, there is a possibility that % MSN may be sampled with respect to the voltage vS that is truly desired to be sampled.
この発明は、かかる問題点を解決するためになされたも
ので、シンクパルスから、発生位置と幅とを自由に設定
してパルスを発生することができるパルス発生回路を得
ることを目的とする。The present invention was made to solve this problem, and an object of the present invention is to provide a pulse generation circuit that can generate a pulse from a sync pulse by freely setting the generation position and width.
本発明は、τI =C,R1の時定数をもつ充放電回路
を有する第1のモノステープル・マルチ・バイブレータ
およびτユ=C,R,の時定数をもつ充放電回路を有す
る第2のモノステープル・マルチ・バイブレータの直列
回路としたものである。The present invention provides a first monostaple multivibrator having a charging/discharging circuit with a time constant of τI =C,R1 and a second monostaple multivibrator having a charging/discharging circuit with a time constant of τI =C,R. This is a series circuit of staple multi-vibrators.
両マルチバイブレータの充放電回路の時定数により、サ
ンプリングパルスの発生位置および幅はそれぞれ独立に
決定される。The generation position and width of the sampling pulse are independently determined by the time constants of the charging and discharging circuits of both multivibrators.
第1図は本発明の一実施例を示す回路図である。 FIG. 1 is a circuit diagram showing one embodiment of the present invention.
同図において、1は川1のモノステープル・マルチ・パ
イプレークであり、第1のコンデンサ11(容量値Ct
)および第1の抵抗器12(抵抗値R+ )からなる
、τt =C,R,の放電時定数をもつ回路を有してい
る。また2は第1のモノステープル・マルチ・パイプレ
ーク1に直列接続された第2のモノステープル・マルチ
・バイブレータであす、第2のコンデンサ21(容量値
C1)および第2の抵抗器22(抵抗値R2)からなる
、τ2 =C2R,の放電時定数をもつ回路を有してい
る。In the figure, 1 is the monostaple multi-pipe rake of river 1, and the first capacitor 11 (capacitance value Ct
) and a first resistor 12 (resistance value R+), the circuit has a discharge time constant of τt =C,R. 2 is a second mono-staple multi-vibrator connected in series to the first mono-staple multi-pipe rake 1, a second capacitor 21 (capacitance value C1) and a second resistor 22 (resistance The circuit has a discharge time constant of τ2 =C2R, which has a value R2).
次に、第2図を用いて本実施例の動作を説明する。Next, the operation of this embodiment will be explained using FIG. 2.
第2図(a)に示すような入力シンクパルスaの立下り
をトリガに、第1のモノステープル・マルチ・バイブレ
ータ1では、同図の)に示すようにτl =(:、 R
1の時定数による放電が始まり、スレッショルド電圧V
thlで決まる時刻t、において、この第1のモノス
テープル・マルチ・パイプレーク1は復帰する。Triggered by the fall of the input sync pulse a as shown in FIG. 2(a), in the first monostaple multi-vibrator 1, τl = (:, R
Discharge begins with a time constant of 1, and the threshold voltage V
At time t determined by thl, this first monostaple multi-pipe rake 1 returns.
一万、第2のモノステープル・マルチ・バイブレータ2
は、時刻t、における第1のモノステープル・マルチ・
バイブレータ1の出力の立上りをトリガに、第2図G)
に示すようにτzzctRtの時定数による放電が開始
する。Ten Thousand, Second Monostaple Multi-Vibrator 2
is the first monostaple multiple at time t,
Trigger the rise of the output of vibrator 1 (Fig. 2G)
As shown in FIG. 2, discharge starts with a time constant of τzzctRt.
この結果、第2図(d)K示すように、2つのモノステ
ープル・マルチ・パイプレーク1,2の出力として、時
刻t1からスレッショルド電圧V t h 2 テ決ま
る時刻t、までオンとなるサンプリングパルスが得られ
る。As a result, as shown in FIG. 2(d), the sampling pulse remains on as the output of the two monostaple multi-pipe rakes 1 and 2 from time t1 until time t when the threshold voltage V th 2 is determined. is obtained.
ここで、時刻t、は、スレッショルド電圧Vthtとの
関係において放電時定数τ、を変えることにより、つま
りはコンデンサ11の容量値C3と抵抗器12の抵抗値
R1と全変化させることにより調整できるが、このt、
を調整することにより、第2図(e)に示すようなフェ
ーズエラー電圧波形において、バースト前のノイズによ
るエラー電圧をサンプリングしないようにすることがで
きる。Here, the time t can be adjusted by changing the discharge time constant τ in relation to the threshold voltage Vtht, that is, by completely changing the capacitance value C3 of the capacitor 11 and the resistance value R1 of the resistor 12. , this t,
By adjusting , it is possible to avoid sampling the error voltage due to the noise before the burst in the phase error voltage waveform as shown in FIG. 2(e).
また、時刻1.はスレッショルド電圧Vth2との関係
において、放電時定数τ、を変えることにより、つまり
はコンデンサ21の容量値C2抵抗器22の抵抗値R1
とを変化させることにより調整できるが、このt2を調
整することに工す、7エーズエラー電圧をその後縁にか
かることなく適確にサンプリングできる(サンプリング
電圧Vs)。Also, time 1. By changing the discharge time constant τ in relation to the threshold voltage Vth2, that is, the capacitance value C2 of the capacitor 21 and the resistance value R1 of the resistor 22
By adjusting t2, it is possible to accurately sample the 7Aze error voltage without applying it to the trailing edge (sampling voltage Vs).
以上、フェーズエラー電圧サンプリング用のサンプリン
グパルスについて説明したが、本発明は、サンプリング
用に限らず、発生位置と幅とを任意に定める必要のある
すべての場合に適用可能である。Although the sampling pulse for phase error voltage sampling has been described above, the present invention is applicable not only to sampling but also to all cases where the generation position and width need to be determined arbitrarily.
以上説明したように、本発明は、それぞれτ1=C,R
,、τ2 ”C2ntの時定数をもつ充放電回路を有す
る第1および′p42のモノステープル・マルチ・パイ
プレークの直列回路で構成したことてより、シンクパル
スを入力として、任意の位置および幅のパルスを発生で
きる。As explained above, in the present invention, τ1=C, R
,, τ2 ” Since it is constructed with a series circuit of monostaple multi-pipelake of 1st and Can generate pulses.
第1図は本発明の一実施例を示す回路図、第2図はその
動作を説明するための波形図、第3図および第4図はそ
れぞれ従来のサンプリングパルスの発生方法を説明する
ための波形図である。
1.2・・・φモノステーブル・マルチ・パイブレーク
、11,21 ・・・・コンデンサ、12.22・・・
・抵抗器。
代 埋 人 大 岩 増 雄
第2図
t、 t2
第3図
(d) j−日玉一
第4図
(b)−口−
じ
::
(d)−」1−一FIG. 1 is a circuit diagram showing an embodiment of the present invention, FIG. 2 is a waveform diagram for explaining its operation, and FIGS. 3 and 4 are diagrams for explaining the conventional sampling pulse generation method. FIG. 1.2...φ Monostable multi pie break, 11,21...Capacitor, 12.22...
·Resistor. Figure 2 t, t2 Figure 3 (d)
Claims (1)
ステープル・マルチ・バイブレータの直列回路からなり
、第1のモノステープル・マルチ・バイブレータは、第
1のコンデンサおよび第1の抵抗器からなるτ_1=C
_1R_1(C_1は第1のコンデサの容量値、R_1
は第2の抵抗器の抵抗値)の時定数を有する充放電回路
を備え、第2のモノステープル・マルチ・バイブレータ
は、第2のコンデンサおよび第2の抵抗器からなるτ_
2=C_2R_2(C_2は第2のコンデンサの容量値
、R_2は第2の抵抗器の抵抗値)の時定数を有する充
放電回路を備えることを特徴とするパルス発生回路。It consists of a series circuit of first and second monostaple multi-vibrators with a sink pulse as a trigger input, and the first mono-staple multi-vibrator consists of a first capacitor and a first resistor. C
_1R_1 (C_1 is the capacitance value of the first capacitor, R_1
The second monostaple multi-vibrator includes a charging/discharging circuit having a time constant of τ (resistance value of the second resistor), and the second monostaple multi-vibrator includes a second capacitor and a second resistor.
A pulse generating circuit comprising a charging/discharging circuit having a time constant of 2=C_2R_2 (C_2 is a capacitance value of a second capacitor, R_2 is a resistance value of a second resistor).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60288135A JPS62145912A (en) | 1985-12-19 | 1985-12-19 | Pulse generating circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60288135A JPS62145912A (en) | 1985-12-19 | 1985-12-19 | Pulse generating circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS62145912A true JPS62145912A (en) | 1987-06-30 |
Family
ID=17726262
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60288135A Pending JPS62145912A (en) | 1985-12-19 | 1985-12-19 | Pulse generating circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS62145912A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851614A (en) * | 1981-09-24 | 1983-03-26 | Fujitsu Ltd | variable phase shift circuit |
-
1985
- 1985-12-19 JP JP60288135A patent/JPS62145912A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5851614A (en) * | 1981-09-24 | 1983-03-26 | Fujitsu Ltd | variable phase shift circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4772843A (en) | Time measuring apparatus | |
KR20040015383A (en) | Analog fir-filter | |
DE19616412A1 (en) | Appts. for detecting physical parameter to control sensor element to output electric signal esp. for acceleration sensor | |
US4482826A (en) | Programmable delay device | |
US2648766A (en) | Pulse width discriminator | |
US3590280A (en) | Variable multiphase clock system | |
US3942174A (en) | Bipolar multiple ramp digitisers | |
US3048714A (en) | Variable pulse width generating system | |
Szplet et al. | Subpicosecond-resolution time-to-digital converter with multi-edge coding in independent coding lines | |
US10833654B2 (en) | Oscillator circuit with comparator delay cancelation | |
JPS62145912A (en) | Pulse generating circuit | |
US4370569A (en) | Integratable single pulse circuit | |
US3189835A (en) | Pulse retiming system | |
JPS58121809A (en) | Amplifier circuit | |
US3069557A (en) | Function generator utilizing non-conducting side of a binary chain | |
US6204711B1 (en) | Reduced error asynchronous clock | |
JPS598919B2 (en) | bucket brigade shift register device | |
JP2622845B2 (en) | Delay time measurement circuit | |
JPS61251224A (en) | Burst gate pulse generating circuit | |
JPS61230522A (en) | Sample holding circuit | |
JPS5963821A (en) | Transition detector circuit | |
JPH0431771A (en) | Peak detector | |
JPH02128436A (en) | Charge transfer device | |
JPH0430813Y2 (en) | ||
Rochelle et al. | Current-mode time-to-amplitude converter for precision sub-nanosecond measurement |