JPS62137616A - power control device - Google Patents
power control deviceInfo
- Publication number
- JPS62137616A JPS62137616A JP60278315A JP27831585A JPS62137616A JP S62137616 A JPS62137616 A JP S62137616A JP 60278315 A JP60278315 A JP 60278315A JP 27831585 A JP27831585 A JP 27831585A JP S62137616 A JPS62137616 A JP S62137616A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- section
- control
- control device
- register
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012795 verification Methods 0.000 claims description 5
- 230000005856 abnormality Effects 0.000 description 13
- 238000003745 diagnosis Methods 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000001629 suppression Effects 0.000 description 2
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔概 要〕
電源部および下位の電源制御装置の電源を所定のシーケ
ンスによって投入または切断するレジスタ部からの制御
信号を記憶素子に記憶された制御情報に照合することに
より、必要に応じて、レジスタ部の診断を行い該電源の
誤投入、切断を防止すると共に、レジスタ部の異常と、
制御される電源部または下位の電源制御装置の異常とを
それぞれ切り分けるようにしたものである。[Detailed Description of the Invention] [Summary] By comparing a control signal from a register unit that turns on or off power to a power supply unit and a lower-order power supply control device according to a predetermined sequence with control information stored in a storage element. , If necessary, diagnose the register section to prevent the power from being turned on or off incorrectly, and to detect abnormalities in the register section.
It is designed to separate out abnormalities in the controlled power supply section or the lower power supply control device.
本発明は制御回路部からの電源の投入切断指令によって
レジスタ部を介して所定のシーケンスで電源の投入、切
断の制御を行う電源制御装置に係り、特に、必要に応じ
て該レジスタ部より出力される投入切断信号を照合する
ことにより、電源の誤投入および切断の防止およびレジ
スタ部の異常と電源部または下位の電源制御装置の異常
との切り分けを容易するよう形成した電源側′４Ｂ装置
に関する。The present invention relates to a power supply control device that controls power on/off in a predetermined sequence via a register section in response to a power on/off command from a control circuit section, and in particular, the present invention relates to a power supply control device that controls power on/off in a predetermined sequence via a register section. The present invention relates to a power supply side '4B device configured to prevent erroneous power supply and disconnection, and to easily distinguish between an abnormality in a register section and an abnormality in a power supply section or a lower power supply control device, by comparing input and disconnection signals.
電算機システムを構成する中央処理装置（ＣＰＵ）、主
記憶装置（ＭＳＵ）、チャネル処理装置（ＣＨＰ）など
の各装置に対する電源の投入、切断は電源制御装置によ
り供給すべき電源の種別によって所定のシーケンスにな
るように形成されている。The power supply control unit turns on and off the power to each device such as the central processing unit (CPU), main storage unit (MSU), and channel processing unit (CHP) that make up the computer system, depending on the type of power to be supplied. formed into a sequence.
このような電源制御装置としては、最近ではマイクロプ
ロセッサが用いられるようになり、制御はマイクロプロ
セッサに内臓された制御プログラムによって行うことに
より、構成の簡素化が図られている。Recently, microprocessors have come to be used as such power supply control devices, and the configuration is simplified by performing control using a control program built into the microprocessor.
しかし、このような電源の投入、切断が所定のシーケン
スによって行わなければ負荷を劣化または破損させる危
険があり、また、制御すべきレジスタ部に異常が生じた
場合、あたかも制御される電源部または下位の電源制御
装置に異常が生じたように見える。However, if the power supply is not turned on and off in accordance with a predetermined sequence, there is a risk of deteriorating or damaging the load, and if an abnormality occurs in the register section that should be controlled, the power supply section or lower It appears that an abnormality has occurred in the power control device.
したがって、このような電源の投入、切断の制御は常に
正常に行われることが重要でり、信頼性の高い制御が望
まれている。Therefore, it is important that such power on/off control is always performed normally, and highly reliable control is desired.
従来は第４図の従来のブロック図に示すように構成され
ていた。Conventionally, the configuration was as shown in the conventional block diagram shown in FIG.
上位の電源制御装置１０またはシステムサービス電源制
御装置１１の指令により制御回路部１かラレジスタ部２
−１〜２−Ｎのそれぞれに電源の投入指令が指令され、
それぞれのレジスタ部２−１〜２−Ｎより出力された投
入信号Ｓ１は電源部３−１〜３−Ｎまたは下位の電源制
御装置６−１〜６−Ｎに送出され、それぞれの電源部３
−１〜３−Ｎから負荷側（図示されていない）に対して
電源の供給が行われるように、また、下位の電源制御装
置６−１〜６−Ｎからは更に下位の電源制御装置（図示
されていない）に対して電源の供給指令が行われるよう
に構成されている。The control circuit section 1 or the register section 2 is
A power-on command is issued to each of -1 to 2-N,
The input signal S1 outputted from each of the register units 2-1 to 2-N is sent to the power supply units 3-1 to 3-N or the lower power supply control devices 6-1 to 6-N, and the power supply unit 3
-1 to 3-N supply power to the load side (not shown). (not shown).
電源部３−１〜３−Ｎまたは下位の電源制御装置６−１
〜６−Ｈに投入信号８１〜ＳＮを送出した状態で、電源
部３−１〜３−Ｎまたは下位の電源制御装置６−１〜６
−Ｎの出力が低下すると低電圧異常信号Ｓｌｌが制御回
路部１に送出される。Power supply units 3-1 to 3-N or lower power supply control device 6-1
6-H, power supply units 3-1 to 3-N or lower power supply control devices 6-1 to 6
-N decreases, a low voltage abnormality signal Sll is sent to the control circuit section 1.
制御回路部１はこの低電圧異常信号Ｓｌｌにより、投入
信号８１〜ＳＮを切断し、電源部３−１〜３−Ｎまたは
下位の電源制御装置６−１〜６−Ｎを低電圧異常から保
護するように形成されている。The control circuit section 1 disconnects the input signals 81 to SN in response to the low voltage abnormality signal Sll, and protects the power supply sections 3-1 to 3-N or the lower power control devices 6-1 to 6-N from the low voltage abnormality. It is formed to do so.
しかし、このような構成では、レジスタ部２−１〜２−
Ｎの異常でも、制御される電源部３−１〜３−Ｎまたは
下位の電源制御装置６−１〜６−Ｎから低電圧異常信号
Ｓｌｌが送出されるため、レジスタ部２−１〜２−Ｎが
異常なのか、電源部３−１〜３−Ｎまたは下位の電源制
御装置６−１〜６−Ｎが異常なのか切り分けができなか
った。However, in such a configuration, the register sections 2-1 to 2-2-
Even if there is an abnormality in the register section 2-1 to 2-N, the low voltage abnormality signal Sll is sent from the controlled power supply sections 3-1 to 3-N or the lower power supply control devices 6-1 to 6-N. It was not possible to determine whether the abnormality occurred in N or the power supply units 3-1 to 3-N or the lower power supply control devices 6-1 to 6-N.
また、レジスタ部２−１〜２−Ｈの診断を行う場合はレ
ジスタ部２−１〜２−Ｎに論理゛１′または′Ｏ′を書
込み、期待値と照合することで診断が行われる。この場
合、制御される電源部３−１〜３−Ｎまたは下位の電源
制御装置６−１〜６−Ｎはこの書込みによって投入また
は切断が行われ、制御すべき負荷側を劣化または破壊さ
せる危険があるため、例えば、レジスタ部２−１〜２−
Ｎから出力される投入信号８１〜ＳＮを抑止する抑止回
路を設け、投入信号８１〜ＳＮをカットして照合を行わ
なければならなくなる。Further, when diagnosing the register sections 2-1 to 2-H, the diagnosis is performed by writing logic "1" or "O" into the register sections 2-1 to 2-N and comparing them with expected values. In this case, the power supply units 3-1 to 3-N to be controlled or the lower power supply control devices 6-1 to 6-N are turned on or off by this writing, and there is a risk of deterioration or destruction of the load side to be controlled. For example, register sections 2-1 to 2-
It becomes necessary to provide a suppression circuit for suppressing input signals 81 to SN outputted from N, and to cut input signals 81 to SN to perform verification.
したがって、診断を行うタイミングに制約を受け、しか
も、稼働時には診断を行うことができない問題を有して
いた。Therefore, there is a problem in that the timing of diagnosis is restricted, and moreover, diagnosis cannot be carried out during operation.
第１図は本発明の原理ブロック図である。 FIG. 1 is a block diagram of the principle of the present invention.
第１図に示すように、制御情１１（Ｄ）をレジスタ部（
２）の書込みに同期して記憶する記憶素子（４）を設け
ると共に、必要に応じて、該記憶素子（４）から読み取
った制御情報（Ｄ）と該レジスタ部（２）から出力され
た投入切断信号（Ｓ）とを照合し、照合結果によってア
ラーム信号（ＡＬ）を出力する照合回路部（５）が具備
されるようにしたものである。As shown in FIG. 1, the control information 11(D) is stored in the register section (
A storage element (4) is provided which stores the data in synchronization with the writing of step 2), and if necessary, the control information (D) read from the storage element (4) and the input output from the register section (2) are provided. A verification circuit section (5) is provided which verifies the disconnection signal (S) and outputs an alarm signal (AL) according to the verification result.
このように構成することによって前述の問題点は解決さ
れる。With this configuration, the above-mentioned problems are solved.
即ち、レジスタ部の制御情報を記憶素子に記憶させ、該
記憶された制御情報を該記憶素子より読み出し、該レジ
スタ部から出力される制御信号に照合するように形成し
たものである。That is, the control information of the register section is stored in a storage element, and the stored control information is read out from the storage element and is compared with the control signal output from the register section.
したがって、レジスタ部の診断は従来のように稼働時以
外でなくとも、必要に応じて制御情報を読み出すことで
、いつでも行うことができる。Therefore, diagnosis of the register section can be performed at any time by reading out the control information as needed, rather than during operation as in the conventional case.
以下本発明を第２図および第３図を参考に詳細に説明す
る。第２図は本発明による一実施例の回路構成図、第３
図は本発明による電源の投入切断の説明図である。全図
を通じ、同一符号は同一対象物を示す。The present invention will be explained in detail below with reference to FIGS. 2 and 3. FIG. 2 is a circuit configuration diagram of an embodiment according to the present invention, and FIG.
The figure is an explanatory diagram of turning on/off the power supply according to the present invention. The same reference numerals indicate the same objects throughout the figures.
第２図に示すように、上位の電源制御装置１０またはシ
ステムサービス電源制御装置１１から制御回路部１に所
定の制御が指令されることにより、所定の制御プログラ
ムによって動作する制御回路部１のマイクロプロセンサ
ーＭＰＵＩＡより送出されたデータＤは双方向バッファ
８を介してレジスタ部２と記憶素子４のＲＡＭに格納さ
れ、該レジスタ部２より投入信号Ｓが出力され、電源部
３の−５，２■の電源ユニット３Ａ、−２Ｖの電源ユニ
ット３Ｂ、＋５Ｖの電源ユニット３Ｃの各電源が所定の
シーケンスによって投入切断が行われ負荷１３に対する
電源の供給が行われるように構成されるようにしたもの
である。As shown in FIG. 2, when a predetermined control is commanded to the control circuit section 1 from the upper power supply control device 10 or the system service power supply control device 11, the control circuit section 1 operates according to a predetermined control program. The data D sent from the processor MPUIA is stored in the register section 2 and the RAM of the storage element 4 via the bidirectional buffer 8, and the register section 2 outputs the input signal S, and the power supply section 3 -5, 2 The power supplies of the power supply unit 3A, -2V power supply unit 3B, and +5V power supply unit 3C are configured so that they are turned on and off according to a predetermined sequence, and power is supplied to the load 13. be.
また、データＤはＭＰＵからの制御信号Ｓ１２の制御に
よるタイミング回路ＩＢによって書込みまたは読み出し
が指示されるように形成されている。Further, the data D is formed so that writing or reading is instructed by a timing circuit IB under the control of a control signal S12 from the MPU.
そこで、レジスタ部２のフリップフロップＦＦより出力
された投入信号Ｓ１３はレシーバ回路Ｒ■によって受信
される。Therefore, the input signal S13 outputted from the flip-flop FF of the register section 2 is received by the receiver circuit R■.
一方、アドレスＡの指定によって記憶素子４のＲＡ Ｍ
からデータＤが読み出され、レシーバ回路ＲＶによって
受信された投入信号ＳとＲＡＭから読み出されたデータ
Ｄとが照合回路部５により照合される。On the other hand, by specifying the address A, the RAM of the storage element 4 is
The data D is read out from the RAM, and the input signal S received by the receiver circuit RV is compared with the data D read out from the RAM by the matching circuit unit 5.
また、この投入信号Ｓ１３は第３図に示すように、それ
ぞれの電源ユニット３Ａ、３Ｂ、３Ｃは電源投入指示に
よって−５，２Ｖ、−２Ｖ、＋５■の順序により投入さ
れ、切断指示によっては逆の順序により切断される。Moreover, as shown in FIG. 3, this power-on signal S13 is turned on in the order of -5, 2V, -2V, +5■ to the respective power supply units 3A, 3B, and 3C in response to a power-on instruction, and reversed in response to a power-off instruction. are cut according to the order of
したがって、診断はそれぞれの状態におけるレジスタ部
の内容とＲＡＭの内容とを比較照合することで行えるた
め、投入切断のいづれの状態でも行うことができ、レジ
スタ部２に異常が発生した場合は即座にアラーム信号Ａ
Ｌを出力させることができる。Therefore, diagnosis can be performed by comparing and checking the contents of the register section and the contents of RAM in each state, so it can be performed in any state of turning on or off, and if an abnormality occurs in the register section 2, it can be diagnosed immediately. Alarm signal A
L can be output.
尚、このようなＲＡＭは新たに設ける必要はなく、例え
ば、制御プログラムを格納したＲＡＭの余剰領域を利用
することも可能であり、この場合でも同等の効果を得る
ことができる。Note that it is not necessary to newly provide such a RAM; for example, it is also possible to use the surplus area of the RAM that stores the control program, and even in this case, the same effect can be obtained.
本発明の実施例では制御すべき装置として電源部３を接
続した構成で説明したが、下位の電源制御部６が接続さ
れる場合もあり、この場合でも同様の投入切断の制御が
行え、同等の効果を得ることができる。In the embodiment of the present invention, the configuration has been described in which the power supply section 3 is connected as the device to be controlled, but the lower power supply control section 6 may also be connected, and even in this case, the same on/off control can be performed and the same effect can be obtained.
また、レジスタ部２の説明は電源投入信号の送受信のみ
で行ったが、電圧可変信号、アラーム監視信号および、
その他の制御信号についても同様の制御が行え、同等の
効果を得ることができる。In addition, although the description of the register unit 2 was given only in terms of transmitting and receiving power-on signals, voltage variable signals, alarm monitoring signals,
Similar control can be performed for other control signals, and the same effect can be obtained.
以上説明したように、本発明によれば、電源の投入切断
状態にかかわらず診断を行うことができ、しかも、診断
はそれぞれのレジスタ部と対応した電源部との単位で行
うことができるため、診断サイクルは必要に応じて速く
することも可能となる。As explained above, according to the present invention, diagnosis can be performed regardless of whether the power is on or off, and moreover, the diagnosis can be performed in units of each register section and the corresponding power supply section. Diagnostic cycles can also be made faster if necessary.
したがって、従来に比較して診断の信頼性の向上が図れ
、更に、従来用いていた抑止回路が不要となり構成の簡
素化によるコストダウンを図ることができ、実用的効果
は大である。Therefore, the reliability of diagnosis can be improved compared to the conventional method, and furthermore, the suppression circuit used in the conventional method is no longer necessary, and the cost can be reduced by simplifying the configuration, which has a great practical effect.
第１図は本発明の原理ブロック図。
第２図は本発明による一実施例の回路構成図。
第３図は本発明による電源の投入切断の説明図。
第４図は従来のブロック図を示す。
図において、
■は制御回路部、 ２はレジスタ部。
３は電源部、 ４は記憶素子。
５は照合回路部、 ６は下位の電源制御装置を示
す。
ン
ノーｈｆ 日８グΔン、ア１Ｙ フ゛口・ツ ２Ｐゴ第
１ 月FIG. 1 is a block diagram of the principle of the present invention. FIG. 2 is a circuit configuration diagram of an embodiment according to the present invention. FIG. 3 is an explanatory diagram of power on/off according to the present invention. FIG. 4 shows a conventional block diagram. In the figure, ① is a control circuit section, and 2 is a register section. 3 is a power supply unit, and 4 is a memory element. Reference numeral 5 indicates a verification circuit section, and reference numeral 6 indicates a lower power supply control device. Nnohf Day 8 GΔn, A1Y Fukui・tsu 2Pgo 1st month
Claims (1)
切断の指令によって電源部（３）または下位の電源制御
装置（６）を制御する制御情報（Ｄ）が記憶された複数
個のレジスタ部（２）とを備え、該投入切断の指令によ
り該電源部（３）または該下位の電源制御装置（６）の
電源の投入切断が所定のシーケンスによって制御される
電源制御装置であって、 前記制御情報（Ｄ）を前記レジスタ部（２）の書込みに
同期して記憶する記憶素子（４）を設けると共に、 必要に応じて、該記憶素子（４）から読み取った制御情
報（Ｄ）と該レジスタ部（２）から出力された制御信号
（Ｓ）とを照合し、照合結果によってアラーム信号（Ａ
Ｌ）を出力する照合回路部（５）が具備されたことを特
徴とする電源制御装置。[Claims] A control circuit unit (1) that commands power on/off, and control information (D) that controls a power supply unit (3) or a lower power supply control device (6) according to the power on/off command. A plurality of register units (2) are stored, and the power supply/disconnection of the power supply unit (3) or the lower power supply control device (6) is controlled according to a predetermined sequence based on the supply/disconnection command. The power supply control device includes a memory element (4) that stores the control information (D) in synchronization with writing in the register section (2), and reads the control information (D) from the memory element (4) as necessary. The control information (D) outputted from the register section (2) is compared with the control signal (S) outputted from the register section (2), and an alarm signal (A
A power supply control device characterized by comprising a verification circuit section (5) that outputs a signal L).
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278315A JPS62137616A (en) | 1985-12-11 | 1985-12-11 | power control device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60278315A JPS62137616A (en) | 1985-12-11 | 1985-12-11 | power control device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62137616A true JPS62137616A (en) | 1987-06-20 |
Family
ID=17595623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60278315A Pending JPS62137616A (en) | 1985-12-11 | 1985-12-11 | power control device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62137616A (en) |
-
1985
- 1985-12-11 JP JP60278315A patent/JPS62137616A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5274765A (en) | Multifunctional coupler for connecting a central processing unit of a computer to one or more peripheral devices | |
| JPS6299835A (en) | Diagnosing of test point for circuit and diagnosing apparatus | |
| JPS62137616A (en) | power control device | |
| JPS60110001A (en) | Data control method and device for multiplex control device | |
| JP2778343B2 (en) | Monitoring and control equipment | |
| JPS6075946A (en) | History output device | |
| JP3529402B2 (en) | Self-diagnosis method for information recording medium incorporating CPU | |
| JPH02173852A (en) | Bus diagnostic device | |
| JPS5918722B2 (en) | process control equipment | |
| JPH0662114A (en) | Interprocessor diagnostic processing method | |
| JP3012402B2 (en) | Information processing system | |
| JP3060376U (en) | Memory device | |
| JPS61235956A (en) | Event recording method | |
| JPS5918741B2 (en) | Automatic diagnosis method | |
| JPH0772043A (en) | Vehicle managing system | |
| JPS62242287A (en) | Ic card | |
| JPH1011317A (en) | Digital controller | |
| JPS5858630A (en) | Dma function diagnosing method of centralized control system | |
| JPS6250845B2 (en) | ||
| JPS58118099A (en) | Controlling device | |
| JPS60125032A (en) | Switching system for information collection route | |
| JPS6269344A (en) | I/O device control method | |
| JPH0414374B2 (en) | ||
| JPH03116340A (en) | Terminal program maintenance device | |
| JPH04123365A (en) | External storage device with self-diagnostic function |