[go: up one dir, main page]

JPS621237B2 - - Google Patents

Info

Publication number
JPS621237B2
JPS621237B2 JP54162034A JP16203479A JPS621237B2 JP S621237 B2 JPS621237 B2 JP S621237B2 JP 54162034 A JP54162034 A JP 54162034A JP 16203479 A JP16203479 A JP 16203479A JP S621237 B2 JPS621237 B2 JP S621237B2
Authority
JP
Japan
Prior art keywords
time
key
input
data
time unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP54162034A
Other languages
English (en)
Other versions
JPS5684585A (en
Inventor
Harumi Nakano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP16203479A priority Critical patent/JPS5684585A/ja
Publication of JPS5684585A publication Critical patent/JPS5684585A/ja
Publication of JPS621237B2 publication Critical patent/JPS621237B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Clocks (AREA)
  • Input From Keyboards Or The Like (AREA)

Description

【発明の詳細な説明】 本発明はタイマ装置等における電子機器の一致
時刻検出装置に関する。
近年、日付け或いは時刻を設定し、その時刻に
なつたときに自動的に所定の動作を行なわせるこ
とのできる電子計算機、電子時計等が実用化され
ている。
この種タイマ機能を備えた電子機器の時刻セツ
ト方式は、年、月、日、時、分、(秒)を入力す
るか、時、分、(秒)のみを入力するようになつ
ている(秒は入力しなくても良いものもある)。
しかしながら、前者においては全ての入力を定
義するために、1度設定した時刻データは永久に
1回しか使用できない。また、同年の同月日に異
つた時刻を設定する場合も、その度に年、月、日
を入力しなければならず非常に煩わしいものであ
つた。
一方、後者においては、一度時刻をセツトすれ
ば毎日同一時刻に所定動作を行なわせることがで
きるが、逆に年、月、日を指定することができな
かつた。更にこの方式も、例えば毎時同一分に所
定動作を行なわせたいような場合、各時のデータ
を入力しなければならなかつた。
本発明は上記の点に鑑みてなされたもので、必
要な項目に対してのみ入力操作を行えば良く、入
力操作を簡略化し得ると共に時刻設定を確実に行
い得る時刻セツト方式を提供することを目的とす
る。
以下図面を参照して本発明の一実施例を説明す
る。第1図は、情報処理システムにおいて、設定
した日時に指定処理プログラムを自動的にスター
トさせることができるプログラムスタート回路に
実施した場合の例を示したものである。第1図に
おいて1はキー入力部で、テンキー2、曜日キー
を含むフアンクシヨンキー3、並びに例えば日時
指定用の「年」、「月」「日」、「時」、「分」、「秒

キー、プログラム指定用の「P1」〜「P4」キー、
午前、午後を指定する「M」キー等各種設定キー
4を備えている。この場合例えば「1」「M」の
キー操作によつて午前、「2」「M」のキー操作に
よつて午後が指定される。そして、このキー入力
部1からのキー入力は、詳細を後述するキー判断
回路5へ送られて操作キーに対する判断が行われ
る。このキー判断回路5は、出力ライン5a〜5
cを備えており、出力ライン5aにはプログラム
キー「P1」〜「P4」が単独操作された場合に選択
信号を出力し、出力ライン5bにはキー入力部1
から入力された日時データを出力し、出力ライン
5cにはプログラムキー「P1」〜「P4」と他のキ
ーとの組合わせ操作された場合にプログラムキー
「P1」〜「P4」に対する選択信号を出力する。ま
た、上記キー判断回路5から出力ライン5bを介
してセレクタ7へ送られる日時データ中には、キ
ー入力部1において指定されない項目のうち
「分」「秒」以外の項目に対してキー判断回路5内
で例えばFF信号(オール“1”信号)が書込ま
れる。そして、上記キー判断回路5の出力ライン
5a,5cから出力される選択信号は、セレクタ
6,7へそれぞれ送られ、出力ライン5bから出
力されるデータは、セレクタ7へ入力されると共
に例えば演算回路等の他の回路へ送られる。上記
セレクタ6は後述するプログラムカウンタPCか
らのデータをキー判断回路5からの選択信号に従
つて複数の出力ライン例えば4本の出力ラインの
何れかに出力するもので、その出力はスタートア
ドレスメモリ8へ送られる。このスタートアドレ
スメモリ8には、RAM(ランダムアクセスメモ
リ)9に書込まれている各プログラムP1〜P4のス
タートアドレス例えば「300」,「500」,「650」,
「750」番地が書込まれる。このスタートアドレス
モメリ8の記憶内容は、セレクタ10によつて選
択され、さらに、セレクタ11を介してプログラ
ムカウンタPCへ送られる。このプログラムカウ
ンタPCの出力はRAM9へプログラム指定アドレ
スとして送られると共にアンド回路12を介して
セイブレジスタ13へ送られる。このセイブレジ
スタ13に保持されたプログラムスタートアドレ
スはセレクタ11を介してプログラムカウンタ
PCへ戻される。上記RAM9に対する書込みデー
タ及び読出しデータは、制御部14との間で授受
が行われる。一方、上記セレクタ7はキー判断回
路5の出力ライン5bから送られてくるデータを
出力ライン5cからの選択信号に従つて例えば4
本の出力ラインの何れかに出力するもので、その
出力は日時メモリ15へ送られる。この日時メモ
リ15は上記プログラムP1〜P4の処理開始日時を
記憶するためのもので、スタートアドレスメモリ
8と対応する領域に例えば第2図a,bに示すよ
うに「年」、「月」、「日」、「曜」、「AM/PM」、
「時」、「分」、「秒」等の日時データが書込まれ
る。上記日時メモリ15の記憶内容は、セレクタ
16によつて各領域毎に選択され、判断回路17
へ入力されると共に、ゲート18を介して比較回
路19へ送られる。上記セレクタ16は時計回路
20からシフトレジスタ21を介して送られてく
るデータに従つて選択動作を行う。上記シフトレ
ジスタ21は例えば4ビツト構成で、時計回路2
0から入力される1秒信号を時計回路20からの
クロツクパルスCPに従つてシフトし、各ビツト
出力つまり4ビツトのデータをセレクタ16へ選
択信号として与えている。また、シフトレジスタ
21の出力は、バツフア22を介してセレクタ1
0へ選択信号として送られる。上記時計回路20
は、内部発振回路から出力される基準信号をカウ
ントして秒、分、時、日、月、年、曜日のデータ
を作成しており、出力ライン20aから日時デー
タを出力し、ゲート23を介して比較回路19へ
送つている。上記判断回路17は、セレクタ16
を介して出力される日時メモリ15の内容を判断
し、FF信号を検出した場合にゲート18,23
に閉成指令を与える。さらに、時計回路20は出
力ライン20bから1秒信号を出力し、シフトレ
ジスタ21へ入力すると共に比較回路19へ比較
指令として与える。比較回路19は1秒信号が入
力された際にゲート18を介して送られてくる日
時メモリ15からの日時データとゲート23を介
して送られてくる時計回路20からの日時データ
とを比較し、一致した場合に一致信号を制御部1
4へ割込み信号として入力すると共に、バツフア
22へ読込み信号として与える。制御部14は割
込みを受付けると、出力ライン14aから“1”
信号を出力し、セレクタ11、アンド回路12及
びバツフア22へ入力する。このバツフア22は
制御部14からの信号によつて保持内容が読出さ
れ、セレクタ10へ選択信号として送られる。上
記制御部14は、RAM9に対するアクセスを終
了した場合に出力ライン14bから終了信号を出
力し、セレクタ11に選択信号として入力すると
共にバツフア22のリセツト端子Rへ入力する。
さらに、制御部14はプログラムスタート制御以
外の通常制御動作時には、出力ライン14cから
“1”信号を出力し、セレクタ11へ選択信号と
して入力する。
次に第3図により上記キー判断回路5の詳細に
ついて説明する。31はキー入力部1から入力さ
れる日時データを各項目単位で保持するキーバツ
フアで、このキーバツフア31に保持されたデー
タはゲート回路32及び判断部33へ送られる。
この判断部33は制御部14からの制御指令に従
つてキーバツフア31内のフアンクシヨンコード
からのその指定項目を判断し、ての判断結果に従
つてゲート回路32に制御指令を与えると共に出
力ライン5a,5cを介してセレクタ6,7へ選
択信号を出力する。上記ゲート回路32には、キ
ーバツフア31からの入力の他、制御部14から
4ビツトのFF信号“1111”が与えられており、
判断部33からの制御信号に従つて一方の入力が
選択される。そして、このゲート回路32の出力
は、第2図の桁構成を持つバツフア34に送られ
て一時記憶され、その後日時メモリ15へ出力ラ
イン5bを介して送られる。しかして判断部33
は、キー入力部1から入力されるフアンクシヨン
コードを判断し、キー入力部1によつて指定され
なかつた項目に対してゲート回路32の入力を切
換えてバツフア34にFF信号を書込む。キー入
力部1からは必要な項目を「年」、「月」、「日」、
「曜日」、「AM/PM」、「時」、「分」、「秒」の順で
入力されるので、キーバツフア31内のフアンク
シヨンコードを判断することによつて、指定され
ていない入力項目を検出することができる。今例
えば1979年6月1日午後12時00分00秒を指定する
ものとすれば、キー入力部1において「79」
「年」「6」「月」「1」「日」「2」「M」「12」
「時」のキー操作を行う。まず、キー入力部1に
おいて、「79」「年」のキー操作が行われると、こ
の「79年」のデータはキーバツフア31に貯えら
れる。一方、判断部33はキーバツフア31に保
持されたフアンクシヨンコードを検出し、年デー
タが入力されたことを記憶すると共にゲート回路
32に制御信号を送り、キーバツフア31の年デ
ータ「79」をゲート回路32を介してバツフア3
4へ出力し、第2図aに示すように年記憶桁つま
り最上位桁に書込む。以下同様にして「月」デー
タ及び「日」データがバツフア34の対応桁に書
込まれる。そして、次に「M」コードがキー入力
部1からキーバツフア31に入力される。判断部
33はキーバツフア31から「M」コードが与え
られると、それまでに「曜日」データが入力され
なかつたことを内部の記憶データから検出し、ゲ
ート回路32の入力選択を切換えてFF信号をバ
ツフア34内の曜日記憶桁に書込む。その後、判
断部33はゲート32を再びキーバツフア31側
に切換え、キーバツフア31に保持されている午
後(PM)を示す数値コード例えば「02」をバツ
フア34内の「AM/PM」桁に書込む。次にキ
ー入力部1から「12」「時」のデータが与えられ
ることによつて時データ「12」がバツフア34の
時記憶桁に書込まれる。しかして、上記日時デー
タの入力後、キー入力部1でプログラム指定キー
「P1」〜「P4」の何れかが操作されることによつ
て、バツフア34に保持されている日時データ
が、判断部33において判断されるプログラム番
号に従つてセレクタ7を介して日時メモリ15へ
転送される。また、例えば日付けに関係なく午前
7時30分を指定するものとすれば、キー入力部1
において「1」「M」「7」「時」「30」「分」のキ
ー操作を行う。この場合には最初に午前を指示す
る「1」「M」のキー操作が行われるので、判断
部33は、「M」コードを検出すると、ゲート回
路32をFF信号側に切換え、第2図bに示すよ
うに項目が指定されなかつた「年」、「月」、
「日」、「曜日」の各記憶桁にそれぞれFF信号を書
込む。その後判断部33はゲート回路32をキー
バツフア側31に切換え、キーバツフア31に保
持されている午前(AM)を示す数値コード
「01」をバツフア34内の「AM/PM」桁に書込
む。そして、次にキー入力部1から入力される時
データ「07」及び分データ「30」が第2図bに示
すようにバツフア34の時記憶桁及び分記憶桁に
書込まれる。そして、上記時刻データの入力後、
キー入力部1のプログラム指定キー「P1」〜
「P4」によつて指定されるプログラム番号に従つ
てセレクタ7を介して日時メモリ15へ転送され
る。
次に第1図の全体の動作について説明する。
RAM9には指定日時に処理動作を開始させたい
プログラムP1〜P4が予め書込まれる。このプログ
ラムP1〜P4の書込みに際して、キー入力部1にお
けるプログラム指定キー「P1」〜「P4」を操作す
ると、その時のプログラムカウンタPCの内容が
スタートアドレスメモリ8に書込まれる。例えば
プログラムP1の書込みに際して、キー入力部1の
プログラム指定キー「P1」を操作すると、キー判
断回路5の出力ライン5aから「P1」キーに対応
した選択信号が出力され、セレクタ6へ送られ
る。セレクタ6はキー判断回路5からの選択信号
に従つて動作し、その時のプログラムカウンタ
PCの内容、つまりプログラムP1のスタートアド
レス「300」番地がセレクタ6を介してスタート
アドレスメモリ8のプログラムP1に対応する領域
に書込まれる。以下同様に他のプログラムP2〜P4
に対してもそのRAM9への書込みに際してプロ
グラムキー「P2」〜「P4」を操作することによ
り、プログラムP2〜P4に対するスタートアドレス
「500」,「650」,「750」番地がRAM8の各プログ
ラム対応領域に書込まれる。また、上記プログラ
ムP1〜P4を実行させたい日時をキー入力部1より
入力する。例えばプログラムP1を1979年6月1日
午後12時に指定したい場合には、キー入力部1よ
り「1979」「年」「6」「月」「1」「日」「12」
「時」「2」「M」「P1」のキー操作を行い、プログ
ラムP2を毎日午前7時30分に指定したい場合に
は、「7」「時」「30」「分」「1」「M」「P2」のキ
ー操作を行う。上記キー入力部1からのキー入力
データは、上記したようにキー判断回路5からセ
レクタ7を介して日時メモリ15へ送られ、プロ
グラムP1,P2に対応する領域に書込まれる。時計
回路20は常時計時動作を行つており、出力ライ
ン20bから1秒信号を出力する。この1秒信号
は比較回路19へ比較指令として送られると共
に、シフトレジスタ21へ送られ、時計回路20
からのクロツクパルスCPに同期してシフトレジ
タ21の第1ビツトに書込まれる。そして、この
シフトレジスタ21に書込まれた“1”信号は、
上記クロツクパルスCPに同期して順次シフトさ
れる。このシフトレジスタ21のデータシフトに
従つてセレクタ16が動作し、日時メモリ15の
内容を領域別に選択して読出し、判断回路17及
びゲート18へ入力する。判断回路17は入力さ
れた内容を判断し、FF信号以外のデータがセレ
クタ16から読出されている間はゲート18,2
3を開き、セレクタ16を介して読出される日時
メモリ15の内容を比較回路19へ入力すると共
に、時計回路20からゲート23を介して読出さ
れる現時刻における日時データを比較回路1へ入
力する。比較回路19は日時メモリ15から読出
される日時データと、時計回路20から入力され
る日時データとを比較し、一致した場合に一致信
号を出力する。例えば日時メモリ15のプログラ
ムP1に対する日時データと現在の日時データとの
比較を行う場合、日時メモリ15からまず「年」
に対する8ビツトパラレルデータが読出され、比
較回路19で現在の日時データと比較される。次
に「月」のデータ、「日」のデータが順次比較さ
れる。この場合「曜日」に対してはFF信号が読
出されるので、ゲート18及び23が閉じ比較は
行われない。このようにして日時メモリ15にセ
ツトされているプログラムP1に対する日時データ
と現在の日時データとの比較が行われ、すべての
データが一致すると比較回路19から一致信号が
出力される。また、日付メモリ15に記憶されて
いるプログラムP2に対する日時データは、時間デ
ータのみがセツトされているので、日付に関係な
く「7時30分」になれば比較回路19から一致信
号が出力される。しかして、比較回路19から出
力される一致信号は、制御部14へ割込み信号と
して入力されると共に、バツフア22へ読込み信
号として入力される。この読込み信号によりシフ
トレジスタ21の内容がバツフア22へ転送され
る。一方、制御部14は、演算中の命令が終わ
り、割込み受付可能になると、比較回路19から
の割込みを受付けて出力ライン14bから“1”
信号を出力し、読出し指令としてバツフア22へ
入力する。この読出し指令によりバツフア22の
内容がセレクタ10へ読出され、この時セレクタ
16によつて選択されている日時メモリ15の領
域に対応するスタートアドレスメモリ8の内容、
例えばプログラムP1のスタートアドレス「300」
番地がセレクタ10により選択され、セレクタ1
1へ入力される。このセレクタ11は、制御部1
4aの出力ライン14より“1”信号が与えられ
ている場合、セレクタ10からのデータを選択
し、プログラムカウンタPCへロードする。この
とき、プログラムカウンタPCにあつたデータ
は、アンド回路12を介してセイブレジスタ13
へ退避する。そして、上記プログラムカウンタ
PCにロードされた「300」番地によつてRAM9
におけるプログラムP1の先頭アドレスが指定さ
れ、プログラムP1に対する処理が実行される。し
かして、上記プログラムP1に対する処理動作を終
了すると、制御部14の出力ライン14bから終
了信号が出力され、バツフア22がリセツトされ
ると共にセレクタ11の動作が切換えられ、セイ
ブレジスタ13に退避されていたデータがセレク
タ11を介してプログラムカウンタPCへ戻され
る。以下同様にして日時メモリ15に記憶されて
いる日時データと時計回路20で計時されている
現在の日時データとが1秒毎に比較され、一致し
た場合にその日時データに対応するプログラムの
スタートアドレスがスタートアドレスメモリ8か
ら読出されRAM9に記憶されているプログラム
が読出されてその処理が実行される。
なお、上記実施例においては、日時データの設
定項目のうち、入力されなかつた項目について
は、FF信号を書込んで計時データとの比較の対
象から除くようにしたが、これに限ることなく、
例えば各項目に対応してフラグビツトを設け、こ
のフラグがセツトされていない項目については計
時データとの比較の対象から除くようにしても良
い。
以上述べたように本発明によれば、日時データ
の設定項目のうち、必要な項目に対してのみ入力
操作を行えば良く、入力操作を簡略化し得ると共
に時刻設定を確実に行うことができる。また、年
月日を指定した場合は1回だけの動作、年月日を
指定せず曜日及び時刻あるいは時刻のみを指定し
た場合はその指定時刻において繰返しの動作を行
わせることができる。上記の1回だけの動作と繰
返しの動作は、モードスイツチの切換え等を必要
とせず、入力情報の設定のみによつて行うことが
できる。
【図面の簡単な説明】
図面は本発明の一実施例を示すもので、第1図
は全体の回路構成図、第2図a,bはアラーム時
刻の設定例を示す図、第3図は第2図におけるキ
ー判断回路の詳細を示すブロツク図である。 1……キー入力部、5……キー判断回路、8…
…スタートアドレスメモリ、9……RAM、15
……日時メモリ、32……ゲート回路、33……
判断部。

Claims (1)

  1. 【特許請求の範囲】 1 基準信号を計数して時刻情報を得る計時手段
    20と、セツト時刻情報の夫々の時間単位を記憶
    する時間単位記憶領域を有するセツト時刻記憶手
    段15と、 前記セツト時刻情報の各時間単位毎の数値デー
    タを入力する数値データ入力キー及びこの数値デ
    ータ入力キーで入力された数値データの時間単位
    を指定する時間単位指定キーからなるキー入力手
    段1と、 このキー入力手段によつて前記数値データが入
    力されなかつた時間単位を判断する判断手段33
    と、 前記キー入力手段によるキー入力データ及び前
    記判断手段による判断結果に基づき、数値データ
    が入力された時間単位は対応する前記時間単位記
    憶領域に入力された数値データを記憶させ、数値
    データが入力されなかつた時間単位は対応する前
    記時間単位記憶領域にセツト時刻情報とは異なる
    あらかじめ定められたコードを記憶させるセツト
    制御手段14,32,34と、 このセツト制御手段によつて記憶された前記セ
    ツト時刻記憶手段の時刻単位記憶領域のデータの
    うち前記異なるあらかじめ定められたコードを記
    憶する時刻単位記憶領域以外のデータと前記計時
    手段で得られる時刻情報とを比較して一致検出を
    行う一致検出手段17,18,19,23とを具
    備したことを特徴とする電子機器の一致時刻検出
    装置。
JP16203479A 1979-12-13 1979-12-13 Time-setting method Granted JPS5684585A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16203479A JPS5684585A (en) 1979-12-13 1979-12-13 Time-setting method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16203479A JPS5684585A (en) 1979-12-13 1979-12-13 Time-setting method

Publications (2)

Publication Number Publication Date
JPS5684585A JPS5684585A (en) 1981-07-09
JPS621237B2 true JPS621237B2 (ja) 1987-01-12

Family

ID=15746816

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16203479A Granted JPS5684585A (en) 1979-12-13 1979-12-13 Time-setting method

Country Status (1)

Country Link
JP (1) JPS5684585A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459521A (en) * 1987-08-31 1989-03-07 Nec Corp Programmable timer circuit

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6062731A (ja) * 1983-09-17 1985-04-10 Pioneer Electronic Corp デ−タ入力装置
JPS6350095U (ja) * 1986-09-19 1988-04-05

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54153670A (en) * 1978-05-24 1979-12-04 Rhythm Watch Co Display construction for program timer
JPS55154494A (en) * 1979-05-18 1980-12-02 Seikosha Co Ltd Watch with timer

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54153670A (en) * 1978-05-24 1979-12-04 Rhythm Watch Co Display construction for program timer
JPS55154494A (en) * 1979-05-18 1980-12-02 Seikosha Co Ltd Watch with timer

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6459521A (en) * 1987-08-31 1989-03-07 Nec Corp Programmable timer circuit

Also Published As

Publication number Publication date
JPS5684585A (en) 1981-07-09

Similar Documents

Publication Publication Date Title
US4392133A (en) Electronic lock with changeable opening code
USRE35336E (en) Self-contained programmable terminal for security systems
US4847760A (en) Electronic device for storing personal information
JPS621237B2 (ja)
JPS6142156Y2 (ja)
JPH04280507A (ja) ディジタルノイズ消去方式
JPH0421151Y2 (ja)
US4766578A (en) Method of setting time in digital clock and system therefor
JPS6019538B2 (ja) プログラム書込み方式
JPS608470B2 (ja) 計時方式
JPS6213636B2 (ja)
JPH0646224B2 (ja) 時間デ−タ記憶機能を備えた小型電子機器
JP2560279B2 (ja) デ−タ記憶装置
JPH0127475B2 (ja)
JPS6247271B2 (ja)
JP2549454Y2 (ja) データバンク装置
JPH0332116B2 (ja)
JPS6312996B2 (ja)
JPH0434477Y2 (ja)
JPS583151Y2 (ja) Idカ−ドチエツク装置
JPS594349Y2 (ja) 電子式レジスタ
JP2592353Y2 (ja) タイムレコーダーにおける設定内容の入力装置
SU1674256A1 (ru) Устройство дл выборки информации из блока пам ти
JPS6118153B2 (ja)
JPH0610433Y2 (ja) 小型電子式計算機