[go: up one dir, main page]

JPS62119942A - Formation of fine wiring and device thereof - Google Patents

Formation of fine wiring and device thereof

Info

Publication number
JPS62119942A
JPS62119942A JP25936085A JP25936085A JPS62119942A JP S62119942 A JPS62119942 A JP S62119942A JP 25936085 A JP25936085 A JP 25936085A JP 25936085 A JP25936085 A JP 25936085A JP S62119942 A JPS62119942 A JP S62119942A
Authority
JP
Japan
Prior art keywords
etching
wiring conductor
wiring
substrate
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP25936085A
Other languages
Japanese (ja)
Inventor
Tatsuo Inoue
龍雄 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP25936085A priority Critical patent/JPS62119942A/en
Publication of JPS62119942A publication Critical patent/JPS62119942A/en
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

PURPOSE:To contrive the reduction in the working hours by a method wherein, in case a fine wiring is formed on a substrate by an additive process, the etching and inspection and correction are executed in the same vacuum exhaustion process. CONSTITUTION:A sample 12a having a base metal (thin metal film) 2 provided with an etching mask of a wiring conductor 3 plated selectively in the desired pattern is placed on a bed 13a, a high vacuum chamber 10 is evacuated and the bed is transferred to a position 13b by a control part 13. Ar gas is introduced 9, accelerated 18 by operating an ion gun 17, neutralized 19 at a moderate voltage and projected on the sample 12b as Ar molecules, and the sample is etched for the prescribed hour. The bed is returned to the position 13a, the wiring pattern 3 is collated with the standard information by a scanning type electron microscope and the results are stored 20b. In case there exists a defect, the bed is transferred to a position 13c. The storage 20b is read out and if the defect is a short-circuit, Ar gas is introduced 36, the shorted faulty place is etched away with an Ar molecular beam and if the defect is an open circuit, the an Ar molecular beam and the sputtered metal atoms are deposited on the faulty part through an aperture 37 to correct. Since the faulty parts are corrected in the same exhaustion process, the process is shortened.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、LSIパッケージもしくは、LSIの製造方
法および製造装置に関し、特に微細配線の形成に関する
ものである。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Field of Application] The present invention relates to an LSI package or an LSI manufacturing method and manufacturing apparatus, and particularly relates to the formation of fine wiring.

〔従来の技術〕[Conventional technology]

近年、LSI /#ツケージやLSIの配線には、微細
 □化に優れた薄膜法が主流になって来ており、その中
でもサイドエツチングによるアンダーカット量が少なく
微細化が容易なアディティブ法が大勢を占める様になっ
て来た。このアディティブ法においては、めっき下地金
属薄膜上に、感光性レジスト等を用いて、所望のパター
ンのめっき膜を得た後、不要になっためっき下地金属薄
膜をエツチングするが、微細化に適したエツチング方法
としては従来イオンビームエツチングやプラズマエツチ
ングなどの異方性ドライエツチング技術がある。
In recent years, the thin film method, which is superior in miniaturization, has become mainstream for LSI/# packages and LSI wiring, and among these, the additive method, which has a small amount of undercut due to side etching and is easy to miniaturize, has become popular. It's starting to take over. In this additive method, a photosensitive resist or the like is used on a plating base metal thin film to obtain a plating film in the desired pattern, and then the unnecessary plating base metal thin film is etched. Conventional etching methods include anisotropic dry etching techniques such as ion beam etching and plasma etching.

〔発明が解決しようとする問題点〕[Problem that the invention seeks to solve]

上述した従来の異方性ドライエツチングを用いた配線導
体パターン形成プロセスに於いては、めりき下地金属薄
膜をエツチングするための専用のエツチング装置を用い
てエツチングを行なりているので、エツチング後の配線
導体パターンの検査のために、一度この専用のエツチン
グ装置の高真空チャンバーから被加工基板を取出さなけ
ればならない。更に配線導体パターンの検査で不良が発
見された場合の修正方法としては、微細ビームイオンエ
ツチングを用いて、不要パターンのカットを行う方法や
、パターンオープン箇所にイオンビームデポジションに
よって修正パターンを形成する方法が、微細なパターン
に適した方法であるが、これらの加工を行うためには、
被加工基板を再び高真空チャンバーに投入し、加工後再
度基板を高真空チャンバーから取出さなければならない
In the wiring conductor pattern formation process using the conventional anisotropic dry etching described above, etching is carried out using a special etching device for etching the plated base metal thin film. In order to inspect the wiring conductor pattern, the substrate to be processed must be removed from the high vacuum chamber of this dedicated etching device. Furthermore, if a defect is found during inspection of the wiring conductor pattern, correction methods include cutting out unnecessary patterns using fine beam ion etching, or forming correction patterns in open areas of the pattern by ion beam deposition. This method is suitable for fine patterns, but in order to process these,
The substrate to be processed must be placed into the high vacuum chamber again, and after processing, the substrate must be taken out from the high vacuum chamber again.

従って、これら一連のプロセスに於いては、少なくとも
2回の高真空排気が必要であシ、配線導体パターンの検
査にも機械的触針法に較べ、よシ高精度の期待できる電
子ビームを用いた検査方式を採用した場合には、さらに
1〜2回の高真空排気工程が加わることになり、高真空
チャンバー投入のたびに行なわねばならない被加工基板
の洗浄の工程と2〜4回に及ぶ高真空排気とに長い作業
時間を要するという欠点があった。
Therefore, in this series of processes, high vacuum evacuation is required at least twice, and an electron beam, which can be expected to have higher accuracy than the mechanical stylus method, is also used to inspect wiring conductor patterns. If a conventional inspection method is adopted, one or two high vacuum evacuation processes will be added, which will add up to two to four times in addition to the process of cleaning the processed substrate that must be performed every time the high vacuum chamber is loaded. The drawback is that high vacuum evacuation requires a long time.

本発明は前記問題点を解消するもので、一連の工程を1
回の高真空排気過程で行なうことができる微細配線の形
成方法及びその装置を提供するものである。
The present invention solves the above-mentioned problems by simplifying a series of steps into one.
The present invention provides a method and apparatus for forming fine wiring that can be performed in multiple high vacuum evacuation processes.

〔問題点を解決するための手段〕[Means for solving problems]

本発明はアディティブ法を用いて基板上に微細配線を形
成する一連の工程のうち、所望のパターンに選択めっき
された配線導体をエツチングレジストとしてめっき下地
金属をドライ・エッチングする工程と、このドライエツ
チングによって完成した配線導体・平ターンの欠陥を電
子ビームを用い。
Among a series of steps for forming fine wiring on a substrate using an additive method, the present invention relates to a step of dry etching a plating base metal using a selectively plated wiring conductor in a desired pattern as an etching resist, and a step of dry etching the plating base metal using the selectively plated wiring conductor in a desired pattern as an etching resist. Using an electron beam to remove defects in the wiring conductor and flat turns completed by .

て検査する工程と、この検査の結果に基づき、前記配線
導体A?パターン欠陥のうち、オープン不良箇所をイオ
ンビーム・デポジションにより修正し、ショート不良箇
所をイオンビーム・エツチング法を用いて除去すること
により修正する工程とを同一の真空排気過程にて行うこ
とを特徴とする微細配線の形成方法と、被加工基板の全
面もしくは、大部分の領域をエツチングするエツチング
機構と、前記基板上に形成された配線導体パターンを検
査する検査機構と、基板を保持しこれを移動させるX−
Yテーブルと、前記配線導体・やターンに見出されたオ
ープン不良箇所を修正するイオンビームエツチング機構
と、配線導体ノ母ターンに見出されたショート不良箇所
を修正するイオンデポジション機構とを有し、これらを
同一高真空チャンバー内に設置したことを特徴とする微
細配線形成装置である。
Based on the inspection process and the result of this inspection, the wiring conductor A? Among pattern defects, open defects are corrected by ion beam deposition, and short defects are corrected by removal using ion beam etching, both of which are performed in the same vacuum evacuation process. an etching mechanism for etching the entire surface or most of the area of a substrate to be processed; an inspection mechanism for inspecting a wiring conductor pattern formed on the substrate; Move X-
It has a Y table, an ion beam etching mechanism for correcting an open defect found in the wiring conductor or turn, and an ion deposition mechanism for correcting a short defect found in the mother turn of the wiring conductor. This fine wiring forming apparatus is characterized in that these devices are installed in the same high vacuum chamber.

〔実施例〕〔Example〕

冷f−大益日8の一宙愉拐II +/7す1゜イ附1需
ル葬賊tて説明する。
I'll explain the cold f--Great profit day 8's kidnapping II +/7s1゜i appendix 1.

第1図(a%(b)y(e)は本発明による製造方法の
一実施例を示す俯微断面図である。
FIG. 1 (a%(b)y(e)) is a vertical cross-sectional view showing an embodiment of the manufacturing method according to the present invention.

高真空チャンバーに投入された被加工基板は第1図(a
)に示す様に、表面に形成されためっき下地金属薄膜2
と電解めっきによって所望のパターンに形成された配線
導体3とを有する。本実施例においては、めっきレジス
トもしくは、電解めっきの不良により配線導体に配線欠
陥部4があるとしておく。この被加工基板1にアルゴン
ガスを用いたイオンビームエツチングを施すと、めっき
下地金属薄膜2が除去されて第1図(b)の様に各導体
配線パターンは独立したものとなる。次にアルゴンガス
を排気した状態で走査型電子顕微鏡を用いて、基板1上
に形成された配線導体パターン3を標準配線導体/?タ
ーンデータと比較する。本実施例では、配線欠陥部4で
標準配線導体/母ターンデータには存在しているパター
ンが欠落しているので、基板1上のこの位置テ、/ソタ
ーンオープンが発生しているという情報が得られる。こ
のパターンオーシンの位置情報が別途設けられた記憶装
置により記憶される。次に同じ高真空チャンバー内にお
いて、イオンビーム・デポジション機構により、先に記
憶されたパターンオープン位置情報に基づき第1図(c
)に示す様に配線欠陥修正導体が形成される。最後に修
正された配線導体ノ(ターンが正常であるかを検査する
ため、再び走査型電子顕微鏡により、配線導体パターン
を検査した後、被加工基板を高真空チャンバーよシ取出
す。本実施例においては、配線欠陥をパターンオープン
として図示したが、この欠陥がパターン・ショートであ
った場合には、イオンビーム・デポジション機構の代ワ
リニ、微細ビームイオンエツチング機構により、不要パ
ターンをエツチングすれば良い。
The substrate to be processed placed into the high vacuum chamber is shown in Figure 1 (a).
), the plating base metal thin film 2 formed on the surface
and a wiring conductor 3 formed into a desired pattern by electrolytic plating. In this embodiment, it is assumed that there is a wiring defect 4 in the wiring conductor due to a defect in the plating resist or electrolytic plating. When this processed substrate 1 is subjected to ion beam etching using argon gas, the plating base metal thin film 2 is removed and each conductor wiring pattern becomes independent as shown in FIG. 1(b). Next, with the argon gas exhausted, using a scanning electron microscope, the wiring conductor pattern 3 formed on the substrate 1 is examined using a standard wiring conductor/? Compare with turn data. In this embodiment, since the pattern that exists in the standard wiring conductor/main turn data is missing in the wiring defect part 4, there is information that an open pattern has occurred at this position on the board 1. is obtained. The position information of this pattern osin is stored in a separately provided storage device. Next, in the same high-vacuum chamber, the ion beam deposition mechanism is used as shown in Figure 1 (c) based on the previously stored pattern open position information.
), a wiring defect correction conductor is formed. Finally, in order to inspect whether the corrected wiring conductor pattern (turn) is normal, the wiring conductor pattern is inspected again using a scanning electron microscope, and then the substrate to be processed is taken out of the high vacuum chamber. Although a wiring defect is illustrated as a pattern open, if the defect is a pattern short, the unnecessary pattern can be etched using a fine beam ion etching mechanism instead of an ion beam deposition mechanism.

また、パターン検査の方法としては、走査型電子顕微鏡
を用いた・ぐターン認識による/eターン比較法の他に
、電子銃により配線導体パターンに電気パルスを注入し
、パターンの布線容量によって生じる電気パルスの伝播
波形の変化と標準伝播波形データとの比較によって検査
しても良い。更に、被加工物としては、通常の配線基板
の他にLSIチップを作るためのシリコンウェファ−で
あっても良い。
In addition, as a pattern inspection method, in addition to the /e-turn comparison method based on G-turn recognition using a scanning electron microscope, electric pulses are injected into the wiring conductor pattern using an electron gun, and the The inspection may be performed by comparing changes in the propagation waveform of the electric pulse with standard propagation waveform data. Further, the workpiece may be a silicon wafer for making an LSI chip in addition to a normal wiring board.

第2図は上述の配線方法を実施するための装置の一例を
示した断面図である。
FIG. 2 is a sectional view showing an example of a device for carrying out the above-mentioned wiring method.

第2図において、高真空チャンバー10は、排気ポート
11により高真空に排気することも別途設けられたリー
クバルブにより大気圧にすることもできる。被加工基板
12aは、図示していない扉から高真空チャンバー内に
投入され、X−Yテーブル13a−1上に設けられた基
板ホルダーに保持される。
In FIG. 2, the high vacuum chamber 10 can be evacuated to high vacuum through the exhaust port 11, or can be brought to atmospheric pressure using a separately provided leak valve. The substrate 12a to be processed is introduced into the high vacuum chamber through a door (not shown) and held in a substrate holder provided on the XY table 13a-1.

めっき下地金属薄膜のエツチングは、まずチャンバー1
0を高真空に排気した後、X−Yテーブル制御部139
 Kよ、り X−Yテーブル13aを破線で示す位置1
3bに移動させて行なう。このとき、被加工基板は12
bの位置に来る。この状態で、エツチング機構としての
イオン銃14のフィラメント15を加熱し、フィラメン
ト15とアノード16の間に電圧を加え、バルブ9を開
いて微景のアルゴンガスを導入することによりこのガス
がイオン化され、加速グリッド18により形成される電
界により、このアルゴンイオンは被加工基板12bに向
って加速される。
The etching of the metal thin film under plating begins in chamber 1.
0 to a high vacuum, the X-Y table control section 139
Position 1 where the X-Y table 13a is indicated by the broken line
Move to 3b. At this time, the substrate to be processed is 12
Come to position b. In this state, the filament 15 of the ion gun 14 serving as an etching mechanism is heated, a voltage is applied between the filament 15 and the anode 16, and the valve 9 is opened to introduce a small amount of argon gas, whereby this gas is ionized. The argon ions are accelerated toward the substrate 12b to be processed by the electric field formed by the acceleration grid 18.

このとき、永久磁石17によりアルボンイオン流は収束
されビーム状になると共に、適度な電圧の印加されたフ
ィラメント19により、アルゴンイオンは中和され、ア
ルゴン分子の状態で被加工基板12b表面に入射しエツ
チング作用を行なう。エツチングの終了時点の検出は、
本図では示していないが四重極質量分析計で行なうこと
が可能であるし、予め測定したエツチング速度に基づき
エツチング時間を定めておく方法でも良い。エツチング
を終えたら、アルゴンガスの導入を止め、再びチャンバ
ーを高真空状態にしておく。
At this time, the argon ion flow is converged into a beam shape by the permanent magnet 17, and the argon ions are neutralized by the filament 19 to which an appropriate voltage is applied, and enter the surface of the substrate 12b to be processed in the state of argon molecules. Performs etching action. Detection of the end point of etching is
Although not shown in this figure, it is possible to perform the etching using a quadrupole mass spectrometer, or a method in which the etching time is determined based on an etching rate measured in advance may also be used. After etching is finished, the introduction of argon gas is stopped and the chamber is again placed in a high vacuum state.

めっき下地金属薄膜をエツチング除去した後、X−Yテ
ーブル’z13aの位置にもどし、走査型電子゛  顕
微鏡で配線導体パターニア3の検査を行なう。走査型電
子顕微鏡による検査機構は電子銃20.電子銃制御82
0a 、標準配線導体)4ターノデータおよ検査は次の
手順で行なわれる。まずX−Yテーブル13aにより、
被検査基板12aの粗位置合わせを行なう。これは、走
査型電子顕微鏡による被検査基板に設けられた位置合せ
マークの画像と標準配線導体データの基準位置合せマー
クとが合致する様にX−Yテーブルを移動させることで
ある。そして、走査型電子顕微鏡による被検査基板の配
線導体パターンの画像と標準配線導体データとを照合し
、違いがあった箇所の位置座標と欠陥モードがオープン
であるかショートであるかとを記憶装置に記憶する。
After removing the plating base metal thin film by etching, it is returned to the position of the X-Y table 13a, and the wiring conductor pattern 3 is inspected using a scanning electron microscope. The scanning electron microscope inspection mechanism is an electron gun 20. Electron gun control 82
0a, standard wiring conductor) 4-turn data and inspection are performed in the following procedure. First, using the X-Y table 13a,
Rough positioning of the substrate to be inspected 12a is performed. This is to move the XY table so that the image of the alignment mark provided on the substrate to be inspected by the scanning electron microscope matches the reference alignment mark of the standard wiring conductor data. Then, the image of the wiring conductor pattern of the board to be inspected taken using a scanning electron microscope is compared with the standard wiring conductor data, and the position coordinates of the location where there is a difference and whether the defect mode is open or short are stored in the storage device. Remember.

以上の様にして検査された基板の配線導体パターンに欠
陥があった場合には、X−Yテーブル及び基板はそれぞ
れ一点鎖線で示す位置13c及び12cにセットされる
If there is a defect in the wiring conductor pattern of the board inspected as described above, the X-Y table and the board are set at positions 13c and 12c, respectively, indicated by the dashed lines.

配線導体パターンのショートは次の様にして修正される
A short circuit in the wiring conductor pattern is corrected as follows.

イオンビームエツチング機構としてのイオン銃30mは
フィラメント31とアノード320間に形成される電界
によって、バルブ36から導入されたアルゴンガスをイ
オン化したものを永久磁石33、ビーム形成グリッド3
4で微細ビーム化し、フィラメント35で中和して微細
なアルゴン分子のビームをつ<シ、これを基板12cの
表面に照射する。基板12cの直前にはアパーチャ37
があシ、散乱したビームは、基板12cに照射しない様
になっておシ、加工精度を高めている。
The ion gun 30m as an ion beam etching mechanism uses an electric field formed between a filament 31 and an anode 320 to ionize argon gas introduced from a valve 36 into a permanent magnet 33 and a beam forming grid 3.
4, the beam is made into a fine beam, neutralized by a filament 35, and a fine beam of argon molecules is emitted, which is irradiated onto the surface of the substrate 12c. An aperture 37 is provided just before the substrate 12c.
However, the scattered beams are prevented from irradiating the substrate 12c, thereby improving processing accuracy.

検査結果のデータを記憶装置より取り出し、ショート箇
所にビームが照射される様にX−Yテーブルを移動させ
、このビームでショート箇所をエツチング除去する。
The inspection result data is retrieved from the storage device, the X-Y table is moved so that the beam is irradiated onto the shorted area, and the shorted area is etched away using this beam.

配線導体ノ母ターンのオープンは次の様にして修正され
る。
Open wiring conductor mother turns are corrected as follows.

イオンデポレフ3フ機構としてのイオン銃は30bの位
置に移動し、スパッタ・ターゲット・ホルダー38に取
付けられたスパッタ・ターゲット39(点線で示す)K
微細なアルゴン分子のビームを照射させ、ス/4ツタ・
ターゲットの金属原子をたたき出す。たたき出された金
属原子はビーム状罠なって、アノヤーチャ37を通過し
て基板の配線導体パターンのオープン箇所に堆積し配線
導体パターンの一部を形づくることにより、修正を完了
する。
The ion gun as an ion depolev 3f mechanism moves to the position 30b, and the sputter target 39 (shown by a dotted line) K attached to the sputter target holder 38
By irradiating a beam of minute argon molecules,
Knocks out the metal atoms of the target. The ejected metal atoms form a beam-like trap, pass through the annoyarch 37, and are deposited on the open portions of the wiring conductor pattern on the board, forming a part of the wiring conductor pattern, thereby completing the correction.

スノ’l?ツタ・ターゲット・ホルダー38には、2〜
3種の金属のスパッタ・ターゲット39を備え、スノセ
ッタする金属を回転して選択できる様になっている。ま
た、イオン銃が30mの位置にあるときには、イオンビ
ームを妨げない様な構造になっている。
Snow'l? The ivy target holder 38 has 2 to
A sputter target 39 of three types of metals is provided, and the metal to be sputtered can be selected by rotating. Furthermore, when the ion gun is located at a distance of 30 m, the structure is such that it does not interfere with the ion beam.

修正が終った基板は、12mの位置に移動し、再び走査
型電子顕微鏡で配線導体パターンの検査を朽なりた後、
高真空チャンバーから取出される。
After the correction was completed, the board was moved to a position 12 meters away, and the wiring conductor pattern was inspected again using a scanning electron microscope.
Removed from high vacuum chamber.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は一回の真空排気過程でめっ
き下地金属薄膜のエツチングと配線導体ノJ?ターンの
検査と配線導体パターンの修正とを行うことにより、各
工程を個別の専用装置によって行なう場合に較べ大幅な
作業時間の削減ができ、さらに、これらの一連のプロセ
スが同一の高真空状態の中で行なわれる為、ゴミやホコ
リなどの混入が少なく、製造品質を向上できるという効
果もある。
As explained above, the present invention enables etching of the plating base metal thin film and wiring conductor in one vacuum evacuation process. By inspecting the turns and correcting the wiring conductor pattern, it is possible to significantly reduce the working time compared to performing each process using separate dedicated equipment.Furthermore, these series of processes can be performed in the same high vacuum state. Since the process is carried out indoors, there is less contamination by dirt and dust, which also has the effect of improving manufacturing quality.

【図面の簡単な説明】[Brief explanation of drawings]

第1図(a)〜(elは本発明の方法を示す俯敞断面図
、第2図は本発明の製造装置を示す縦断面図である。 ■・・・基板、2・・・金属薄膜、3・・・配線導体、
4・・・配線欠陥部、5・・・配線欠陥修正導体、9,
36・・・ガス導入バルブ、10・・・高真空チャンバ
、 11・・・排気ポート、12a*12bt12c 
””基板、13a、13b、13c ・・・X−Yテー
ブル、14,30a、30b =イオン銃、15,21
,31−・・カソード・フィラメント、16,32・・
・アノード、17゜33・・・永久磁石、18,22,
23,34・・・グリッド、19.35・・・フィラメ
ント、20・・・電子銃、24.25・・・偏向電極、
37・・・アノ(−チャ、38・・・スパッタ・ターゲ
ット・ホルダー、39・・・スパッタ・ターゲット。
FIGS. 1(a) to (el are overhead sectional views showing the method of the present invention, and FIG. 2 is a longitudinal sectional view showing the manufacturing apparatus of the present invention. ■...Substrate, 2...Metal thin film , 3... wiring conductor,
4... Wiring defect portion, 5... Wiring defect correction conductor, 9,
36... Gas introduction valve, 10... High vacuum chamber, 11... Exhaust port, 12a*12bt12c
"" Substrate, 13a, 13b, 13c...X-Y table, 14, 30a, 30b = ion gun, 15, 21
, 31-... cathode filament, 16, 32...
・Anode, 17° 33...Permanent magnet, 18, 22,
23, 34... Grid, 19.35... Filament, 20... Electron gun, 24.25... Deflection electrode,
37...Anno(-cha), 38...Sputter target holder, 39...Sputter target.

Claims (2)

【特許請求の範囲】[Claims] (1)アディティブ法を用いて基板上に微細配線を形成
する一連の工程のうち、所望のパターンに選択めっきさ
れた配線導体をエッチングレジストとしてめっき下地金
属をドライ・エッチングする工程と、このドライエッチ
ングによって完成した配線導体パターンの欠陥を電子ビ
ームを用いて検査する工程と、この検査の結果に基づき
、前記配線導体パターンの欠陥のうち、オープン不良箇
所をイオンビーム・デポジションにより修正し、ショー
ト不良箇所をイオンビーム・エッチングにより除去する
ことにより修正する工程とを同一の真空排気過程にて行
うことを特徴とする微細配線の形成方法。
(1) Among a series of steps for forming fine wiring on a substrate using an additive method, there is a step of dry etching the plating base metal using the selectively plated wiring conductor in the desired pattern as an etching resist, and this dry etching. A process of inspecting defects in the wiring conductor pattern completed by using an electron beam, and based on the results of this inspection, among the defects in the wiring conductor pattern, open defects are corrected by ion beam deposition, and short defects are corrected by ion beam deposition. A method for forming fine wiring, characterized in that a step of correcting a portion by removing it by ion beam etching is performed in the same vacuum evacuation step.
(2)被加工基板の全面もしくは、大部分の領域をエッ
チングするエッチング機構と、前記基板上に形成された
配線導体パターンを検査する検査機構と、基板を保持し
これを移動させるX−Yテーブルと、前記配線導体パタ
ーンに見出されたオープン不良箇所を修正するイオンビ
ームエッチング機構と、配線導体パターンに見出された
ショート不良箇所を修正するイオンデポジション機構と
を有し、これらを同一高真空チャンバー内に設置したこ
とを特徴とする微細配線形成装置。
(2) An etching mechanism that etches the entire surface or most of the area of the substrate to be processed, an inspection mechanism that inspects the wiring conductor pattern formed on the substrate, and an X-Y table that holds and moves the substrate. and an ion beam etching mechanism for correcting open defects found in the wiring conductor pattern, and an ion deposition mechanism for correcting short-circuit defects found in the wiring conductor pattern. A fine wiring forming device characterized by being installed in a vacuum chamber.
JP25936085A 1985-11-19 1985-11-19 Formation of fine wiring and device thereof Pending JPS62119942A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP25936085A JPS62119942A (en) 1985-11-19 1985-11-19 Formation of fine wiring and device thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP25936085A JPS62119942A (en) 1985-11-19 1985-11-19 Formation of fine wiring and device thereof

Publications (1)

Publication Number Publication Date
JPS62119942A true JPS62119942A (en) 1987-06-01

Family

ID=17333031

Family Applications (1)

Application Number Title Priority Date Filing Date
JP25936085A Pending JPS62119942A (en) 1985-11-19 1985-11-19 Formation of fine wiring and device thereof

Country Status (1)

Country Link
JP (1) JPS62119942A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679337B2 (en) 2008-06-04 2014-03-25 Asahi Kasei Chemicals Corporation Hollow fiber membrane module with covered membrane outer periphery

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8679337B2 (en) 2008-06-04 2014-03-25 Asahi Kasei Chemicals Corporation Hollow fiber membrane module with covered membrane outer periphery

Similar Documents

Publication Publication Date Title
US4503329A (en) Ion beam processing apparatus and method of correcting mask defects
US8163145B2 (en) Method and apparatus for controlling topographical variation on a milled cross-section of a structure
US8835845B2 (en) In-situ STEM sample preparation
JP5882381B2 (en) Slice and view with decoration
US7348556B2 (en) Method of measuring three-dimensional surface roughness of a structure
US5086015A (en) Method of etching a semiconductor device by an ion beam
USRE33193E (en) Ion beam processing apparatus and method of correcting mask defects
US20070192057A1 (en) Method and apparatus for repairing shape, and method for manufacturing semiconductor device using those
JPH0328017B2 (en)
JP3216881B2 (en) Sample cross section observation method
US20040262518A1 (en) Metrology process for enhancing image contrast
JPS62119942A (en) Formation of fine wiring and device thereof
US7018683B2 (en) Electron beam processing method
JPH03166744A (en) Microprocessing method for cross section
JPH07169665A (en) Electron beam lithography method
WO2004075240A1 (en) Ion beam processing method
JPS62119941A (en) Formation of fine wiring and device thereof
KR100276567B1 (en) Method of detecting a particle in a semiconductor manufacture device
JPH08261897A (en) Transmission electron microscope sample preparation method and sample preparation apparatus
KR20250105457A (en) Improved editing of deep multilayer structures
JP2600623B2 (en) Electron beam exposure method and apparatus
JPH0794512A (en) Wiring forming method and device
JP2002139467A (en) Evaluation method and device of electric characteristic
JPH08210831A (en) Method and instrument for measuring dimension of pattern
JPH0437576B2 (en)