JPS62119807A - コンダクタの製造方法およびコンダクタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、高周波部品（高周波コンポーネント）と集積
回路（ＩＣ）とを相互接続する方法およびその構成に関
するもので、特に、マイクロコアキシャルサブストレー
ト（同軸状極小基板）を形成すると共にコンポーネント
とＩＣとをこのサブストレート（基板）に接続する方法
に関するものである。

〔従来技術〕

一般に極小化された電子回路には、トランジスタ、抵抗
、コンデンサならびに種々のＩＣから成るコンポーネン
トが設けられており、これらがデート（回路基板）の上
に装着されている。

これら種々のコンポーネント間の相互接続はフォトマス
ク法や他の方法によって予じめ選択されたストリップパ
ターンをボードの上に設けることによって実現される。

しかし乍ら、高周波領域（即ち、ＭＨｚ　”またはＧＨ
ｚレンジ）においては、誘導性および容量性の損失（配
線における）の発生を阻止する必要があると共に、これ
ら間に生じるクロスカップリング（相互結合）によって
、不所望な歪が信号中に発生してしまう原因となってい
た。

従来においては、これらコンポーネントを２つの平行な
グランドプレーン（接地面）間に設けたデート中に埋設
したコンダクタ（導体）によって相互接続することが提
案されていた。しかしこのような構造にも拘らず、隣接
導体間でのクロスカップリングがこれら導体を離間させ
ない限り発生していた。このようなスペースを設けるこ
とによってデートのサイズが増大してしまう結果となっ
ていた。

他の解決法としては、ＩＣ間に伝送手段として光ファイ
バを用いることが提案されている。

しかし乍ら、このアグローチには２つの大きな欠点があ
る。即ち、第１として、電気信号を光学的信号に変換す
る必要があり、これを再び電気信号に変換する必要があ
る。従って、追加のコンポーネントが必要となる欠点が
あった。第２としては、光学ファイバを光信号トランス
ミッタまたはレシーバに対して極めて大きな注意を払っ
て一致させる必要がある。これによってこれら装置間の
信号の伝送を最良状態に保持する必要がある。

〔発明の目的および概要〕

上述した観点より明らかなように、本発明の主要目的は
、最小のサイズを有する高周波の電子部品を相互接続す
る手段を提供することである。

他の目的は、容量性および誘導性損失が最少となると共
にクロスカップリングが回避された相互接続手段を提供
することである。

また、他の目的は、上述の相互手段を得るための方法を
提供することである。

また、本発明の目的によれば、ＩＣをサブストレート中
に埋設した同軸状コンダクタ（ｃｏ　ａｘｉ　ａｌｃｏ
ｎｄｕｃｔｏｒ　）に接続する方法を提供し、ここで接
続用シートルド処理されていない導体（コンダクタ）の
長さを最小限度に押えてこれの高周波インーーダンスを
減少させることにある。

また、本発明によれば、ＩＣへのすべての接続が同時に
行われるような方法を提供することにある。

更に本発明によれば、高速のオートメーシ。

ンに適したＧａＡ＠（ガリウムヒ素）のような高周波Ｉ
Ｃを相互接続させる方法を提供することである。

上述したこれら目的および本発明の利益は以下の記載か
ら明らかになる。

本発明によれば、種々の電子部品（コンポーネント）を
支持すると共に相互接続させるｙｌｒ　−ドにサブスト
レートを設け、この中に、予じめ選択されたコンダクタ
の・ダターンを埋設してあシ、これらコンダクタの各々
を個々にシールドしたことを特徴とする。このサブスト
レートを順番に並べられた層を重畳することによって形
成し、各層は１個またはそれ以上の導電性ラインおよび
誘電性材料を有することによって、シールドされたコン
ダクタが埋設されたが一ドを形成させたことを特徴とす
る。

これら複数の埋設したシールド処理されたコンダクタを
露出した接続用・９ツドによって終端させる。各集積回
路に複数個のメタルパンツ（ｍｅｔａｌ　ｂｕｍｐｓ）
を設け、このパンツは集積回路にメッキされており、こ
れらを相互接続用に用いている。このようにパンツ処理
された集積回路を次に圧縮ボンデング処理して、自動装
置を利用して埋設したシールド導体の接続用パッドにゲ
ンデングさせたことを特徴とする。

以下図面を参照し乍ら本発明を詳述する。

第１図に示すように、従来のデート１０には２枚の平行
なメタリックシート１２．１４が設けられている。これ
らシートによって、これらの間に設けられた誘電体材料
１６と協動して２つのグランドプレーン（接地面）が形
成されている。例えば、番号１８で示した複数のコンダ
クタ（導体）を図示のように２枚のシート間に配置させ
る。

前述したように、隣接したコンダクタ間の容量性カップ
リングによって高周波領域において、信号の干渉が起り
てしまう。従って、ボードの最高動作周波数とコンダク
タ間のスペースの問題との間でトレードオフ（相殺）さ
せる必要があった。このような従来の問題点を第２図で
示したような本発明によって解決し、各コンダクタに対
して個々に独立してシールドさせたことを特徴とするも
のである。

第２図および第３図の？−ド２０にはメタリックベース
および誘電体材料２４０層が設けられている。この誘電
体層２４中に複数のコンダクタ２６．２Ｂ、３０．３２
．３４．３６および３８が埋設されている。絶縁の程度
に応じて、例えば２６．２８のようなコンダクタのいく
つかを断面が矩形を有するチーープラ（円筒状）シール
ド４０．４２によって完全にそれぞれシールドする。こ
れらシールドを銅のペース上に造るので、これらシール
ドをグランドプレーンに電気的に接続することができる
。残りのコンダクタをＵ字状シールド４４によって部分
的にシールドするか、またはＩ形状絶縁壁４６　、４８
によって単に反結合させる。

終端させるために、各コンダクタの２つの最端部に垂直
セクション５０を設け、とのセクタ１ンは第３図に示し
たデートの頂面５４と同一平面となる矩形のパッド５２
で終端されている。

このパッド５２に類似した接続用パッドを必要に応じて
中間位置に設けることもできる。従って、これらコンダ
クタを用いて２個またはそれ以上のデバイスを相互接続
することもできる。

例えばＧｈｋｓＩＣ５６，５８のような２個の高周波デ
バイスを第３図に示すようにボード２０の頂面５４に付
着させることもでき、この結果、シールド処理されたコ
ンダクタ２６がそれらの間に延在するようになる。これ
らデバイスにパッド６０．６２ｔｌ−それぞれ設ける。

次に、これらデバイスパッド６０および６２を周知技術
によってパッド５２に接続する。例えば第３図において
、ワイヤ（配線）６４および６６を、ワイヤデンデング
として既知の技術を駆使して図示したようにそれぞれの
ノ譬ツドにデンデング処理する。

デートにシールドされたコンダクタを形成する方法が第
４〜８図に図示されている。最初、比較的広いメタリッ
クストリップ６８を銅のベース６７上に堆積させる。後
述の説明より明らかなように、この最初のストリップは
シールドの底部壁になる。ポリイミドのような低誘電率
を有する適当な材料をこのベースに与えることによって
メタリックストリップ６８と共に平坦で連続した表面を
形成する。ストリップ６８を直接ベース６７に堆積させ
るか、または第４〜８図に示したように、絶縁層６９を
ベース６７と層６８との間に堆積させる。次に、２つの
比較的細いストリップｆ／２．１４をこのストリップ６
８上に堆積させる（第５図参照）。これらス）　ＩＪツ
ブの各々には外側エツジ２６が設けられており、このエ
ツジをストリップ６８の対応の外側エツジと連続させる
。従って、浅いチャネル７８が図示のように、ストリッ
プ６８゜７／２，７４によって規定される６次に、誘電
体をストリップ７２．’１４の頂面と同一となるまで形
成する。チャネル７８もまた誘電体で充満させる。

次に、３本のメタリックストリップを第５図のアッセン
ブリ上に堆積させ、２個のストリップ８０．８２をスト
ＩＪツブｒ２．７４のそれぞれの頂部にほぼオーバーラ
ツプする位置に堆積させると共に、第３のストリップ８
４をチャネル１８の上方に堆積させると共にストリップ
８０および８２から均等に離間せしめる。誘電体を再び
このアッセンブリの幅を横切って形成させると共に、ス
トリップ８０．８４および８４．８３間にもそれぞれ設
ける。

第５図のステップを第７図で示し九ように繰返す。この
場合、２つの追加のストリップ８６゜８８を図示のよう
にストリップ８０．８２を越えて堆積させる。このステ
ップで用いられた誘電体によって中心ストリップ８４を
シールドで埋設する。

最後のステップにおいて、比較的広い、最終のメタルス
トリップ９０をストリップ８６゜８８上に堆積させ、こ
れによって、中心ストリップ８４０周りのシールドを完
成することができ、従って、このストＩＪツブ８４が高
周波信号に対して導体として作用するようになる。簡単
の為に、垂直脚部５０および接続用タブ５２がこれら図
面より省略されている。しかし乍ら、これらを、従来か
ら広く普及されている適当なマスキング技術を駆使して
形成できることは明らかである。

第４〜８図においては、その断面形状が矩形のシールド
を形成する方法が図示されているが、同一原理を応用し
て他の断面形状、例えば矩形、円形および三角形等のシ
ールドを形成することもできる。例えば、水平方向に交
互に配列した複数の層によって類似の円形シールドを形
成することもできる。

更にまた、少なくとも５つの層を有する代表的な矩形の
シールドが必要であったが（または、ベースがこのシー
ルドの底部壁を構成する場合には４つの層が必要となる
）、更にもつと多くの層を所望の形状に応じて用いるこ
ともできる。

前述した技術をまた用いてＩ形状のシールド４６．４８
４たはＵ形状のシールド４４０部分的シールドを形成す
ることもできる。

第４〜８図においては、連続した層を完全に堆積させる
と共に、隣接した層と一致させて表示していた。実際上
、このような−散性は不可能であることが知られている
。第９図において、上述した方法に従って製造した実際
のシールド処理されたコンダクタの断面形状が表示され
ている。この図から明らかなように、連続した眉間で僅
かなミスアライメント（不一致）エラーによって側壁が
僅かに揺動しているが、シールドは完全に確保されてい
る。第９図に示したシールド内では２０Ｘ１０ミル（ｍ
ｌ　１　ｓ）　　の寸法のキャピテイが形成されている
が、より小さなサイズのキャビティを用いることもでき
る。

必要に応じて、複数個の導体を第１０図に示したように
個々に独立してシールド処理することもできる。同図に
おいて、連続的な頂部９０および表面シールド用底部９
２が形成されると共に、これらの間のスペースをこれら
表面間に垂直に延在する側壁９４によって仕切ることが
できる。導体９６ｔ−これら側壁９４間に配置すること
によって、各コンダクタが独立してシールドされる。

一般に、集積回路を第３図に示したようなワイヤ？ンデ
ングによりて６４および６６で相互接続し、この場合、
本発明の同軸状接続部に対向したグリント印刷したメタ
ルストリッツ６ｔ器用いる。

第１１図に示したように、ワイヤ？ンデングにはワイヤ
１４′の端部上に溶融したメタルのが−ル１２′を形成
することが包含されており、次にこのゴールおよびワイ
ヤを？ンディグパッド１６′に付与する。このパッドは
通常、集積回路？−ドの表面上のアルミニウム金属化さ
れた領域である。しかし乍ら、前述したように、高周波
において、このタイプの相互接続は不所望なものである
。この理由は高いインダクタンスおよびキャパシタンス
ならびにクロスカップリングが生じてしまうからである
。

第１２図で示したように、他の方法によれば、光学ファ
イバ１８′を利用することを特徴とするものである。信
号をこのファイバからまたはファイバへ適当な光学電子
デ・ぐイス２０’を介して伝送する。このデバイスとし
ては、フォトトランジスタ（信号の受信用）ｔたはＬＥ
Ｄ　ｔたはレーデダイオード（送信用）が用いられる。

しかし乍ら、このような相互接続には精密なアライメン
ト（整列、−散性）が要求される。特に、ファイバ１８
′の端部２２′を、調整用ネジ２４′。

２６′または他のアライメント用の機械的手段を駆使す
ることによってこの光学電子デバイス２０′に対して予
じめ選択された特別な関係で配置させる必要がある。こ
のような調整には個人の器用さによる影響が多大となる
。即ち、個人的な優れた技量が要求される。更にまた、
極めて僅かな角度に関するミスアライメントは信号強度
に有害なものとなってしまうと共に、全体のシステムが
高価となると共に、時間の浪費が起ってしまう。また、
このような相互接続方法は自動化には不適当となってし
まうことが明らかである。前述した理由のために、最小
化したシールド処理済みコンダクタを設けることは有益
なことであり、第１３ａ図および１３ｂ図で示すように
、コンダクタ３０′をＩＣ３４’のパッド３２′の一方
に電気的に接続する一方、このシールド３６′をこのＩ
Ｃのもう１つのパッド３８′に接続し、これＫ例えばＩ
Ｃの接地ターミナルを設けることができる。

第１４図に更に詳細に示すように、シールド３６′をコ
ンダクタ３０′の周りに同軸状に配置するのが好適であ
る。誘電体材料４０′をこのシールド内に設けることに
よってコンダクタ３０′を支持すると共に絶縁する。こ
のようなタイプの接続には従来の接続方法に比べて以下
のような利益がある。即ち、実際のコンダクタを比較的
短かく製造できると共に、このシールドによって浮遊容
量を減少できると共にクロスカップリングを回避できる
利点がある。

更に、第１５図で示したように、シールド処理されたコ
ンダクタに一組のターミナル４２′。

４４′および４１′と一緒にこのコンダクタに電気的接
続された他のブランチ４６′および４８′等を設けるこ
とができ、これらブランチは他のデバイスと中間接続さ
せるための異った形状を有するように設計されている。

第１４および１５図に示されたようなシールド処理され
たコンダクタを極めて薄く製造できる場合には、これら
コンダクタは自己支持できるものではなく取扱いはかな
り困難なものとなる。しかし乍ら、このような問題点は
、これらシールド処理されたコンダクタを回路基板中に
埋設して種々の電子デバイスを支持するように用いるこ
とによって解決できる。例えば、前述した本願人に係る
特許出願明細書およびそれに開示された参考文献に開示
しであるように、回路ボードを連続し九基板層を重畳さ
せることにより製造することにより解決する。シールド
処理されたコンダクタの予じめ選択されたパター７をデ
ート内に形成するようにした導電性ストラグをこれら層
の部分に設けることができる。

このような構成は特にシールド処理された同軸コンダク
タを利用して電子デバイスを相互接続させる場合に好適
である。更にまた、このような構成を後述するように回
路が一ドに集積回路を自動的に設置する場合にも適して
いる。

本発明の一実施例によれば、１個またはそれ以上のチッ
プを回路基板中に埋設したコンダクタに直接、加熱圧縮
ボンディングするようにしたことを特徴とするものであ
る。

プリント回路基板のコンダクタおよびシールドは前述し
た本願人の特許明細書に記載された方法で製造できる。

更に、キャビティ５０′を基板１００′中に形成してコ
ンダクタ６０′の一部分を露出させ、これによって接続
用パッド１１８′を形成すると共に、対応するシールド
１２０′に接続されたタグ１１２′を露出させる（第１
６−１８図参照）。コンダクタ６０′を誘電体材料１０
２′によって支持すると共に、シールド１２０′から完
全に隔離させる。誘電体材料をキャビティ領域５０′か
ら完全に除去しである。第１７図は、このキャビティ５
０’の最終形状の断面図を示すと共に、誘電体１０２′
によって支持された接続用ノ讐ツド１１８の露出した状
態を示す。

デンディングは、テープ自動メンディング（ｔａｐｅ　
ａｕｔｏｍａｔｓｄ　ｂｏｎｄｉｎｇ　・＝　ＴＡＢ　
）の方法と類似した自動化方法によって実現される。フ
レキシブルチーブの表面にシールド処理されていないコ
ンダクタをボンディングするこのような方法については
、文献”Ｔａｐ＠−Ｃａｒｒｉ＠ｒ　Ｐａｃｋａｇｉｎ
ｇＢｏａｓｔｓ　Ａｌｍｏａｔ　Ｕｎｌｉｍｉｔｅｄ　
Ｐｏｔ＠ｎｔｉｍｌ　（ＷａｉｔＰａｌｓｔｏｎｏ著、
１９７４年１０月２０日、　ＥＮＤ発行）、に詳しく説
明しである０本発明によれば、単一層ＴＡＢテープが多
層基板によって置換されており、この多層基板には、前
述した特許出願明細書に記載された方法によって完全に
シールド処理された埋設コンダクタが設けられている。

半導体ＩＣを次に内部に埋設されたコンダクタにＴＡＢ
デンディングする。

第１９図において、ＩＣＭ７デイングパツドサイト上に
配設された複数個の接続用バンプ５４′を有する半導体
チップ５２′を下側プントツール５６′上に支持させる
。このボンドツール５６′は、接続用バンプが接続用ノ
クツド１１８′およびシールドタブ１１２′の真下に落
下するように正確に位置決めされる。次に、上側ボンド
ツール５８′をキャビティ５０′中に移動させて、ＩＣ
５２′上の接続用バンプと整列した複数個の接続用パッ
ド１１８′およびシールドタｆ　ｌ　Ｊ　ｊ’に加熱お
よび加圧する。このようにして加えられた熱および圧力
によってすべてのコンダクタおよびシールドを同時に多
量にボッディング処理できる。このような同時に多量に
ボンディング処理できることは自動的にアッセンブリ組
立て用に極めて適している。

第２０図において、最終的に得られたＴＡＢ　＆／ディ
ング処理ＩＣ５２’が図示されており、このＩＣ５２’
は埋設およびシールド処理されたコンダクタ６０′に完
全に接着されている。ＩＣ５２’自身を同様に多層基板
中に埋設できる。このＩＣの厚さを変化できるので、基
板の表面を越えて延在させることができる。

他の実施例が第２１図に開示されている。本例において
は、基板７０′を１個またはそれ以上のシールド処理さ
れたコンダクタ７２′と共に形成する。絶縁されたＡ？
ツド７４′を基板の表面上に形成すると共に、図示のよ
うに垂直部分７６′によってコンダクタ７２′に接続す
る。このパッド７４′の頂面、即ち外側表面を基板の外
側表面とほぼ同一平面とする。

基板上に装着させる集積回路またはＩＣチップ７８′に
回路接続用ノ々ツド上に配置されたバンプ８０′を設け
る。次に、このチップを前述した圧縮ポンディングによ
って基板に接続する。第２１図に示したように、パンｆ
８ｏのいくつかをコンダクタ７４′にボッディングし、
他のパンプをコンダクタシールドに直接ゲンディングす
る。

本発明は上述した例のみに限定されず種々の変更を加え
得るものである。

【図面の簡単な説明】

第１図は従来の回路ゲートの断面図、 第２図は本発明による回路ボードを示す一部断面図。 第３図は、第２図の一部の拡大断面図、第４−８図は、
第２図のが一部を製造するステップを表わす図、 第９図は、シールド処理されたコンダクタの拡大断面図
、 第１０図は、複数のコンダクタを示す断面図、第１１〜
１２図は、従来のワイヤ？７デイングを示す図、 第１３ａ〜１３ｂ図は光学ファイバを利用した時の図、 第１４〜１５図はシールドコンダクタの拡大斜視図、 第１６図は、埋設された集積回路用のサーキットが一部
を示す図、 第１７図は第１６図のゲートの断面図、第１８図は、第
１７図のゲートの平面図、第１９図は第１８図のが−ド
におけるバングされたＩＣチップを示す図、 第２０図はぎ−ドに完成されたＩＣチップを示す図、お
よび 第２１図は他の実施例を示す図である。 ２６．２Ｂ、３０．３２，３４，３６．３８・・・コン
ダクタ、４０，４２，１２０・・・シールド、５０・・
・キャピテイ、６９．２４・・・誘電体材料、７８・・
・チャネル。

Claims (9)

【特許請求の範囲】
1. （１）平坦な基板中に埋設された同軸状コンダクタを形
   成するに当り、 第１の延在した導電性部分を有する平坦な層を形成し、 この平坦な層の上に配置された複数の連続した平坦な層
   を形成し、これら層の各々には導電性部分が設けられて
   おり、 更に、これら連続した平坦な層の上に配置された第２の
   延在した導電性部分を有するもう１つの平坦な層を形成
   し、前記第１および第２の延在した導電性部分および前
   記連続した平坦な層の導電性部分を延在した同軸状シー
   ルド中に構成すると共に、このシールドから離間すると
   共にこの中に形成された導体中にも構成するようにした
   ことを特徴とする同軸状コンダクタの製造方法。
2. （２）前記連続した平坦層の導電性部分に延在した導電
   性部分を設け、これら延在した導電性部分を前記第１層
   の延在した導電性部分と同一空間上で延在させると共に
   、これと電気的に接触させることによって前記シールド
   を形成すると共に、延在した導電性部分によって前記コ
   ンダクタを形成したことを特徴とする特許請求の範囲第
   １項記載の方法。
3. （３）前記連続した平坦層の追加の導電性部分を形成し
   て前記同軸コンダクタのシールド用の終端を形成したこ
   とを特徴とする特許請求の範囲第１項記載の方法。
4. （４）前記複数の連続した平坦層中に追加の導電性部分
   を形成すると共に、前記同軸状コンダクタのコンダクタ
   に接触する手段を設けるよう構成したことを特徴とする
   特許請求の範囲第１項記載の方法。
5. （５）前記コンダクタと同軸状コンダクタのシールドと
   の間に誘電材料を設けるステップを追加したことを特徴
   とする特許請求の範囲第１項記載の方法。
6. （６）導電性エレメント（３０′）と、 このエレメントに接続されたコンダクタ終端部材（４２
   ′）と、 このエレメントに対して同軸状に包囲するシールド（３
   ６′）と、 このシールドに接続されたシールド終端部材（４４′）
   とを具え、このシールド終端部材を予じめ選択した距離
   で離間させたことを特徴とするコンダクタ。
7. （７）前記コンダクタとシールドとの間に誘電性材料を
   配置したことを特徴とする特許請求の範囲第６項記載の
   コンダクタ。
8. （８）前記コンダクタ終端部材に前記導電性エレメント
   の直線上延在部分を設けたことを特徴とする特許請求の
   範囲第７項記載のコンダクタ。
9. （９）前記シールド終端部材を前記コンダクタ終端部材
   と平行に配置したことを特徴とする特許請求の範囲第８
   項記載のコンダクタ。