JPS62115951A - 復調器 - Google Patents
復調器Info
- Publication number
- JPS62115951A JPS62115951A JP61144018A JP14401886A JPS62115951A JP S62115951 A JPS62115951 A JP S62115951A JP 61144018 A JP61144018 A JP 61144018A JP 14401886 A JP14401886 A JP 14401886A JP S62115951 A JPS62115951 A JP S62115951A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal
- filter
- output
- ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/02—Frequency selective networks
- H03H17/06—Non-recursive filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/007—Demodulation of angle-, frequency- or phase- modulated oscillations by converting the oscillations into two quadrature related signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H17/00—Networks using digital techniques
- H03H17/08—Networks for phase shifting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D2200/00—Indexing scheme relating to details of demodulation or transference of modulation from one carrier to another covered by H03D
- H03D2200/0041—Functional aspects of demodulators
- H03D2200/006—Signal sampling
- H03D2200/0062—Computation of input samples, e.g. successive samples
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
- H03D3/006—Demodulation of angle-, frequency- or phase- modulated oscillations by sampling the oscillations and further processing the samples, e.g. by computing techniques
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Mathematical Physics (AREA)
- Power Engineering (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、周波数変調されたディジタル信号の復調器で
あって、Ｆ、をサンプリング周波数とした時各々が入力
信号を値ＴＩ！＝１／ＦＥだけ遅延させるカスケード接
続されたｎ個の要素と、これらの遅延要素のカスケード
回路と並列に入っているいくつかのチャネルであって、
各チャネルが所定の係数を乗算するための乗算器と、こ
れらの乗算器の夫々の出力信号を加算するための第１と
第２の加算回路であって、これらの２個の加算回路の出
力信号がフィルタの直交出力信号を構成し、基準および
位相がずれた信号と称される加算回路を具備し、ディジ
タル直交フィルタの出力側に順次の信号サンプルの瞬時
位相φｎを計算する回路を備える復調器に関するもので
ある。
あって、Ｆ、をサンプリング周波数とした時各々が入力
信号を値ＴＩ！＝１／ＦＥだけ遅延させるカスケード接
続されたｎ個の要素と、これらの遅延要素のカスケード
回路と並列に入っているいくつかのチャネルであって、
各チャネルが所定の係数を乗算するための乗算器と、こ
れらの乗算器の夫々の出力信号を加算するための第１と
第２の加算回路であって、これらの２個の加算回路の出
力信号がフィルタの直交出力信号を構成し、基準および
位相がずれた信号と称される加算回路を具備し、ディジ
タル直交フィルタの出力側に順次の信号サンプルの瞬時
位相φｎを計算する回路を備える復調器に関するもので
ある。
このタイプの計算回路で動作する装置はＵＳ−Ａ−３９
５６６２３号に記載されている。
５６６２３号に記載されている。
本発明の目的は、しきい値が改良され、直交チャネルに
対する振幅−周波数応答が同じであるディジタル直交フ
ィルタを具え、コストを下げる面で、従来技術の装置よ
りも小さい電子部品を用いる復調器を提供するにある。
対する振幅−周波数応答が同じであるディジタル直交フ
ィルタを具え、コストを下げる面で、従来技術の装置よ
りも小さい電子部品を用いる復調器を提供するにある。
この目的を達成するため、本発明に係る復調器は、瞬時
位相を計算する回路と並列に、Ｓ／Ｎ比を評価する回路
を設け、この評価回路に制御回路を設けてＳ／Ｎ比が所
定のしきい値以下になった時直交フィルタの係数を変え
るように構成したことを特徴とする。
位相を計算する回路と並列に、Ｓ／Ｎ比を評価する回路
を設け、この評価回路に制御回路を設けてＳ／Ｎ比が所
定のしきい値以下になった時直交フィルタの係数を変え
るように構成したことを特徴とする。
図面につき本発明の詳細な説明する。
第１図に示す従来構造のディジタル直交フィルタは入力
信号が加えられる入力端子Ｅと、この入力信号をＦＥを
サンプリング周波数として値Ｔ６−−だけ各々遅延させ
る互に直列に接続されたＦＥ ｎ個の要素１２ａ〜１２ｎ（本例ではｎは偶数である）
と、互に並列に配置され、これらの直列接続された遅延
要素に沿って等間隔に設けられ、各々が本例では絶対値
が等しく、符号が反対の対（夫々、ａｌ＋ ａＯ＋ −
ａＯ＋ ａｌ）を成している係数を乗算する乗算器１
３を具える（Ｌ−）＋１個のチャネルと、これらの（−
）＋１個のチャネルの出力信号を加算する加算回路１４
とを有する。第（−）番目と第第（−＋１）番目の遅延
要素の間の接続が基卓出力Ｓ １１を取り出し、加算回
路１４の出力端子が位相が周波数０と出力導線３＋１上
の出力信号に対するサンプリング周波数の平均値の間で
□ラジアンずれている出力信号を与える出力端子Ｓ１２
を構成する。
信号が加えられる入力端子Ｅと、この入力信号をＦＥを
サンプリング周波数として値Ｔ６−−だけ各々遅延させ
る互に直列に接続されたＦＥ ｎ個の要素１２ａ〜１２ｎ（本例ではｎは偶数である）
と、互に並列に配置され、これらの直列接続された遅延
要素に沿って等間隔に設けられ、各々が本例では絶対値
が等しく、符号が反対の対（夫々、ａｌ＋ ａＯ＋ −
ａＯ＋ ａｌ）を成している係数を乗算する乗算器１
３を具える（Ｌ−）＋１個のチャネルと、これらの（−
）＋１個のチャネルの出力信号を加算する加算回路１４
とを有する。第（−）番目と第第（−＋１）番目の遅延
要素の間の接続が基卓出力Ｓ １１を取り出し、加算回
路１４の出力端子が位相が周波数０と出力導線３＋１上
の出力信号に対するサンプリング周波数の平均値の間で
□ラジアンずれている出力信号を与える出力端子Ｓ１２
を構成する。
第２図は、パルス応答は短かいが、位相が周波数０と、
サンプリング周波数の平均値の間でπ ＋□ラジアン互にずれている出力信号を出力導線３２１
及びＳ２□から出力するフィルタの一般原理を示す。図
示した実施例では、この目的のためにフィルタが７個の
直列に接続された遅延要素２２ａ〜２２ｎ と、（ｎ＋
１）個の第１の並列に接続されたチャネルＣ（ｎ＋１）
個の乗算器２３ｒ（係数−ａ３＋ ａ２＋−ａＩｔ ａ
Ｏｒ ａＯｒ −ａＩｔ ａ２＋ −ａ３）と加算回路
２４ｒ とから基準信号３２＋が出る〕と、（ｎ＋１）
個の第２の並列に接続されたチャネルＣ（ｎ＋１）個の
乗算器２３ｄ（係数ａ３＋ ａ２＋ ａＩｔ ａＯｒ
−ａＯｒ −ａＩｔ −ａ２＋ −ａ３）（絶対値が等
しく符号が反対）と、加算回路２４ｄとから位相がずれ
た出力Ｓ２゜が出る〕とを具える。
サンプリング周波数の平均値の間でπ ＋□ラジアン互にずれている出力信号を出力導線３２１
及びＳ２□から出力するフィルタの一般原理を示す。図
示した実施例では、この目的のためにフィルタが７個の
直列に接続された遅延要素２２ａ〜２２ｎ と、（ｎ＋
１）個の第１の並列に接続されたチャネルＣ（ｎ＋１）
個の乗算器２３ｒ（係数−ａ３＋ ａ２＋−ａＩｔ ａ
Ｏｒ ａＯｒ −ａＩｔ ａ２＋ −ａ３）と加算回路
２４ｒ とから基準信号３２＋が出る〕と、（ｎ＋１）
個の第２の並列に接続されたチャネルＣ（ｎ＋１）個の
乗算器２３ｄ（係数ａ３＋ ａ２＋ ａＩｔ ａＯｒ
−ａＯｒ −ａＩｔ −ａ２＋ −ａ３）（絶対値が等
しく符号が反対）と、加算回路２４ｄとから位相がずれ
た出力Ｓ２゜が出る〕とを具える。
第２図に示したフィルタは相当数の係数を含み、２個の
位相のずれたチャネルの周波数応答は全ナイキスト帯で
同じである訳ではない。
位相のずれたチャネルの周波数応答は全ナイキスト帯で
同じである訳ではない。
第３図はこれらの欠点を除去したフィルタを示したもの
で、これは 一直列に接続された奇数個ｎ個（本例では７個）の遅延
要素３２１〜３２０と、 一並列に接続され、２ＴＥ、 ４ＴＥ、 、（＋
１−１）ＴＥだけ遅延させられた入力信号が加えられる
第１の組一図示した実施例では、−ａ３ ＋ −ａｌ
＋ ａＯ＋ ａ２ に等ど −これらの乗算器の出力信号を加算し、基準出力Ｓｊｌ
を出力する加算回路３４ｒ と、−並列に接続され、Ｔ
Ｅ、 ３ＴＥ、 ５ＴＥ、 −、ｎＴＥだけ遅延さ
せられた信号が加えられる第２の組の一図示した実施例
では、ａ２＋ ａＯｒ ”” ｌ＋ −ａ３＋ に等
しい係数、即ち順序が第１の組みのチャネルのど −これらの乗算器の出力信号を加算し、位相がπ ＋−ラジアンずれている基準出力信号Ｓ３□を出力する
加算回路３４ｄ と を具える。
で、これは 一直列に接続された奇数個ｎ個（本例では７個）の遅延
要素３２１〜３２０と、 一並列に接続され、２ＴＥ、 ４ＴＥ、 、（＋
１−１）ＴＥだけ遅延させられた入力信号が加えられる
第１の組一図示した実施例では、−ａ３ ＋ −ａｌ
＋ ａＯ＋ ａ２ に等ど −これらの乗算器の出力信号を加算し、基準出力Ｓｊｌ
を出力する加算回路３４ｒ と、−並列に接続され、Ｔ
Ｅ、 ３ＴＥ、 ５ＴＥ、 −、ｎＴＥだけ遅延さ
せられた信号が加えられる第２の組の一図示した実施例
では、ａ２＋ ａＯｒ ”” ｌ＋ −ａ３＋ に等
しい係数、即ち順序が第１の組みのチャネルのど −これらの乗算器の出力信号を加算し、位相がπ ＋−ラジアンずれている基準出力信号Ｓ３□を出力する
加算回路３４ｄ と を具える。
Ｘａ、 Ｘｂ、 Ｘｃ、 −、Ｘｉ、−Ｘｎ、 Ｘ１
１＋１を遅延要素３２．〜３２．．の端子に得られる入
力信号の（ｎ＋１）個の順次のサンプルと称し、Ｘａを
ｎ回遅延させられたサンプルとし、ｘｂを（ｎ＋１）回
遅延させられたサンプルとし、等々、Ｘｎ＋ｌ をフィ
ルタの入力端子に存在するサンプルとすると、２個の直
交する出力信号を得るために行なわれる２個の重み付け
された和の一方は、 ＣｏＸａ＋Ｃ２Ｘｃ＋ＣＪｅ ” ””’ ”Ｃ（
１１−１１Ｘ 、、−＋ （１）に等しく、他方は
、 Ｃｆｎ−１１Ｘｂ＋ Ｃ（ｎ４１ Ｌ ”””Ｃ
２Ｌ−２”ＣＯＬ （２）に等しい。
１＋１を遅延要素３２．〜３２．．の端子に得られる入
力信号の（ｎ＋１）個の順次のサンプルと称し、Ｘａを
ｎ回遅延させられたサンプルとし、ｘｂを（ｎ＋１）回
遅延させられたサンプルとし、等々、Ｘｎ＋ｌ をフィ
ルタの入力端子に存在するサンプルとすると、２個の直
交する出力信号を得るために行なわれる２個の重み付け
された和の一方は、 ＣｏＸａ＋Ｃ２Ｘｃ＋ＣＪｅ ” ””’ ”Ｃ（
１１−１１Ｘ 、、−＋ （１）に等しく、他方は
、 Ｃｆｎ−１１Ｘｂ＋ Ｃ（ｎ４１ Ｌ ”””Ｃ
２Ｌ−２”ＣＯＬ （２）に等しい。
第４図は、第３図に原理回路を示したフィルタの一具体
例である。この好適な具体例は直列に接続された遅延要
素４６．４４．４２と、これらの遅延要素の端子に接続
された４個の並列なチャネル５１゜５３、５５．５７と
を具える。これらのチャネルは、係数ａｏを乗算するた
めの第１の乗算器６１と遅延要素４１の直列回路と、係
数−ａｌ を乗算するための第２の乗算器６３と３個の
遅延要素４３の直列回路と、係数ａ２を乗算するための
第３の乗算器６５と５個の遅延要素４５の直列回路と、
係数−ａ３を乗算するための第４の乗算器と７個の遅延
要素４７の直列回路とを具える。
例である。この好適な具体例は直列に接続された遅延要
素４６．４４．４２と、これらの遅延要素の端子に接続
された４個の並列なチャネル５１゜５３、５５．５７と
を具える。これらのチャネルは、係数ａｏを乗算するた
めの第１の乗算器６１と遅延要素４１の直列回路と、係
数−ａｌ を乗算するための第２の乗算器６３と３個の
遅延要素４３の直列回路と、係数ａ２を乗算するための
第３の乗算器６５と５個の遅延要素４５の直列回路と、
係数−ａ３を乗算するための第４の乗算器と７個の遅延
要素４７の直列回路とを具える。
チャネル５１の出力端子とチャネル５５の出力端子とを
加算回路７１の２個の入力端子に接続する。北方乗算器
６３の出力端子と乗算器６７の出力端子とを加算回路７
２の２個の入力端子に接続する。そしてこれらの２個の
加算回路の出力端子を加算回路７３の２個の入力端子に
接続し、加算回路７３の出力端子を基準出力端子Ｓ３１
とする。同じように、チャネル５３の出力端子とチャネ
ル５７の出力端子とを加算回路７５の２個の入力端子に
接続し、２個の乗算器６１及び６５の出力端子を加算回
路７６の２個の入力端子に接続し、これらの２個の加算
回路の出力端子を位相がずれた出力Ｓ３□の出力端子に
接続する。
加算回路７１の２個の入力端子に接続する。北方乗算器
６３の出力端子と乗算器６７の出力端子とを加算回路７
２の２個の入力端子に接続する。そしてこれらの２個の
加算回路の出力端子を加算回路７３の２個の入力端子に
接続し、加算回路７３の出力端子を基準出力端子Ｓ３１
とする。同じように、チャネル５３の出力端子とチャネ
ル５７の出力端子とを加算回路７５の２個の入力端子に
接続し、２個の乗算器６１及び６５の出力端子を加算回
路７６の２個の入力端子に接続し、これらの２個の加算
回路の出力端子を位相がずれた出力Ｓ３□の出力端子に
接続する。
各遅延要素はそこを通る信号を遅延時間Ｔ６だけ遅延さ
せる。第４図は第３図の回路と等価であるが、乗算器の
数が少ないという利点を有する。
せる。第４図は第３図の回路と等価であるが、乗算器の
数が少ないという利点を有する。
第３図及び第４図につき上述したフィルタ、もっと広く
云えば、前述した２個の式（１）及び（２）に基づいて
機能するフィルタの利点は、基準出力信号を供給する部
分の振幅−周波数応答が位相がずれた出力信号を供給す
る部分の振幅−周波数応答に等しく、第２図のフィルタ
に比較してパルス応答の持続時間が相当に短く、部品が
安価なことである。このようなフィルタを使えば、正弦
波信号をサンプリングしたものの振幅を簡単に計算でき
る。
云えば、前述した２個の式（１）及び（２）に基づいて
機能するフィルタの利点は、基準出力信号を供給する部
分の振幅−周波数応答が位相がずれた出力信号を供給す
る部分の振幅−周波数応答に等しく、第２図のフィルタ
に比較してパルス応答の持続時間が相当に短く、部品が
安価なことである。このようなフィルタを使えば、正弦
波信号をサンプリングしたものの振幅を簡単に計算でき
る。
基準信号出力端子及び位相がずれた出力信号の出力端子
に現われるサンプル系列Ｘ。及びＹ。が相互に□だけ位
相がずれている場合は、振幅はメモリ（ＲＯＭ） によ
り、この平方根をとることができる。
に現われるサンプル系列Ｘ。及びＹ。が相互に□だけ位
相がずれている場合は、振幅はメモリ（ＲＯＭ） によ
り、この平方根をとることができる。
正弦波信号をサンプリングした場合は、このような直交
フィルタを用いれば、φ。＝ｔａｎ−１ｈ 瞬時位相φｎを求めることができる。ＸｈをＹ。
フィルタを用いれば、φ。＝ｔａｎ−１ｈ 瞬時位相φｎを求めることができる。ＸｈをＹ。
で除算すると、瞬時位相の正接が与えられる。これは、
定義により、正弦波信号の振幅に独立である。斯くして
位相自体はａｒｃ ｔａｎ関数表を用いて計算できる。
定義により、正弦波信号の振幅に独立である。斯くして
位相自体はａｒｃ ｔａｎ関数表を用いて計算できる。
第５図に示すように、直交フィルター００はスイッチ１
１０及び１２０ に接続されている２個の出力端子から
サンプルＸ９及びＹｈを供給する。スイッチ１１０及び
１２０を除算器１３０に接続し、スイッチ１１０及び１
２０の位置に対応する位置に従って、Ｙ。
１０及び１２０ に接続されている２個の出力端子から
サンプルＸ９及びＹｈを供給する。スイッチ１１０及び
１２０を除算器１３０に接続し、スイッチ１１０及び１
２０の位置に対応する位置に従って、Ｙ。
がｘｎ以上である場合は、ＸｈをＹ、、で除算し、逆の
場合はＹ。をＸｏて除算する。除算器１３０をメモ１月
４０に接続する。メモリー４０はａｒｃ ｔａｎ関数を
計算する表を納めている。正接と余接（ｃｏｔａｎｇｅ
ｎｔ）の関係からＹｈがＸ、、より小さい場合でもメモ
リー４０を用い得る。値φｎは±に−だけ不確定である
。この不確定性はメモリー４０の後段の回路１５０で除
くことができ、Ｘｏ及びＹ。−の符号を制御するのに用
いられる。
場合はＹ。をＸｏて除算する。除算器１３０をメモ１月
４０に接続する。メモリー４０はａｒｃ ｔａｎ関数を
計算する表を納めている。正接と余接（ｃｏｔａｎｇｅ
ｎｔ）の関係からＹｈがＸ、、より小さい場合でもメモ
リー４０を用い得る。値φｎは±に−だけ不確定である
。この不確定性はメモリー４０の後段の回路１５０で除
くことができ、Ｘｏ及びＹ。−の符号を制御するのに用
いられる。
Ａを除算器１３０の出力とし、Ｂをメモ１月４０の出力
とすると、ＩＹ、ｌがｌＸ、１以上である場合はＡ＝
ｌ Ｘｎ／Ｙ、ｌであり、逆の場合はＡ＝ｌＹ、／Ｘ、
ｌである。Ｓ、、 Ｓ２． Ｓ３を、夫々、Ｘ、、
Ｙ、及びＩＸ、１−ＩＹ、ｌの符号とした時、１直φ。
とすると、ＩＹ、ｌがｌＸ、１以上である場合はＡ＝
ｌ Ｘｎ／Ｙ、ｌであり、逆の場合はＡ＝ｌＹ、／Ｘ、
ｌである。Ｓ、、 Ｓ２． Ｓ３を、夫々、Ｘ、、
Ｙ、及びＩＸ、１−ＩＹ、ｌの符号とした時、１直φ。
の不確定性を除去する表は下記の通りとなる。
Ｓ ＋ Ｓ ２ Ｓ ３ φ。の値十＋
十−８＋ π／２ Ｓ１ Ｓ２ Ｓ３ φ。の値十 −＋
＋Ｂ＋π／２ − 十十＋Ｂ ＋ π／２ − − − −８−π／２ ＋ ＋ −＋８ 十−−−Ｂ ＋ π −＋ −−８ −−−＋１３−π 第５図の回路では除算器１３０の出力側に＋１と−１の
間でだけ変わる値が得られ、これど共に値が非対称なこ
とに関係する問題が全て除かれ、メモリ１４０の出力側
では一πないし＋πラジアンレンジで一定な精度が保た
れる。
十−８＋ π／２ Ｓ１ Ｓ２ Ｓ３ φ。の値十 −＋
＋Ｂ＋π／２ − 十十＋Ｂ ＋ π／２ − − − −８−π／２ ＋ ＋ −＋８ 十−−−Ｂ ＋ π −＋ −−８ −−−＋１３−π 第５図の回路では除算器１３０の出力側に＋１と−１の
間でだけ変わる値が得られ、これど共に値が非対称なこ
とに関係する問題が全て除かれ、メモリ１４０の出力側
では一πないし＋πラジアンレンジで一定な精度が保た
れる。
φｎ及びφ。＋１を周波数変調されたディジクル信号の
２個の順次のサンプルＸ。及びＸ 、、＋ １の瞬時位
相とし、Ａφを２個のサンプル間の変調信号の搬送波の
位相のインクリメントとすると、例えば、第６図に示し
た復調回路に従って、φ。。１−φ。−Ａφを計算する
ことによりこの信号のディジタル復調を実現できる。こ
の第６図において、直交フィルタ２００の出力側のサン
プル対（Ｘ、、 Ｙ、 ） 。
２個の順次のサンプルＸ。及びＸ 、、＋ １の瞬時位
相とし、Ａφを２個のサンプル間の変調信号の搬送波の
位相のインクリメントとすると、例えば、第６図に示し
た復調回路に従って、φ。。１−φ。−Ａφを計算する
ことによりこの信号のディジタル復調を実現できる。こ
の第６図において、直交フィルタ２００の出力側のサン
プル対（Ｘ、、 Ｙ、 ） 。
（Ｘ 、。Ｉｎ Ｙｈ＋１）等がこのフィノ？り２００
の入力端子に存在する変調信号のサンプルを表わす。第
６図では、これらのサンプル、例えば、Ｘｏ。１及びＹ
、、。１を瞬時位相を計算する回路２０５に加える。
の入力端子に存在する変調信号のサンプルを表わす。第
６図では、これらのサンプル、例えば、Ｘｏ。１及びＹ
、、。１を瞬時位相を計算する回路２０５に加える。
この計算回路２０５は回路２１０．２２０．２３０．２
４０゜２５０を具えるが、これらは図示しない。蓋し、
これは第５図の要素１１０ないし１５０と同じであり、
同じように機能するからである。第１の減算回路２７０
が第１の正の入力端子でこの計算回路２０５の出力信号
φ７゜、を受は取り、第２の負の入力端子で、先行する
計算サイクルの過程で直交フィルタ２００の出力側に先
行するサンプル対Ｘ、、、 Ｙ、が存在することに応
答して計算回路２０５で決まる出力信号φｎを受は取る
。この第１の減算回路２７００２個の入力信号を同期さ
せるために、遅延要素２６０で信号 φ１を１サンプリ
ング期間Ｔ、たけ遅延させる。第２の減算回路２８０は
その正の入力端子で信号 φｎ。１−φｎを受は取り、
負の入力端子Ａφを受は取り、復調出力信号を出す。
４０゜２５０を具えるが、これらは図示しない。蓋し、
これは第５図の要素１１０ないし１５０と同じであり、
同じように機能するからである。第１の減算回路２７０
が第１の正の入力端子でこの計算回路２０５の出力信号
φ７゜、を受は取り、第２の負の入力端子で、先行する
計算サイクルの過程で直交フィルタ２００の出力側に先
行するサンプル対Ｘ、、、 Ｙ、が存在することに応
答して計算回路２０５で決まる出力信号φｎを受は取る
。この第１の減算回路２７００２個の入力信号を同期さ
せるために、遅延要素２６０で信号 φ１を１サンプリ
ング期間Ｔ、たけ遅延させる。第２の減算回路２８０は
その正の入力端子で信号 φｎ。１−φｎを受は取り、
負の入力端子Ａφを受は取り、復調出力信号を出す。
周波数変調信号にこの信号に対して無視できない程度の
雑音が伴なう時は、ベクトル表示で変調信号と雑音のベ
クトル加算から生ずるベクトルが原点を中心として回転
する。この結果ベクトルの回転の方向に従って±２πラ
ジアンの結果のベクトルの位相の飛びが生ずる。この結
果周波数復調器はそれ以下では急速なＳ／Ｎ比の劣化が
出力側で見られ、入力端では同じ比率が下がるというし
きい値で特徴づけられる。
雑音が伴なう時は、ベクトル表示で変調信号と雑音のベ
クトル加算から生ずるベクトルが原点を中心として回転
する。この結果ベクトルの回転の方向に従って±２πラ
ジアンの結果のベクトルの位相の飛びが生ずる。この結
果周波数復調器はそれ以下では急速なＳ／Ｎ比の劣化が
出力側で見られ、入力端では同じ比率が下がるというし
きい値で特徴づけられる。
成る種の復調器では他の復調器よりもしきい値が数ｄＢ
低いという利点を有する。上述した復調器のしきい埴は
直交フィルタ係数をＳ／Ｎ比の関数として変えることに
より本発明の範囲内で改良できる。第６図に破線で示す
ように、直交フィルタ２００の出力側で瞬時周波数を計
算する回路２０５ と並列に、Ｓ／Ｎ比を計算、評価す
る回路３１０を設けると十分である。
低いという利点を有する。上述した復調器のしきい埴は
直交フィルタ係数をＳ／Ｎ比の関数として変えることに
より本発明の範囲内で改良できる。第６図に破線で示す
ように、直交フィルタ２００の出力側で瞬時周波数を計
算する回路２０５ と並列に、Ｓ／Ｎ比を計算、評価す
る回路３１０を設けると十分である。
回路３１０が出力する信号Ｃは、瞬時Ｓ／Ｎ比の関数と
して、直交フィルタの係数を変える。厳密に云えば、Ｓ
／Ｎ比が成るしきい値より一、マがった時雑音を減らす
ようにこれらの係数を変える。
して、直交フィルタの係数を変える。厳密に云えば、Ｓ
／Ｎ比が成るしきい値より一、マがった時雑音を減らす
ようにこれらの係数を変える。
上述した復調器のしきい値の改良は第７図に示した回路
によっても本発明の範囲内で得られる。
によっても本発明の範囲内で得られる。
この第７図に示す復調器は、前述したところと同じよう
に、直交フィルタ４００と瞬時位相を計算するための回
路４０５とを具える。この計算回路４０５も回路４１０
ないし４５０を具えるが、これらは図示しない。蓋し、
これらは前述した回路１１０ないし１５０に対応し、同
じように機能するからである。
に、直交フィルタ４００と瞬時位相を計算するための回
路４０５とを具える。この計算回路４０５も回路４１０
ないし４５０を具えるが、これらは図示しない。蓋し、
これらは前述した回路１１０ないし１５０に対応し、同
じように機能するからである。
加算器４６０と遅延要素４７０とを具える累算器（加算
器４６０の出力信号が遅延要素４７０に加えられ、この
遅延要素４７０が加算器４６０の一方の入力端子に信号
を与え、加算器４６０の他方の入力端子が位相インクリ
メン）／ｌφを受は取る）は搬送波の位相を一定に再生
することを許す。累算器の出力信号は加算回路４９０の
負の入力端子に加えられる。
器４６０の出力信号が遅延要素４７０に加えられ、この
遅延要素４７０が加算器４６０の一方の入力端子に信号
を与え、加算器４６０の他方の入力端子が位相インクリ
メン）／ｌφを受は取る）は搬送波の位相を一定に再生
することを許す。累算器の出力信号は加算回路４９０の
負の入力端子に加えられる。
他方の正の入力端子は瞬時位相を計算する回路４０５の
出力信号を受は取り、加算回路４９０の出力信号は巡回
フィルタに加えられる。
出力信号を受は取り、加算回路４９０の出力信号は巡回
フィルタに加えられる。
巡回フィルタは加算回路４８１を具え、その正の入力端
子に加算回路４９０の出力信号を受は取り、出力端子を
乗算器４８２に接続する。この乗算器４８２の出力端子
は復調された信号の搬送波の復調器の出力端子ともなる
が、加算器４８３と遅延要素４８４とを具える累算器に
も接続する。この累算器の出力信号は加算回路４８１の
負の入力端子に加える。乗算器４８２の他方の入力端子
は、前述したように、瞬時位相を計算する回路４０５の
２個の入力端子と並列になっているＳ／Ｎ比を評価する
ための回路４１０から出力信号りを受は取る。
子に加算回路４９０の出力信号を受は取り、出力端子を
乗算器４８２に接続する。この乗算器４８２の出力端子
は復調された信号の搬送波の復調器の出力端子ともなる
が、加算器４８３と遅延要素４８４とを具える累算器に
も接続する。この累算器の出力信号は加算回路４８１の
負の入力端子に加える。乗算器４８２の他方の入力端子
は、前述したように、瞬時位相を計算する回路４０５の
２個の入力端子と並列になっているＳ／Ｎ比を評価する
ための回路４１０から出力信号りを受は取る。
第８図の復調器は下記のように動作する。前述したよう
に、サンプルの瞬時位相φ。は直交フィルタとそれに先
行する他の要素（第５図参照）で計算される。累算器（
４８３，４８４） は搬送波の位相を一定に再生させ
る。斯くして加算回路４８１はサンプルφ７の系列で搬
送波を一定に抑圧し、これに先行する巡回フィルタは位
相ロックループとして機能する。このループの出力端子
が復調信号を供給するが、このループはベースバンドに
移された変調信号上でロックされる。
に、サンプルの瞬時位相φ。は直交フィルタとそれに先
行する他の要素（第５図参照）で計算される。累算器（
４８３，４８４） は搬送波の位相を一定に再生させ
る。斯くして加算回路４８１はサンプルφ７の系列で搬
送波を一定に抑圧し、これに先行する巡回フィルタは位
相ロックループとして機能する。このループの出力端子
が復調信号を供給するが、このループはベースバンドに
移された変調信号上でロックされる。
第６図（回路３１０付き）及び第７図はしきい値を改良
する２個の方法を示したものであるが、これらの方法は
各々通過帯域を狭くして復調信号に悪影響する雑音を減
らしている。しかし、こうすると成る種のひずみが入る
。だが、試験はこれにもかかわらずこれらの２個の方法
が受信機の品質を改良することを明示している。これら
の方法は、第７図に示すように、Ｓ／Ｎ比を評価する回
路４１０の出力端子から直交フィルタ４００ にフィー
ドバックをかけ、Ｓ／Ｎ比が成るしきい値以下になった
時直交フィルタの係数を変えることと結合できる（この
接続は第７図で破線で示す）。
する２個の方法を示したものであるが、これらの方法は
各々通過帯域を狭くして復調信号に悪影響する雑音を減
らしている。しかし、こうすると成る種のひずみが入る
。だが、試験はこれにもかかわらずこれらの２個の方法
が受信機の品質を改良することを明示している。これら
の方法は、第７図に示すように、Ｓ／Ｎ比を評価する回
路４１０の出力端子から直交フィルタ４００ にフィー
ドバックをかけ、Ｓ／Ｎ比が成るしきい値以下になった
時直交フィルタの係数を変えることと結合できる（この
接続は第７図で破線で示す）。
Ｓ／Ｎ比を評価する回路４１０はサンプルＸ及びＹを用
いて有用な信号の振幅の二乗値を求め、雑音電力を評価
する。この回路４１０の好適な一実施例を第８図に示す
。２個の乗算器５１０及び５２０並びに加算器５３０が
サンプルＸ。及びＹ。から抑圧すべき成る量の雑音を含
む信号モジュールの矩形波を計算する。フィルタ５４０
が加算器５３０の出力信号内の平均ゼロの周りに生ずる
雑音を抑圧する。
いて有用な信号の振幅の二乗値を求め、雑音電力を評価
する。この回路４１０の好適な一実施例を第８図に示す
。２個の乗算器５１０及び５２０並びに加算器５３０が
サンプルＸ。及びＹ。から抑圧すべき成る量の雑音を含
む信号モジュールの矩形波を計算する。フィルタ５４０
が加算器５３０の出力信号内の平均ゼロの周りに生ずる
雑音を抑圧する。
加算器５３０の出力端子を減算器５５０の一方の入力端
子に接続すると共に、フィルタ５４０を介して減算器５
５０の他方の入力端子に接続し、（濾波した後の）雑音
を含まない信号モジュールの二乗値開の差の絶対値を計
算し、雑音の二乗値を表わす信号を供給する。減算器５
５０の出力側に置かれる低域フィルタ５６０が雑音の平
均電力を表わす信号を供給し、除算器５７０がフィルタ
５４０の出力信号をフィルタ５６０の出力信号で除算し
、復調信号のＳ／Ｎ比を表わす信号を出力する。前述し
たのと同じ（Ｓ、、Ｓ２．Ｓ３の関数として値φ。を決
める）表５８０が選択されたしきい値の関数として制御
信号Ｃ及びＤ又はそのいずれか一方を与える。
子に接続すると共に、フィルタ５４０を介して減算器５
５０の他方の入力端子に接続し、（濾波した後の）雑音
を含まない信号モジュールの二乗値開の差の絶対値を計
算し、雑音の二乗値を表わす信号を供給する。減算器５
５０の出力側に置かれる低域フィルタ５６０が雑音の平
均電力を表わす信号を供給し、除算器５７０がフィルタ
５４０の出力信号をフィルタ５６０の出力信号で除算し
、復調信号のＳ／Ｎ比を表わす信号を出力する。前述し
たのと同じ（Ｓ、、Ｓ２．Ｓ３の関数として値φ。を決
める）表５８０が選択されたしきい値の関数として制御
信号Ｃ及びＤ又はそのいずれか一方を与える。
第１図及び第２図は、既知のタイプの直交フィルタのブ
ロック図、 第３図は、本発明に係る復調器で用いる直交フィルタの
ブロック図、 第４図は、この直交フィルタの好適な実施例のブロック
図、 第５図は、本発明に係るフィルタを内蔵するＦＭディジ
タル信号の復調器の一実施例のブロック図、第６図、第
７図、第８図はこのような復調器の変形例のブロック図
である。 １２・・・遅延要素 １３・・・乗算器１４・
・・加算回路 ２２・・・遅延要素 ２３・・・乗算器２４・
・・加算回路 ３２・・・遅延要素 ３３・・・乗算器３４・
・・加算回路 ４１〜４７・・・遅延要素 ５１〜５７・・・チャネル ６１〜６７・・・乗算
器７１〜７７・・・加算回路 １００・・・直交フィルタ １１０． １２０・・・
スイッチ１３０・・・除算器 １４０・・・メ
モリ１５０・・・回路 ２００・・・直交フィルタ ２０５・・・計算回路２
６０・・・遅延要素 ２７０・・・第１の減算回
路２８０・・・第２の減算回路 ３１０・・・Ｓ／Ｎ比の評価回路 ４００・・・直交フィルタ ４０５・・・計算回路４
１０・・・Ｓ／Ｎ比の評価回路 ４６０・・・加算器 ４７０・・・遅延要素４
８１・・・加算回路 ４８２・・・乗算器４８３
・・・加算器 ４８４・・・遅延要素４９０・
・・加算回路 ５１０、５２０・・・乗算器 ５３０・・・加算器
５４０・・・フィルタ ５５０・・・減算器５６
０・・低減フィルタ ５７０・・・除算器５８０・・
・者 手 続 補 正 書 昭和６１年１２月２２日 特許庁長官 黒 １） 明 雄 殿１、事件
の表示 昭和６１年特許願第１４４０１８号 ２、発明の名称 復調器 ３、補正をする者 事件との関係 特許出願人 名 称 エヌ・ベー・フィリップス・フルーイランペ
ンファブリケン ４、代理人
ロック図、 第３図は、本発明に係る復調器で用いる直交フィルタの
ブロック図、 第４図は、この直交フィルタの好適な実施例のブロック
図、 第５図は、本発明に係るフィルタを内蔵するＦＭディジ
タル信号の復調器の一実施例のブロック図、第６図、第
７図、第８図はこのような復調器の変形例のブロック図
である。 １２・・・遅延要素 １３・・・乗算器１４・
・・加算回路 ２２・・・遅延要素 ２３・・・乗算器２４・
・・加算回路 ３２・・・遅延要素 ３３・・・乗算器３４・
・・加算回路 ４１〜４７・・・遅延要素 ５１〜５７・・・チャネル ６１〜６７・・・乗算
器７１〜７７・・・加算回路 １００・・・直交フィルタ １１０． １２０・・・
スイッチ１３０・・・除算器 １４０・・・メ
モリ１５０・・・回路 ２００・・・直交フィルタ ２０５・・・計算回路２
６０・・・遅延要素 ２７０・・・第１の減算回
路２８０・・・第２の減算回路 ３１０・・・Ｓ／Ｎ比の評価回路 ４００・・・直交フィルタ ４０５・・・計算回路４
１０・・・Ｓ／Ｎ比の評価回路 ４６０・・・加算器 ４７０・・・遅延要素４
８１・・・加算回路 ４８２・・・乗算器４８３
・・・加算器 ４８４・・・遅延要素４９０・
・・加算回路 ５１０、５２０・・・乗算器 ５３０・・・加算器
５４０・・・フィルタ ５５０・・・減算器５６
０・・低減フィルタ ５７０・・・除算器５８０・・
・者 手 続 補 正 書 昭和６１年１２月２２日 特許庁長官 黒 １） 明 雄 殿１、事件
の表示 昭和６１年特許願第１４４０１８号 ２、発明の名称 復調器 ３、補正をする者 事件との関係 特許出願人 名 称 エヌ・ベー・フィリップス・フルーイランペ
ンファブリケン ４、代理人
Claims (1)
- 【特許請求の範囲】 １、周波数変調されたディジタル信号の復調器であって
、Ｆ＿Ｅをサンプリング周波数とした時各々が入力信号
を値Ｔ＿Ｅ＝１／Ｆ＿Ｅだけ遅延させるカスケード接続
されたｎ個の要素と、これらの遅延要素のカスケード回
路と並列に入っているいくつかのチャネルであって、各
チャネルが所定の係数を乗算するための乗算器と、これ
らの乗算器の夫々の出力信号を加算するための第１と第
２の加算回路であって、これらの２個の加算回路の出力
信号がフィルタの直交出力信号を構成し、基準および位
相がずれた信号と称される加算回路を具備し、ディジタ
ル直交フィルタの出力側に順次の信号サンプルの瞬時位
相φ＿ｎを計算する回路を備える復調器において、瞬時
位相を計算する回路と並列に、Ｓ／Ｎ比を評価する回路
を設け、この評価回路に制御回路を設けてＳ／Ｎ比が所
定のしきい値以下になった時直交フィルタの係数を変え
るように構成したことを特徴とする復調器。 ２、瞬時位相を計算する回路の出力端子を第３の加算回
路の正の入力端子に接続し、その負の入力端子に搬送波
の位相を再生するための累算器の出力信号を加え、この
第３の加算回路の出力端子を巡回フィルタの入力端子に
接続し、その出力端子が復調信号を供給し、Ｓ／Ｎ比を
評価する回路に、このＳ／Ｎ比が所定のしきい値以下に
なった時、巡回フィルタのループ利得を変える手段を設
けたことを特徴とする特許請求の範囲第１項記載の復調
器。 ３、巡回フィルタに第４の加算回路を設け、その正の入
力端子に第３の加算回路の出力信号を加え、第４の加算
回路の出力信号を乗算器に加え、この乗算器の出力信号
を累算器に加え、この累算器の出力信号を前記第４の加
算回路の負の入力端子に加え、乗算器の他方の入力端子
をＳ／Ｎ比を評価する回路の出力端子に接続したことを
特徴とする特許請求の範囲第２項記載の復調器。 ４、Ｓ／Ｎ比を評価する回路の出力端子から直交フィル
タに至るフィードバック結合を設け、このＳ／Ｎ比が所
定のしきい値以下になった時直交フィルタの係数を変え
る制御ができるようにしたことを特徴とする特許請求の
範囲第２項及び第３項のいずれか一項に記載の復調器。 ５、Ｓ／Ｎ比を評価する回路が、信号モジュールの二乗
値を計算する回路と、雑音を含まない信号モジュールの
二乗値を評価するフィルタと、これらの二乗値を互に減
算し、雑音二乗値を表わす信号を供給する減算器と、こ
の雑音の平均電力を評価するフィルタと、これらのフィ
ルタの出力側にあってＳ／Ｎ比の不確定性を除去する回
路を経てＳ／Ｎ比を表わす信号を供給する除算器とを備
えることを特徴とする特許請求の範囲第２項ないし第４
項のいずれか一項に記載の復調器。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8509491 | 1985-06-21 | ||
| FR8509491A FR2583938A1 (fr) | 1985-06-21 | 1985-06-21 | Filtre numerique de quadrature et demodulateur de signal numerique module en frequence comprenant un tel filtre |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62115951A true JPS62115951A (ja) | 1987-05-27 |
Family
ID=9320536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61144018A Pending JPS62115951A (ja) | 1985-06-21 | 1986-06-21 | 復調器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4799025A (ja) |
| EP (1) | EP0209928B1 (ja) |
| JP (1) | JPS62115951A (ja) |
| DE (1) | DE3668263D1 (ja) |
| FR (1) | FR2583938A1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2627032A1 (fr) * | 1988-02-09 | 1989-08-11 | Alcatel Thomson Faisceaux | Filtre transverse |
| JP3011948B2 (ja) * | 1989-07-31 | 2000-02-21 | パイオニア株式会社 | ディジタル等化器 |
| FR2666946B1 (fr) * | 1990-09-17 | 1992-12-04 | Inst Francais Du Petrole | Methode et dispositif pour synchroniser sur un evenement exterieur, l'echantillonnage de signaux de mesure par un ensemble de numerisation du type a sur-echantillonnage. |
| FR2672453B1 (fr) * | 1991-01-31 | 1993-04-09 | Alcatel Telspace | Procede de detection de signal perturbateur pour demodulateur de donnees numeriques et dispositif de mise en óoeuvre d'un tel procede. |
| FR2677828B1 (fr) * | 1991-06-14 | 1993-08-20 | Sextant Avionique | Procede de detection d'un signal utile bruite. |
| JP2848420B2 (ja) * | 1991-10-16 | 1999-01-20 | 富士通株式会社 | バースト信号検出装置および方法 |
| DE4135335C2 (de) * | 1991-10-26 | 1993-11-25 | Grundig Emv | Einrichtung zur Gewinnung zweier in Quadraturphasenbeziehung stehender Signale aus einem digitalen Signal |
| US5729230A (en) * | 1996-01-17 | 1998-03-17 | Hughes Aircraft Company | Delta-Sigma Δ-Σ modulator having a dynamically tunable continuous time Gm-C architecture |
| JPH09321736A (ja) * | 1996-05-27 | 1997-12-12 | Sony Corp | 受信方法及び受信装置 |
| US6031418A (en) * | 1998-11-19 | 2000-02-29 | Lockheed Martin Corporation | Method and apparatus for demodulating digital frequency modulation (FM) signals |
| WO2012129271A1 (en) | 2011-03-22 | 2012-09-27 | Ess Technology, Inc. | Finite impulse response filter for producing outputs having different phases |
| US9287851B2 (en) * | 2011-03-22 | 2016-03-15 | Ess Technology, Inc. | Finite impulse response filter for producing outputs having different phases |
| US9595177B2 (en) | 2014-12-14 | 2017-03-14 | Wg Security Products, Inc. | Noise compensating EAS antenna system |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3956623A (en) * | 1974-10-21 | 1976-05-11 | Gte Automatic Electric Laboratories Incorporated | Digital phase detector |
| DE3145919A1 (de) * | 1981-11-19 | 1983-05-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und anordnung zum demodulieren zeitdiskreter frequenzmodulierter signale |
| GB2113930B (en) * | 1982-01-26 | 1985-03-13 | Plessey Co Plc | Frequency discriminator |
| DE3275448D1 (en) * | 1982-11-26 | 1987-03-19 | Itt Ind Gmbh Deutsche | Digital fm demodulation circuit |
| US4547737A (en) * | 1983-07-29 | 1985-10-15 | Rca Corporation | Demodulator of sampled data FM signals from sets of four successive samples |
-
1985
- 1985-06-21 FR FR8509491A patent/FR2583938A1/fr not_active Withdrawn
-
1986
- 1986-06-18 DE DE8686201057T patent/DE3668263D1/de not_active Expired - Lifetime
- 1986-06-18 EP EP86201057A patent/EP0209928B1/fr not_active Expired - Lifetime
- 1986-06-21 JP JP61144018A patent/JPS62115951A/ja active Pending
-
1987
- 1987-09-21 US US07/102,812 patent/US4799025A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE3668263D1 (de) | 1990-02-15 |
| EP0209928A1 (fr) | 1987-01-28 |
| EP0209928B1 (fr) | 1990-01-10 |
| US4799025A (en) | 1989-01-17 |
| FR2583938A1 (fr) | 1986-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4755761A (en) | Zero intermediate-frequency demodulator | |
| EP0540195B1 (en) | Digital quadrature radio receiver with two-step processing | |
| JPS62115951A (ja) | 復調器 | |
| JPH10501673A (ja) | 直角位相信号変換装置 | |
| JP2510992B2 (ja) | 周波数変調されたデジタル信号用復調器 | |
| US4887280A (en) | System for detecting the presence of a signal of a particular data rate | |
| JPS60103855A (ja) | データ受信装置 | |
| US20140159929A1 (en) | Delta-modulation signal processors: linear, nonlinear and mixed | |
| KR100406224B1 (ko) | 주파수변조신호복조회로및이를채용한통신단말장비 | |
| EP0245937A2 (en) | Constant amplitude psk modulator | |
| EP1058968B1 (en) | Quadrature-free rf receiver for directly receiving angle modulated signal | |
| US5517689A (en) | Phase detecting method and phase detector and FM receiver using phase detecting method | |
| US4862098A (en) | Continuous-wave-modulation detectors using prediction methods | |
| CA2113135A1 (en) | Carrier Phase Estimation System Using Filter | |
| WO1998024202A2 (en) | Apparatus and method for block phase estimation | |
| GB2233194A (en) | A digital demodulator for sampled data signals | |
| JPS5870606A (ja) | Ｆｍ信号のデジタル復調器 | |
| JPS6331987B2 (ja) | ||
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| EP0535638A2 (en) | Phase divider for complex signals | |
| JPH0461450A (ja) | 遅延検波回路 | |
| US5703596A (en) | Demodulating integrator/demultiplexer | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JP2696948B2 (ja) | 搬送波再生回路 |