JPS62105232A - リミツタ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は１例えば機器を過電圧による＆ｌ戚から防止
するリミッタ装置、特にディジタル信号段階において＋
７　ミツト値を制御する装置ｊｌＫ関するものである。

〔従来の技術〕

一般ＩＣ２進数を加算した場合、その加算器より出力さ
几た値がある範囲内、またはある範囲外の値を超えるの
を防止する方法としては。加算器に入力される２進数の
値についてあらかじめ管理するか、または演算後の値を
受けとる側でソフトウェア的に処理する方法がとら扛て
いた。

〔発明が解決しようとする問題点〕

上記のような従来の装置ｌの前者においては演算器の出
力値がある範囲を越えないように入力される２進数をモ
ニタしておく必要があり、また後者πおいては演算器か
ら出力される値をソフトウェア的に管理しなげｎばなら
ず、ソフト処理を行うための遅延時間が必要となり、２
進数を与えてから演ｇ結果が出力されるまでの時間か多
くかかるという問題点があった。

この発明は、このような問題点を解決するため罠なされ
たもので、入力される２進数の値を何ら管埋する必要が
なく、またソフト処ｉｌＫよる遅延時間を発生されるこ
とがなくある朝日以内、ま友はある範囲以外の値を超え
出力することを防止するリミッタ装置ｔを得ることを目
的とする。

〔問題点を解決するための手段〕

この発明に係るリミッタ装置は、入力された２進数を演
算する加算器の入力信号と加算器の出力信号を入力し２
桁あふｎを検出する桁あふれ検出器の出力信号と加算器
の出力信号とを記憶装置の番地として入力し、記憶装置
の番地にあらかじめ記憶されている記憶装置の出力信号
により２選択器の出力データを制御するものである。

〔作用〕

この発明においては、加算器の後に加算器の入力信号と
出力信号を入力する桁あふｎ検出器によジ加算結果の桁
あふｎを検出し、さらにこの桁あふ−ｎ＠吊器の出力信
号と加算器の出カイぎ号とを記憶装置の番地として入力
し、記憶装置の番地にあらかじめ記憶したデータを出力
する記憶装置の出力信号により、加算器の出力信号、第
１の制御信号及び第２の制御信号のひとつを選択出力し
、出力可能な範囲の値のみを出力する。

〔実捲例〕

第１図はこの発明の一実抱例を示す構成図であり２図に
おいて、（イ）及び（ロ）は入力される２進数。

ｔｌ＞６２２進数（イ）及び（ロ）を入力し、その加算
結果を出力するＭＪｊｔ器、（２）は入力される２進数
０）の符号（ハ）と、入力される２進数（ロ）の符号に
）と、加算器ｆｉｌの出力信号（ホ）の符号（へ）を入
力し、入力４ｇ号の状態から加算器ｆｌ）の加算結果に
桁あふｎが発生したことを検出する桁あふｎ検出器、（
３）は桁あふｎ検出器（２）より出力される正側の桁あ
ふｎ信号（ト）と、負側の桁あふｎ信号（至）と、加算
器［１１の出力信号（ホ）を番地として入力し番地に記
憶さ扛ているデータを出力する記憶装置、（４）は記憶
装置（３）の出力信号（す）により加算器（１）の出力
信号（ホ）、第１の制御ｆｆｉ号悼】。

第２の制御信号Ｑりのうちひとつを選択出力する選択器
、り）は本装置の出力信号である。

上記のように構成さｎ次装置において、与えられた２種
類の２進数（イ）及び（ロ）は、加算器（１）Ｋより加
算さｔそれぞれのディジタル量に対応した加算結果とな
って出力される。本装置に入力される２糧類の２進数（
イ）及び（ロ）の符号（ハ）及びに）と、加算器（１）
の出力信号（ホ）の符号（へ）は１桁あふれ検出器（２
）に入力され９桁あふれ検出器（２）は常に加算結果に
桁あふｎがあるか検査する。桁あふｎ検出器（２）は第
２図に示すように、２種類の２進数０）及び（ロ）の符
号（ハ）及びに）がともに正の符号であり、加算器（１
）の出力信号（ホ）の符号（へ）が負であったときに正
側の桁あふｎ信号（ト）に論理“へ１を出力し、２種類
の２進数（−ｆ）及び（−の符号（／つ及びに）がとも
に負の符号であり、加算器（１）の出力信号（ホ）の符
号（へ）が正でめったときに負側の桁あふｎ信号（イ）
に論理１へ”を出力するように構成さｎている。

第３図は上記第１図に示す一実九例において。

ある範囲以外の値が出力されるので防止する場合の加算
器（１）の加算結果の真値と選択器（４）から出力さ才
しる信号（５１）の関係を示す一例であり、第３図の例
では加算結果の出力範囲を決定する上限値を”２″に、
下限値を”−２−にそｎぞｎ設定している。この時、第
１の制御信号体）は加算結果の上限値″″２”Ｋ、第２
の制御信号（／ＩＪは加算結果の下限値＠−２＃にそｎ
ぞれ設定する。ま几、加算器（１）は、加算結果が″−
４＃より小さい場合、負側の桁あふれとなフ、加算結果
が′３＃より大きい場合正側の桁あふｎとなる。

加算器！１１の加算結果が加算結果の出力範囲を決定す
る下限値より小さい場合、または加算器（１）の加算結
果に負側の桁あふｎが発生した場合１選択器（４）は入
力される加３！器（１）の加算結果の出力信号（ホ）ま
たは第１の制御信号■）または第２の制御信号−のうち
加算結果の出力範囲を決定する下限値すなわち第２の制
御信号に）を選択出力し、加算結果が下限値以上上限値
以下の場合で、加算器ｆｉｌの加算結果に正側の桁あふ
れ及び負側の桁おふｎが発生していない場合２選択器（
４）は加算器（１１の加算結果の出力信号（ホ）を選択
出力し、７７Ｄ％器（１）の加算結果が加算結果の出力
範囲の上限値よりも大きい場合、または加算器（１）の
加算結果に正側の桁あふｎが発生した場合２選択器（４
）は加算結果の上限値鎗）を選択し出力すｎばよい。

第４図は選択器（４）から出力される信号（ロ）の出力
範囲が第３図に示す例の時、記憶装置（３１の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。選択器（４）は、記憶装置（３）の出力信号（
す）が″０”の時、加算器（１）の加算結果を示す出力
信号（ホ）を選択出力し、記憶装置（３）の出力信号（
１月が”１＃の時、第１の制御信号体）を選択出力し記
憶装ｍ（３＋の出力信号（す）が１２＃の時、第２の制
御信号（イ）を選択出力する。記憶装置（３）にあらか
じめ記憶しておくデータを第４図のようＫすることＫよ
り、加算器（１１の加算結果か加算結果の出力範囲を決
定する下限値よシ小さい場合、または加算器（１）の加
算結果に負側の桁あふｎが発生した場合選択器（４）は
加算結果の出力範囲を決定する下限値すなわち第２の制
御信号を選択出力する　１次加算器（１）の加算結果が
下限値以上上限値以下の場合でｊＪＯ其器（１１の加算
結果に正側の桁あふれ及び負側の桁あふＩＬか発生して
いない場合９選択器（４）は加算器（１）の加算結果の
出力信号（ホ）を選択出力する。

また加算器＋１１の加算結果が加算結果の出力範囲の上
限値よりも大きい場合、または加算器（１）の加算結果
に正側の桁あふｎが発生した場合６選択器（４）は加算
結果の上限値鎗）を選択し出力する。したがって加算器
（１１の加算結果が加算結果の出力範囲を超えても選択
器（４１の出力信号り）は加算結果を決定する上限値、
下＠値の範囲以外のデータを出力しない。

第５図は上記第１図に示す一実施例において。

ある範囲以内の値が出力される場合の加Ｘ器（１）の加
算結果の真値と選択器（４：から出力される信号（ロ）
の関係を示す１例であり、第５図の例では加算結果の出
力範囲を決定する境界値を＠−２”及び″２”に設定し
＠−２”より大きく″２”より小さい範囲の値を出力し
ないようにしている。この時、第１の制御信号体）及び
第２の制御信号Ｇ’Ｌ’ｌはそれぞｆ′Ｌ演算結果を決
定する境界値″２′及び１−２２にそｎぞｎ設定する。

第６図は選択器（４）から出力さ扛る信号（２）の出力
範囲が第５図に示す例の時、記憶装置（４（の番地と各
番地にあらかじめ記憶しておくデータとの関係を示す図
である。選択器（４１は、記憶装置（３）の出力信号（
す）が＠０”の時、加算器（１）の加算結果を示す出力
信号（ホ）を選択出力し、記憶装置（３）の出力信号（
ＩＪ）が１”の時、第１の制御信号体）を選択出力し記
憶装置ｔ　（３１の出力信号（す）が”２＃の時、第２
の制御信号（／りを選択出力する。記憶装ｆｔ　ｔｓ＋
にあらかじめ記憶しておくデータを第６図のようにする
ことＫより、加算器（１）の加算結果が、加算結果の境
界値”２＃以上で加算器（１）の加算結果に正側の桁あ
ふｎ及び負側の桁あふｎが発生していない場合。

または加算結果の境界値″″−２１−２１以下加算器（
１）の加算結果に正側の桁あふれ及び負側の桁あふｎが
発生していない場＠ｒは９選択器（４１は加算器（１）
の加算結果を示す出力信号（ホ）を選択出力する。

また加算器（１１の加算結果が１０１以上で境界値“２
″より小さく加算器＋１１の加算結果に正側の桁あふｎ
または負側の桁あふ几が発生していない場合、または加
算器（１）の加算結果に正側の桁おふｎが発生した場合
は、第１の制御信号体）を選択出力する。また加算器（
１）の加算結果が境界値＠−２１より大きく″Ｏ”より
小さく加算器（１）の加算結果に正側の桁あふｎまたは
負側の桁あふｎが発生していない場合、または加算器（
１）の加算結果に負側の桁あふｎが発生した場合は第２
の制御イに号に）を選択出力する。し九がって加算器（
１）の加算結果が設定した範囲以内のデータを出力して
も０選択器（４）は設定した範囲以内のデータを出力し
ない。

また、記憶装＊（ｓｒｔｔｔあらかじめ記憶しておくデ
ータの値及び第１の制御信号体）及び第２の制御信号に
）の値を変更することＫより、出力可能な値の範囲は任
意に変更できる。

〔発明の効果〕

この発明は以上説明し九とおり、加算器の桁あふｎを検
出する桁あふｎ検出器の出力信号と加算器の加算結果を
入力した記憶装置の出力信号により選択器を制御し、加
算器の出力する加算結果または第１の制御信号または第
２の制御信号の３稙類のうちどｎかひとつを切り換え出
力することによジ、リミット範囲を任意に設定でき、ま
た加算器の入力を与えてから出力信号が出力さ扛るまで
の遅延時間の少ない、ある範囲以外またはある範囲以内
の値が出力されるのを防止するリミッタ装置を構成でき
る効果がある。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す構成図、第２図は悄
あふｎ検出器の動作を示す図、第３図はある範囲以外の
値が出力さＣるのを防止する場合の＞ｙｏ算器の加算結
果の真値と選択器の出力信号の関係の一例を示す図、第
４図は選択器を制御する記憶装置の入力他号と出力信号
の関係を示す図。 第５図はある範囲以内の値が出力されるのを防止する場
合の加算器の真値と選択器の出力信号の関係の１例を示
す図、第６図は選択器の出力信号の出力範囲が第５図に
示す例の時選択器を制御する記憶装置の入力信号と出力
信号の関係を示す図でるる。 図において、（１）は加算器、（２）は桁あふｎ検出器
。 （３）は記憶装置、（４）は選択器、（イ）及び（ロ）
は入力さ扛る２進数、　（′０Ａは第１の制御・ｆＪ号
、（４）は第２の制御信号、（力は出力信号である。

Claims (1)

【特許請求の範囲】
1. 与えられた２進数を演算した結果、ある範囲以外、また
   はある範囲以内の値が出力されるのを防止する装置にお
   いて、入力された上記２進数の加算を行い、その結果を
   出力する加算器と、この加算器に入力される２進数とこ
   の加算器の出力信号を入力し、入力信号により桁あふれ
   を検出する桁あふれ検出器と、この桁あふれ検出器の出
   力信号と上記加算器の出力信号を入力し入力信号に従い
   記憶したデータを出力する記憶装置と、上記加算器の出
   力信号と第１の制御信号と第２の制御信号のうちひとつ
   を上記記憶装置より出力される切換信号で選択して切り
   換え出力する選択器とを備えたことを特徴とするリミッ
   タ装置。