JPS6195426A - マイクロプロセツサの制御方式 - Google Patents
マイクロプロセツサの制御方式Info
- Publication number
- JPS6195426A JPS6195426A JP59216823A JP21682384A JPS6195426A JP S6195426 A JPS6195426 A JP S6195426A JP 59216823 A JP59216823 A JP 59216823A JP 21682384 A JP21682384 A JP 21682384A JP S6195426 A JPS6195426 A JP S6195426A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- voltage
- power supply
- power
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 4
- 230000015654 memory Effects 0.000 abstract description 8
- 230000010365 information processing Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 230000000717 retained effect Effects 0.000 description 2
- 102100030551 Protein MEMO1 Human genes 0.000 description 1
- 101710176845 Protein MEMO1 Proteins 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000005856 abnormality Effects 0.000 description 1
- 230000003292 diminished effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はマイクロプロセッサの制御方式、特に、電池で
後援され定情報源の読み嵜き動作を含む動作を行なうマ
イクロプロセッサの制御方式に関する。
後援され定情報源の読み嵜き動作を含む動作を行なうマ
イクロプロセッサの制御方式に関する。
このような情報としては、電源オノ時刻、電源オフ時刻
および異常状態（温度、湿度、ガス等）や１年月日およ
び時分秒がある。これらの情報は、マイクロブロセ、す
に工って読み書さされて情報処理装置の自動運転制御や
時刻制御のために使用されるために、停電したりマイク
ロプロセッサケ含む情報処理装置の電源が切断さｎても
、前述の情報が破壊したり消滅したりしないように、一
度セットされたら、変更が生じない限りは、半永久的に
保持される必要があり、電池で後援されている。
および異常状態（温度、湿度、ガス等）や１年月日およ
び時分秒がある。これらの情報は、マイクロブロセ、す
に工って読み書さされて情報処理装置の自動運転制御や
時刻制御のために使用されるために、停電したりマイク
ロプロセッサケ含む情報処理装置の電源が切断さｎても
、前述の情報が破壊したり消滅したりしないように、一
度セットされたら、変更が生じない限りは、半永久的に
保持される必要があり、電池で後援されている。
（従来の技術）
従来のこの棟のマイクロプロセッサ制御方式は、マイク
ロプロセッサに供給さｎる電源電圧が予め定め良問値以
上のときにパワーオフ信号を発生する手段と、このパワ
ーオフ信号をマイクロプロセッサに供給する手段とを備
え、マイクロプロセッサはパワーオフ信号に応答して二
つの動作姿態をとるようになっている。すなわち、パワ
ーオン信号が入力している間は動作状態、そしてパワー
オフ信号が入力していない間はリセット状態となる。
ロプロセッサに供給さｎる電源電圧が予め定め良問値以
上のときにパワーオフ信号を発生する手段と、このパワ
ーオフ信号をマイクロプロセッサに供給する手段とを備
え、マイクロプロセッサはパワーオフ信号に応答して二
つの動作姿態をとるようになっている。すなわち、パワ
ーオン信号が入力している間は動作状態、そしてパワー
オフ信号が入力していない間はリセット状態となる。
（発明が解決しようとする問題点）
このような従来方式においては、電源電圧のバワーオノ
時においては、マイクロプロセッサはりセント解除にな
ってから動作を開始するために問題ないが、ｉｔ電源電
圧閾値未満に下降するパワーオフは非同期に発生するの
で、マイクロプロセッサがいきなりリセット状態になり
、マイクロプロセッサの動作は保障されなくなってし甘
うという問題点がある。
時においては、マイクロプロセッサはりセント解除にな
ってから動作を開始するために問題ないが、ｉｔ電源電
圧閾値未満に下降するパワーオフは非同期に発生するの
で、マイクロプロセッサがいきなりリセット状態になり
、マイクロプロセッサの動作は保障されなくなってし甘
うという問題点がある。
たとえば、前述の情報源に対する書込動作時において、
第５図に示すように、書込動作未了時点でパワーオフ信
号が無くなると、マイクロプロセッサはりセント状態に
なって、アドレス信号、メモリリクエスト、メモリライ
ト信号およヒ書込データを情報源に供給しなくなるため
に、書込動作が中断されてしまう。また、情報源を後援
する電池の意義も薄れることになる。
第５図に示すように、書込動作未了時点でパワーオフ信
号が無くなると、マイクロプロセッサはりセント状態に
なって、アドレス信号、メモリリクエスト、メモリライ
ト信号およヒ書込データを情報源に供給しなくなるため
に、書込動作が中断されてしまう。また、情報源を後援
する電池の意義も薄れることになる。
したがって、本発明の目的は、電源の切断時および変動
時においてもマイクロプロセッサの動作を保障できる。
時においてもマイクロプロセッサの動作を保障できる。
しうなマイクロプロセッサの制御方式を提供することに
ある。
ある。
（問題点を解決するための手段）
そのために、本発明の方式は、電池で後援さｎた情報源
の読み書き動作を含む動作を行なうマイクロプロセッサ
の制御方式において、 前記マイクロプロセッサに供給される電源電圧が予め定
めた閾値以上のときにパワーオフ信号を発生する手段と
、 前記電源電圧が前記閾値より大きい予め定めた設定値未
満のときには電圧低下検出信号を発生する手段と、 前記パワーオフ信号および前記電圧低下検出信号ヲ＠記
マイクロプロセッサに供給する手段とを設け、前記マイ
クロプロセッサは前記電源電圧が前記設定値以上のとき
にのみ動作状態を保持し前記閾値以上であっても前記設
定値未満になるとそのときの命令の実行終了を待って停
止状態になるように動作することを特徴とする。
の読み書き動作を含む動作を行なうマイクロプロセッサ
の制御方式において、 前記マイクロプロセッサに供給される電源電圧が予め定
めた閾値以上のときにパワーオフ信号を発生する手段と
、 前記電源電圧が前記閾値より大きい予め定めた設定値未
満のときには電圧低下検出信号を発生する手段と、 前記パワーオフ信号および前記電圧低下検出信号ヲ＠記
マイクロプロセッサに供給する手段とを設け、前記マイ
クロプロセッサは前記電源電圧が前記設定値以上のとき
にのみ動作状態を保持し前記閾値以上であっても前記設
定値未満になるとそのときの命令の実行終了を待って停
止状態になるように動作することを特徴とする。
（爽施例）
本発明の一実施例を示す第１図を参照すると、本冥施例
は、マイクロプロセッサＭＰと、バワーオ／検出回路Ｏ
Ｎと、電圧低下検出回路ＬＷと、自動運転情報メモＩＪ
ＡＴと、時刻制御情報メモリＴＭとで構成きれている。
は、マイクロプロセッサＭＰと、バワーオ／検出回路Ｏ
Ｎと、電圧低下検出回路ＬＷと、自動運転情報メモＩＪ
ＡＴと、時刻制御情報メモリＴＭとで構成きれている。
マイクロプロセッサＭＰは、バスＢＳを介して自動運転
清報メモＩＪＡＴおよび時刻制御情報メモリＴＭと接続
さｎており、こｎらのメモリに格納でｎている情報（＠
述した）に基づいて、情報処理装ｋ（図示せず）の自動
運転制御および時刻制御を行なう。
清報メモＩＪＡＴおよび時刻制御情報メモリＴＭと接続
さｎており、こｎらのメモリに格納でｎている情報（＠
述した）に基づいて、情報処理装ｋ（図示せず）の自動
運転制御および時刻制御を行なう。
これらの制御には高信頼性と精密さとが要求されるので
、メモリに記憶され几情報は、変更が生じない限り半永
久的に保持される必要があるために、自動運転制御情報
メモＩＪＡＴと時刻制御情報メモＩＪＴＭとには、通常
電源が給電場几ているうえに、電池によって後援さｎて
おり１通常電源に異常が検出され九〇切断さ′ｉ″した
りすると、′Ｃ池による給電に切替えられるようになっ
ている（図示せず）。一方、マイクロプロセッサＭＰを
はじめ、その他の回路には通常電源が供給さ几ているの
みである。
、メモリに記憶され几情報は、変更が生じない限り半永
久的に保持される必要があるために、自動運転制御情報
メモＩＪＡＴと時刻制御情報メモＩＪＴＭとには、通常
電源が給電場几ているうえに、電池によって後援さｎて
おり１通常電源に異常が検出され九〇切断さ′ｉ″した
りすると、′Ｃ池による給電に切替えられるようになっ
ている（図示せず）。一方、マイクロプロセッサＭＰを
はじめ、その他の回路には通常電源が供給さ几ているの
みである。
パワーオフ検出回路ＯＮは、マイクロプロセッサＭＰに
供給されている通常電源の電圧（以下１゜源電圧と記す
）（！一監視しており、第３図に示す工うに、予め定め
た閾値ＴＨ以上のとき（タイミングｔｏ〜タイミングｔ
ｓ）にバワーオノ信号’ｋＱ生する。ブた、電圧低下検
出回路ＬＷも上記１源雷圧を監視しており、閾値ＴＨＬ
９大きい予め定めた設定値８１未満のとき（第３図にお
けるタイミンクｔ１＠、タイミノグｔ２〜タイミ、グｔ
３およびタイミンクｔ４後）に電圧低下信号を発生する
。閾値′Ｊ″Ｈと設定値ＳＴは、５ボルトの電源電圧が
給電さ九るトラ／ジスタトラノジスタロジノク（Ｔｉ’
Ｌ）回路の場合、それぞれ４．７５ ボルトと４．８０
ボルト程度に定められる。
供給されている通常電源の電圧（以下１゜源電圧と記す
）（！一監視しており、第３図に示す工うに、予め定め
た閾値ＴＨ以上のとき（タイミングｔｏ〜タイミングｔ
ｓ）にバワーオノ信号’ｋＱ生する。ブた、電圧低下検
出回路ＬＷも上記１源雷圧を監視しており、閾値ＴＨＬ
９大きい予め定めた設定値８１未満のとき（第３図にお
けるタイミンクｔ１＠、タイミノグｔ２〜タイミ、グｔ
３およびタイミンクｔ４後）に電圧低下信号を発生する
。閾値′Ｊ″Ｈと設定値ＳＴは、５ボルトの電源電圧が
給電さ九るトラ／ジスタトラノジスタロジノク（Ｔｉ’
Ｌ）回路の場合、それぞれ４．７５ ボルトと４．８０
ボルト程度に定められる。
パワーオフ信号と１：圧低下信号とはマイクロプロセッ
サＭＰに供給され、マイクロプロセッサＭＰは、これら
の信号に応答して、第２図に示すように、リセット状態
、停止状態および動作状態をとることになる。
サＭＰに供給され、マイクロプロセッサＭＰは、これら
の信号に応答して、第２図に示すように、リセット状態
、停止状態および動作状態をとることになる。
先ず、電源が投入式れない間や、電源が投入きれたが電
源電圧の立上り遅延時間のために閾値Ｔｆ（に到達し得
ない間（第３図におけるタイミングｔ。
源電圧の立上り遅延時間のために閾値Ｔｆ（に到達し得
ない間（第３図におけるタイミングｔ。
前）ハ、パワーオン検出回路ＯＮはパワーオン信号を発
生せず、マイクロプロセッサＭＰはりセクト状態である
。リセット状態では、マイクロプロセッサＭＰ内のすべ
てのフリップフロッグ、カウノタ、レジスタ等がクリア
状態になっている。このときには、電圧低下検出回路Ｌ
Ｗは、当然ながら、電圧低下信号（低レベル）？：発生
している。
生せず、マイクロプロセッサＭＰはりセクト状態である
。リセット状態では、マイクロプロセッサＭＰ内のすべ
てのフリップフロッグ、カウノタ、レジスタ等がクリア
状態になっている。このときには、電圧低下検出回路Ｌ
Ｗは、当然ながら、電圧低下信号（低レベル）？：発生
している。
電源電圧の立上りが進んで閾値ＴＨに到達する（タイミ
ングｔｏ）と、パワーオン検出回路ＯＮはパワーオン信
号を発生するが、電源電圧が設定値Ｓ Ｔ未満の間（タ
イミング１．〜タイミング１１）は、′１圧低下信号の
存在の几めにマイクロプロセッサＭＰは停止状態に留ま
る。
ングｔｏ）と、パワーオン検出回路ＯＮはパワーオン信
号を発生するが、電源電圧が設定値Ｓ Ｔ未満の間（タ
イミング１．〜タイミング１１）は、′１圧低下信号の
存在の几めにマイクロプロセッサＭＰは停止状態に留ま
る。
停止状態においては、マイクロプロセッサＭＰは命令の
取込み、命令の実行および割込制御を行なわず、内部の
フリップフロップ、カラ／りおよびレジスタ等は直前の
命令実行時の状態を保持する。タイミングｔｏにおいて
、フリッフ、カウンタおよびレジスタ等は初期化でれる
ので、タイミングｔｏ〜タイミ／グｔ１においては、こ
れらの回路は初期値を保つことになる。
取込み、命令の実行および割込制御を行なわず、内部の
フリップフロップ、カラ／りおよびレジスタ等は直前の
命令実行時の状態を保持する。タイミングｔｏにおいて
、フリッフ、カウンタおよびレジスタ等は初期化でれる
ので、タイミングｔｏ〜タイミ／グｔ１においては、こ
れらの回路は初期値を保つことになる。
電源電圧が設定値ＳＴに到達する（タイミング１１）と
、電圧低下検出回路ＬＷは電圧低下信号の発生を止める
ので、マイクログロセノサＭＰｔｉ動作状態となり正常
動作を行なう。正常動作は、電圧低下検出回路ＬＷが電
圧低下信号全発生しない間、つ１す、マイクロプロセッ
サＭＰに供給さｎる電源電圧が設定値ＳＴ以上の間は、
いつまでも続行される。
、電圧低下検出回路ＬＷは電圧低下信号の発生を止める
ので、マイクログロセノサＭＰｔｉ動作状態となり正常
動作を行なう。正常動作は、電圧低下検出回路ＬＷが電
圧低下信号全発生しない間、つ１す、マイクロプロセッ
サＭＰに供給さｎる電源電圧が設定値ＳＴ以上の間は、
いつまでも続行される。
タイミングｔ２において、電源電圧変動のために、電圧
低下検出回路ＬＷが電圧低下信号を発生すると、マイク
ロプロセッサＭＰは、このときの命令の実行長ｒを待っ
てから停止状態に移行する。
低下検出回路ＬＷが電圧低下信号を発生すると、マイク
ロプロセッサＭＰは、このときの命令の実行長ｒを待っ
てから停止状態に移行する。
したがって、このときの命令が自動運転制御情報メモ１
ＪＡＴｌ比は時刻制御情報メモＩＪＴＭへの書込動作を
伴なうものであっても、第４図に示すように、書込動作
が中断されることはない。
ＪＡＴｌ比は時刻制御情報メモＩＪＴＭへの書込動作を
伴なうものであっても、第４図に示すように、書込動作
が中断されることはない。
次に、タイミングｔ３におけるように、停止状態から１
を原電圧が上昇して設定値ＳＴに達すると動作状態に復
帰できる。しかし、電源切断時にお ・けるように、
タイミングｔ４で、動作状態からそのときの命令の実行
終了を待って停止状態になり、そのま＼タイミングｔ５
でパワーオフ信号が消滅すると、リセット状態になって
しまう。
を原電圧が上昇して設定値ＳＴに達すると動作状態に復
帰できる。しかし、電源切断時にお ・けるように、
タイミングｔ４で、動作状態からそのときの命令の実行
終了を待って停止状態になり、そのま＼タイミングｔ５
でパワーオフ信号が消滅すると、リセット状態になって
しまう。
なお、以上に述べた実施例においては、電圧低下横出回
路ＬＷｉマイタロプロセッサＭＰの外部に設けているが
、マイクロプロセッサＭＰに内蔵するようにしてもよい
。
路ＬＷｉマイタロプロセッサＭＰの外部に設けているが
、マイクロプロセッサＭＰに内蔵するようにしてもよい
。
（発明の効果）
本発明によ几ば、以上に説明したように、電圧低下検出
回路を設けることによって、マイクロプロセッサの動作
姿態としてパワーオフ信号と電圧低下信号とに応答して
リセット状態、動作状態および停止状態がとれ、かつ動
作状態から停止状態への移行時にはそのときの命令の実
行終了を待つように動作させることによって、電源の切
断時および変動時においてもマイクロプロセッサの動作
が保障できるようになる。
回路を設けることによって、マイクロプロセッサの動作
姿態としてパワーオフ信号と電圧低下信号とに応答して
リセット状態、動作状態および停止状態がとれ、かつ動
作状態から停止状態への移行時にはそのときの命令の実
行終了を待つように動作させることによって、電源の切
断時および変動時においてもマイクロプロセッサの動作
が保障できるようになる。
第１図は本発明の一界施例を示し、第２図、第３図およ
び第４図は本実施例の動作を説明するための図を示し、
第５図は従来例の動作を説明するための図を示す。 ＭＰ・・・・・・マイクロプロセッサ ＯＮ・・・・・
・バワーオ／検出回路、ＬＷ・・・・・・電圧低下検出
回路、ＡＴ・・・・・・自動運転制御情報メモＩＪ、Ｔ
Ｍ・・・・・・時刻制御清報メモＩＪ、ＢＳ・・・・・
・バス。 ヤ１日 不Ｚ日
び第４図は本実施例の動作を説明するための図を示し、
第５図は従来例の動作を説明するための図を示す。 ＭＰ・・・・・・マイクロプロセッサ ＯＮ・・・・・
・バワーオ／検出回路、ＬＷ・・・・・・電圧低下検出
回路、ＡＴ・・・・・・自動運転制御情報メモＩＪ、Ｔ
Ｍ・・・・・・時刻制御清報メモＩＪ、ＢＳ・・・・・
・バス。 ヤ１日 不Ｚ日
Claims (1)
- 【特許請求の範囲】 電池で後援された情報源の読み書き動作を含む動作を行
なうマイクロプロセッサの制御方式において、 前記マイクロプロセッサに供給される電源電圧が予め定
めた閾値以上のときにパワーオン信号を発生する手段と
、 前記電源電圧が前記閾値より大きい予め定めた設定値未
満のときには電圧低下検出信号を発生する手段と、 前記パワーオン信号および前記電圧低下検出信号を前記
マイクロプロセッサに供給する手段とを設け、前記マイ
クロプロセッサは前記電圧が前記設定値以上のときにの
み動作状態を保持し前記閾値以上であっても前記設定値
未満になるとそのときの命令の実行終了を待って停止状
態になるように動作することを特徴とするマイクロプロ
セッサの制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216823A JPS6195426A (ja) | 1984-10-16 | 1984-10-16 | マイクロプロセツサの制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59216823A JPS6195426A (ja) | 1984-10-16 | 1984-10-16 | マイクロプロセツサの制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6195426A true JPS6195426A (ja) | 1986-05-14 |
Family
ID=16694448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59216823A Pending JPS6195426A (ja) | 1984-10-16 | 1984-10-16 | マイクロプロセツサの制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6195426A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191281A (ja) * | 1988-01-26 | 1989-08-01 | Matsushita Electric Ind Co Ltd | Ｉｃカードリードライト装置 |
| JPH0417009A (ja) * | 1990-05-11 | 1992-01-21 | Oki Electric Ind Co Ltd | 情報処理装置の電源投入，切断制御方法 |
-
1984
- 1984-10-16 JP JP59216823A patent/JPS6195426A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01191281A (ja) * | 1988-01-26 | 1989-08-01 | Matsushita Electric Ind Co Ltd | Ｉｃカードリードライト装置 |
| JPH0417009A (ja) * | 1990-05-11 | 1992-01-21 | Oki Electric Ind Co Ltd | 情報処理装置の電源投入，切断制御方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100444537B1 (ko) | 데이타처리장치 | |
| JP3302847B2 (ja) | 記憶装置 | |
| US4694393A (en) | Peripheral unit for a microprocessor system | |
| US5435005A (en) | Method and system for controlling resuming operation of an AC-driven computer system using an external memory | |
| US5237687A (en) | Microprogram load unit having alternative backup memory sources | |
| JPS6195426A (ja) | マイクロプロセツサの制御方式 | |
| EP0424911A2 (en) | Memory system having self-testing function | |
| US10338664B2 (en) | Control module for data retention and method of operating control module | |
| JPS5856165A (ja) | レコ−ド更新方式 | |
| JPS6259396B2 (ja) | ||
| JPS60124734A (ja) | Ｃｐｕに対する割込み処理装置 | |
| JPS62286143A (ja) | 半導体記憶装置 | |
| JP2000132463A (ja) | メモリバックアップ方式 | |
| JPH05233474A (ja) | 記憶内容保護方式 | |
| JP3123856B2 (ja) | メモリバックアップ制御回路 | |
| JPS62286144A (ja) | 半導体記憶装置 | |
| JPH04167157A (ja) | メモリカード制御方式 | |
| JPH04281298A (ja) | Ｅｐｒｏｍ装置 | |
| JP2000020498A (ja) | マイクロコンピュータおよびその復帰方法 | |
| KR890001224B1 (ko) | 마이크로프로세서를 이용한 시스템에 있어서 리세트 및 데이타 보호회로 | |
| JPS59227094A (ja) | 電子計算機 | |
| JPH06259337A (ja) | データ保護方式 | |
| JPH04321149A (ja) | データ処理装置 | |
| JPH039487B2 (ja) | ||
| JPS61204719A (ja) | 情報処理システム |