JPS6192030A - 加速回路 - Google Patents
加速回路Info
- Publication number
- JPS6192030A JPS6192030A JP21306484A JP21306484A JPS6192030A JP S6192030 A JPS6192030 A JP S6192030A JP 21306484 A JP21306484 A JP 21306484A JP 21306484 A JP21306484 A JP 21306484A JP S6192030 A JPS6192030 A JP S6192030A
- Authority
- JP
- Japan
- Prior art keywords
- signal line
- transistor
- signal
- circuit
- flip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356017—Bistable circuits using additional transistors in the input circuit
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、微小信号の増幅動作を高速に加速する回路に
関するものである。
関するものである。
従来この種の装置は、例えば第５図のように構成されて
いた。ここで、ｌ、２は信号線対（Ｄ、Ｄ）を示し、３
は信号を増幅する加速回路、４はフリップフロップ、５
はフリップフロップ４．をダイナミックに動作させるた
めの引抜きトランジスタ、６はトランジスタ５を駆動す
る加速回路駆動クロック、７は信号検出回路である。ま
た第６図は第５図の回路の動作波形を示している。 、
第５図の回路動作は次のように行われる。まず信号線対
り、Ｄを高レベルにプリチャー、ジする。次に、信号検
出回路７が動作し、信号線対り、Ｄ上に微小信号が現わ
れる。次に、加速回路駆動クロック６によシトランジス
タ５がオンし、加速回路３が動作を開始し、信号線対り
、Ｄ上の信号電圧差を急峻に増幅させる。
いた。ここで、ｌ、２は信号線対（Ｄ、Ｄ）を示し、３
は信号を増幅する加速回路、４はフリップフロップ、５
はフリップフロップ４．をダイナミックに動作させるた
めの引抜きトランジスタ、６はトランジスタ５を駆動す
る加速回路駆動クロック、７は信号検出回路である。ま
た第６図は第５図の回路の動作波形を示している。 、
第５図の回路動作は次のように行われる。まず信号線対
り、Ｄを高レベルにプリチャー、ジする。次に、信号検
出回路７が動作し、信号線対り、Ｄ上に微小信号が現わ
れる。次に、加速回路駆動クロック６によシトランジス
タ５がオンし、加速回路３が動作を開始し、信号線対り
、Ｄ上の信号電圧差を急峻に増幅させる。
上述の従来技術の加速回路においては、加速回路駆動ク
ロック６の動作タイミングの設定が難しく、誤検出動作
を防止するためには信号検出回路の動作開始後あるタイ
ムマージンを持たせてから、加速回路を動作させるよう
にする必要があるが、このタイムマージンのため信号線
対り、Ｄの確定が遅くなるという問題がある。さらにこ
のような加速回路駆動クロックの発生回路を必要とし、
正常な加速動作を行わせるための上述のタイムマージン
の正確な設定を行わねばならないという問題もある。
ロック６の動作タイミングの設定が難しく、誤検出動作
を防止するためには信号検出回路の動作開始後あるタイ
ムマージンを持たせてから、加速回路を動作させるよう
にする必要があるが、このタイムマージンのため信号線
対り、Ｄの確定が遅くなるという問題がある。さらにこ
のような加速回路駆動クロックの発生回路を必要とし、
正常な加速動作を行わせるための上述のタイムマージン
の正確な設定を行わねばならないという問題もある。
本発明の加速回路においてはこのような問題点を解決す
るため、第１のトランジスタのゲートを第２のトランジ
スタのドレインに接続され第２のトランジスタのゲート
を第１のトランジスタのドレインに接続されてなるフリ
ップフロップと、それぞれドレインを第１の電源に接続
されゲートをそれぞれ第１および第２のトランジスタの
ドレインに接続された第１および第２のトランジスタと
逆極性の第３および第４のトランジスタと、第３または
第４のトランジスタのオン時そのソース出力によって制
御され第１および第２のトランジスタのソースを第１の
電源と対をなす第２の電源に接続するスイッチ回路とを
有し、第３および第４のトランジスタのゲートをそれぞ
れ第１および第２の信号線に接続して第１または第２の
信号線の一方にこの信号線にゲートを接続されたトラン
ジスタのしきい値電圧を超える電圧変化を生じたとき他
方の信号線上に加速された電位差からなる出力信号を得
るようにしている。
るため、第１のトランジスタのゲートを第２のトランジ
スタのドレインに接続され第２のトランジスタのゲート
を第１のトランジスタのドレインに接続されてなるフリ
ップフロップと、それぞれドレインを第１の電源に接続
されゲートをそれぞれ第１および第２のトランジスタの
ドレインに接続された第１および第２のトランジスタと
逆極性の第３および第４のトランジスタと、第３または
第４のトランジスタのオン時そのソース出力によって制
御され第１および第２のトランジスタのソースを第１の
電源と対をなす第２の電源に接続するスイッチ回路とを
有し、第３および第４のトランジスタのゲートをそれぞ
れ第１および第２の信号線に接続して第１または第２の
信号線の一方にこの信号線にゲートを接続されたトラン
ジスタのしきい値電圧を超える電圧変化を生じたとき他
方の信号線上に加速された電位差からなる出力信号を得
るようにしている。
本発明の加速回路は、信号線対の一方の信号線に接続さ
れたトランジスタのゲートにそのトランジスタのしきい
値を超える電圧変化があったとき、そのトランジスタが
オンすることによってそのソース出力に接続されたスイ
ッチ回路がオンし、これによってスイッチ回路に接続さ
れたフリップフロップが動作することによって、他方の
信号線上に加速された電位差からなる出力信号を発生す
る。
れたトランジスタのゲートにそのトランジスタのしきい
値を超える電圧変化があったとき、そのトランジスタが
オンすることによってそのソース出力に接続されたスイ
ッチ回路がオンし、これによってスイッチ回路に接続さ
れたフリップフロップが動作することによって、他方の
信号線上に加速された電位差からなる出力信号を発生す
る。
第１図は、本発明の実施例（１）であシ、１〜５゜およ
び７は第５図と同様であシ、８はｐチャネルトランジス
タでそれぞれのゲートが信号線対り、Ｄに接続されてお
シ、またそのドレインがｖＤＤｚ源に、共通のソースが
引抜きトランジスタ５のゲートであるノード１１に接続
されている。また、９はノード１１をディスチャージす
るためのトランジスタで、１０はディスチャージ用クロ
ックである。第２図は第１図の回路の動作波形を示して
いる。
び７は第５図と同様であシ、８はｐチャネルトランジス
タでそれぞれのゲートが信号線対り、Ｄに接続されてお
シ、またそのドレインがｖＤＤｚ源に、共通のソースが
引抜きトランジスタ５のゲートであるノード１１に接続
されている。また、９はノード１１をディスチャージす
るためのトランジスタで、１０はディスチャージ用クロ
ックである。第２図は第１図の回路の動作波形を示して
いる。
第１図の実施例（１）における回路動作は以下のとおシ
である。信号線対り、Ｄが高レベルにプリチャージされ
た後、信号検出回路７が動作し、信号線対り、Ｄ上に微
小信号が現れ、片側の信号線、例えばＤが徐々に高レベ
ルから低レベルへ変化しはじめるところまでは従来例と
同じである。しかしながら例えば信号線りの電位がトラ
ンジスタ８のしきい領分だけ低下したときにはトランジ
スタ８がＯＮ状態となシ、トランジスタ９によシブイス
チャージされていたノード１１の充電を開始し、引抜き
ぢ トランジスタをＯＮ状態にさせる。これによシフリップ
７０ツブ４が動作を開始し、信号線対り、Ｄの電位変化
を急峻に加速する。
である。信号線対り、Ｄが高レベルにプリチャージされ
た後、信号検出回路７が動作し、信号線対り、Ｄ上に微
小信号が現れ、片側の信号線、例えばＤが徐々に高レベ
ルから低レベルへ変化しはじめるところまでは従来例と
同じである。しかしながら例えば信号線りの電位がトラ
ンジスタ８のしきい領分だけ低下したときにはトランジ
スタ８がＯＮ状態となシ、トランジスタ９によシブイス
チャージされていたノード１１の充電を開始し、引抜き
ぢ トランジスタをＯＮ状態にさせる。これによシフリップ
７０ツブ４が動作を開始し、信号線対り、Ｄの電位変化
を急峻に加速する。
なお第１図の実施例（１）においてはフリップフロップ
を構成する両トランジスタのソースは共通に接続されて
いるが、これに限るものでなく、両トランジスタのソー
スをトランジスタ８によって共通に制御される別個の引
抜きトランジスタによって同時に接地してフリップフロ
ップを動作させるようにしてもよい。
を構成する両トランジスタのソースは共通に接続されて
いるが、これに限るものでなく、両トランジスタのソー
スをトランジスタ８によって共通に制御される別個の引
抜きトランジスタによって同時に接地してフリップフロ
ップを動作させるようにしてもよい。
第３図は本発明の実施例（２）であって、第１図の実施
例におけると同じ部分を同じ番号で示し、３′は加速回
路、４′はフリップフロップ、５′は加速回路駆動トラ
ンジスタ、７′は信号検出回路、８′はｎチャネルトラ
ンジスタ、９′はプリチャージ用トランジスタ、１０′
はプリチャージ用クロック、１１′は加速回路駆動トラ
ンジスタのゲート４暮である。
例におけると同じ部分を同じ番号で示し、３′は加速回
路、４′はフリップフロップ、５′は加速回路駆動トラ
ンジスタ、７′は信号検出回路、８′はｎチャネルトラ
ンジスタ、９′はプリチャージ用トランジスタ、１０′
はプリチャージ用クロック、１１′は加速回路駆動トラ
ンジスタのゲート４暮である。
実施例（２）において実施例（１）と異なるところは、
信号線対り、Ｄの初期状態が低レベルであり、７′で示
す信号検出回路によシ信号線りあるいはＤが除徐に低レ
ベルから高レベルへ変化を開始する点にあシ、実施例（
１）を構成するトランジスタの極性および接続すべき電
源とグランドを反転させることによシ得られる。この例
においても、信号線対り。
信号線対り、Ｄの初期状態が低レベルであり、７′で示
す信号検出回路によシ信号線りあるいはＤが除徐に低レ
ベルから高レベルへ変化を開始する点にあシ、実施例（
１）を構成するトランジスタの極性および接続すべき電
源とグランドを反転させることによシ得られる。この例
においても、信号線対り。
石のいずれかの電位がトランジスタ８′のしきい値□
以上になったとき３′で示す加速回路が自動的に動作
を開始し、Ｄ、Ｄの電位変化を急峻に加速する。
以上になったとき３′で示す加速回路が自動的に動作
を開始し、Ｄ、Ｄの電位変化を急峻に加速する。
第４図は第３図の実施例（２）の回路の動作波形を示し
たものである。
たものである。
なお第３図の実施例（２）においても、フリップフロッ
プを構成する両トランジスタと引抜きトランジスタ５′
の構成について、第１図の実施例（１）の場合と同様の
変形が可能であることは云うまでもない。
プを構成する両トランジスタと引抜きトランジスタ５′
の構成について、第１図の実施例（１）の場合と同様の
変形が可能であることは云うまでもない。
以上説明したように、本発明は微小信号の増幅動作を加
速するための駆動クロックを必要とせず、自身の信号を
用いて高速に増幅動作を加速できるので、信号線対り、
Ｄの確定が非常に速く達成できるという利点がある。更
に付は加えれば、従来のような駆動クロック発生回路を
必要としないので、タイミングマージンをとるための工
夫をしなくてもよいという利点がある。
速するための駆動クロックを必要とせず、自身の信号を
用いて高速に増幅動作を加速できるので、信号線対り、
Ｄの確定が非常に速く達成できるという利点がある。更
に付は加えれば、従来のような駆動クロック発生回路を
必要としないので、タイミングマージンをとるための工
夫をしなくてもよいという利点がある。
第１図は本発明の実施例（１）、第２図は第１図の回路
の動作波形、第３図は本発明の実施例（２）、第４図は
第３図の回路の動作波形、第５図は従来の加速回路の一
例、第６図は第５図の回路の動作波形である。 １．２・・・信号線対り、Ｄ、 ３．３’・・・加速回
路、４．４′・・・フリップフロップ、ｓ、ｓ’・・・
引抜きトランジスタ（加速回路駆動トランジスタ）、６
・・・加速回路駆動クロック、７．７’・・・信号検出
回路、８・・・ｐチャネルトランジスタ、８′・・・ｎ
チャネルトランジスタ、９・・・ディスチャージ用トラ
ンジスタ、９′・・・プリチャージ用トランジスタ、１
０・・・ディスチャージ用クロック、１０′・・・プリ
チャージ用クロック、１１．１１’・・・ノード（加速
回路駆動トランジスタのゲート）。
の動作波形、第３図は本発明の実施例（２）、第４図は
第３図の回路の動作波形、第５図は従来の加速回路の一
例、第６図は第５図の回路の動作波形である。 １．２・・・信号線対り、Ｄ、 ３．３’・・・加速回
路、４．４′・・・フリップフロップ、ｓ、ｓ’・・・
引抜きトランジスタ（加速回路駆動トランジスタ）、６
・・・加速回路駆動クロック、７．７’・・・信号検出
回路、８・・・ｐチャネルトランジスタ、８′・・・ｎ
チャネルトランジスタ、９・・・ディスチャージ用トラ
ンジスタ、９′・・・プリチャージ用トランジスタ、１
０・・・ディスチャージ用クロック、１０′・・・プリ
チャージ用クロック、１１．１１’・・・ノード（加速
回路駆動トランジスタのゲート）。
Claims (1)
- 第１のトランジスタのゲートを第２のトランジスタのド
レインに接続され第２のトランジスタのゲートを第１の
トランジスタのドレインに接続されてなるフリップフロ
ップと、それぞれドレインを第１の電源に接続されゲー
トをそれぞれ前記第１および第２のトランジスタのドレ
インに接続された前記第１および第２のトランジスタと
逆極性の第３および第４のトランジスタと、該第３また
は第４のトランジスタのオン時そのソース出力によつて
制御され前記第１および第２のトランジスタのソースを
前記第１の電源と対をなす第２の電源に接続するスイッ
チ回路とを有し、前記第３および第４のトランジスタの
ゲートをそれぞれ第１および第２の信号線に接続して該
第１または第２の信号線の一方に該信号線にゲートを接
続されたトランジスタのしきい値電圧を超える電圧変化
を生じたとき他方の信号線上に加速された電位差からな
る出力信号を得ることを特徴とする加速回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21306484A JPS6192030A (ja) | 1984-10-11 | 1984-10-11 | 加速回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21306484A JPS6192030A (ja) | 1984-10-11 | 1984-10-11 | 加速回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6192030A true JPS6192030A (ja) | 1986-05-10 |
Family
ID=16632932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21306484A Pending JPS6192030A (ja) | 1984-10-11 | 1984-10-11 | 加速回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6192030A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915216A (ja) * | 1982-07-17 | 1984-01-26 | Canon Inc | 光走査装置 |
-
1984
- 1984-10-11 JP JP21306484A patent/JPS6192030A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5915216A (ja) * | 1982-07-17 | 1984-01-26 | Canon Inc | 光走査装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950027822A (ko) | 전압레벨변환회로 | |
| GB1525810A (en) | Clock generator and delay stage | |
| JPS6437797A (en) | Eprom device | |
| KR100291879B1 (ko) | 신호입력회로 | |
| US4810910A (en) | Sense amplifier with bit-line derived clocking | |
| JPH0691444B2 (ja) | 相補形絶縁ゲ−トインバ−タ | |
| US3962686A (en) | Memory circuit | |
| JPS62230221A (ja) | バツフア回路 | |
| JPS5453240A (en) | Reverse voltage generating circuit | |
| IE33267B1 (en) | Bipolar-to-mos interface arrangement | |
| US4224533A (en) | Edge triggered flip flop with multiple clocked functions | |
| US4606012A (en) | Sense amplifier | |
| JPS6192030A (ja) | 加速回路 | |
| US5550777A (en) | High speed, low power clocking sense amplifier | |
| US4902919A (en) | Inverting latching bootstrap driver with Vdd *2 booting | |
| US3982140A (en) | High speed bistable multivibrator circuit | |
| US3612900A (en) | Shift register circuit | |
| JPS59169B2 (ja) | フリップフロップ回路 | |
| JPH07114432A (ja) | プリチャージ装置 | |
| JPS55163917A (en) | Inverter circuit | |
| JP3055165B2 (ja) | 出力バッファ回路 | |
| JPH063869B2 (ja) | パルス幅制御回路 | |
| JPH02243015A (ja) | 制御回路 | |
| JPS62252592A (ja) | 半導体記憶装置 | |
| JPH05167432A (ja) | 論理回路 |