JPS6191948A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6191948A JPS6191948A JP59213859A JP21385984A JPS6191948A JP S6191948 A JPS6191948 A JP S6191948A JP 59213859 A JP59213859 A JP 59213859A JP 21385984 A JP21385984 A JP 21385984A JP S6191948 A JPS6191948 A JP S6191948A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resist
- insulating layer
- semiconductor substrate
- exposure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は、半導体装置製造方法に係シ、とくに半導体基
板上に絶縁層を介して導電層を形成する工程において、
前記絶縁層にテーパー状のコンタクトホールを開孔する
ことにニジ、前記導電層の段切れを防止する半導体装置
製造方法に闇するものである。
板上に絶縁層を介して導電層を形成する工程において、
前記絶縁層にテーパー状のコンタクトホールを開孔する
ことにニジ、前記導電層の段切れを防止する半導体装置
製造方法に闇するものである。
（従来技術）
従来半導体基板上の絶縁層にテーパー状のコンタクトホ
ールを開孔する一方法として、等方法エツチングの湿式
エツチングと異方性エツチングの反応性イオンエラチン
〆を併用する方法か用いられている。
ールを開孔する一方法として、等方法エツチングの湿式
エツチングと異方性エツチングの反応性イオンエラチン
〆を併用する方法か用いられている。
この従来の方法は、半導体基板ｌ上に忙縁鳩ｔｌＪえば
Ｐ２Ｏ３（第２回置）を形成する。次に前記Ｐ２Ｏ３上
にポジ型レジスト５ａ４４布し縮少投影露光法にニジレ
チクルを用いて選択的に感光を行ない、現像してパター
ンを形成する（第２図（Ｂ））。
Ｐ２Ｏ３（第２回置）を形成する。次に前記Ｐ２Ｏ３上
にポジ型レジスト５ａ４４布し縮少投影露光法にニジレ
チクルを用いて選択的に感光を行ない、現像してパター
ンを形成する（第２図（Ｂ））。
仄に乾！２気苓囲気中で１３０℃３０分のボストベーク
を行なった後、等方性エツチングの湿式エツチング例え
ばバッフアート弗該により、前記Ｐ８Ｇ２を膜厚の半分
程度を、パターニングした前記ポジをレジスト３ａをマ
スクにエツチング除去する（第２図（０）。この時のエ
ツチングされたｆＪｒＪ記Ｐ Ｓ Ｇ ２’ の断面形
状はテーパー状になっている。
を行なった後、等方性エツチングの湿式エツチング例え
ばバッフアート弗該により、前記Ｐ８Ｇ２を膜厚の半分
程度を、パターニングした前記ポジをレジスト３ａをマ
スクにエツチング除去する（第２図（０）。この時のエ
ツチングされたｆＪｒＪ記Ｐ Ｓ Ｇ ２’ の断面形
状はテーパー状になっている。
仄にＣ）（Ｆ、またＦｉ、ＣＦ、＋Ｈ，をエツチングガ
スとして用いる反応性イオンエツチングにより、Ｊ式エ
ツチングで途中までエツチングした前記Ｐ８Ｇ２”をエ
ツチング除去する（第２図（ＩＪ）。
スとして用いる反応性イオンエツチングにより、Ｊ式エ
ツチングで途中までエツチングした前記Ｐ８Ｇ２”をエ
ツチング除去する（第２図（ＩＪ）。
次に、エツチングのマスクとして用いたパターニングさ
れ７４Ｆ４’ｌ ＝Ｑボジルルジスト３ａ′ヲ除去する
。
れ７４Ｆ４’ｌ ＝Ｑボジルルジスト３ａ′ヲ除去する
。
以上述べた工程で＃肥半導体基板上の前記絶縁１漢層ど
にテーパー状のコンタクトホールを開孔する。
にテーパー状のコンタクトホールを開孔する。
しかし、上述の＾１１記中尋体基板上の前記絶縁層上に
テーパー状のコンタクトホールを開孔する方法は、下記
欠点がおる。
テーパー状のコンタクトホールを開孔する方法は、下記
欠点がおる。
（１） 湿式エツチングでは、フェノ・−ｉｋｌ、フ
ェノ・−内・ロフト間でエツチング除去されるｍｌＩ記
絶縁層の膜層バラツキが太きい。したがって湿式エツチ
ング後に残っている前記絶縁Ｊｆｊを反応性イオンエツ
チングによりエツチング除去する際に、ＰＥＧ残膜膜厚
が少ない領域ではＰＥＧがエツチング除去されてからプ
ラズマに晒される時間が長く、半導体基板のコンタクト
ホール領域のダメージが大きくなり素子＠性に悪影響を
与えること０ （２）前記半導体基板上の前記絶縁層を湿式エツチング
した前記絶縁１の断面形状はテーパー状になるが、反応
性イオンエツチングした前記ＩＩｅ＝を層の断面形状線
全くテーパーがつかないという欠点がちること。
ェノ・−内・ロフト間でエツチング除去されるｍｌＩ記
絶縁層の膜層バラツキが太きい。したがって湿式エツチ
ング後に残っている前記絶縁Ｊｆｊを反応性イオンエツ
チングによりエツチング除去する際に、ＰＥＧ残膜膜厚
が少ない領域ではＰＥＧがエツチング除去されてからプ
ラズマに晒される時間が長く、半導体基板のコンタクト
ホール領域のダメージが大きくなり素子＠性に悪影響を
与えること０ （２）前記半導体基板上の前記絶縁層を湿式エツチング
した前記絶縁１の断面形状はテーパー状になるが、反応
性イオンエツチングした前記ＩＩｅ＝を層の断面形状線
全くテーパーがつかないという欠点がちること。
以上述べた工うに従来方法による前記半導体基板上の前
記絶縁層にテーパー状のコンタクトホールを開孔する製
造工程は、半導体装置を１４追する工程としては、必ず
しも安定したプロセヌでは々かった。
記絶縁層にテーパー状のコンタクトホールを開孔する製
造工程は、半導体装置を１４追する工程としては、必ず
しも安定したプロセヌでは々かった。
（発明の目的ン
本発明の目的は、前述の前記半導体基板上の前記絶縁層
にテーパー状のコンタクトホールを形成し、前記絶縁層
上の導電層の段切れを防止する従来方法の欠点を除去し
、極めて信頼性の高い配線構造を得ることの出来る前記
半導体基板上の前記絶縁層にテーパー状のコンタクトホ
ールを開孔する方法を提供することである。
にテーパー状のコンタクトホールを形成し、前記絶縁層
上の導電層の段切れを防止する従来方法の欠点を除去し
、極めて信頼性の高い配線構造を得ることの出来る前記
半導体基板上の前記絶縁層にテーパー状のコンタクトホ
ールを開孔する方法を提供することである。
（発明の構成）
本発明による方法は、たとえば前記半導体基板上に形成
された前記絶縁層例えば前記ＰＥＧ上に第１層目のポジ
型レジストを塗布し、縮小投影露光法により、第１のレ
チクルを用い、第１回目の露光を選択的に行なう。次に
現像を行なわずに前記第１層目のポジ型レジスト上に前
記第１層目のポジ型レジストと同一の第２層目のポジ型
レジストを第１層目のレジスト膜と同等以下の膜厚で重
ねて塗布を行なう。次に第１のレチクルを用いて露光し
た前記第１層目のポジ型レジスト上の第２層目のポジ型
レジストを、第１のレチクルニジコンタクトホールの大
きい第２のレチクルを用い、縮小投影露光法により第１
回目の露光エネルギーより少ないエネルギーで第２回目
の露光を選択的に行なう。次に第１層目のポジ型レジス
トと第２層目のポジ型しジストヲ同時に１回の現像工程
で現像を行ない、前記第１層目のポジ型レジストと前記
第２層目のポジ型レジストを階段状にパターン形成する
。その後、１３０℃乾燥零凹気中で３０分間ポストベー
クを行ない、前記階段状に形成された前記第１層目のポ
ジ型レジストと前記第２層目のポジ型レジストの境界を
滑らかにテーパー状にパターンを熱変形させ１反応性イ
オンエツチングのマスクとして使用する。
された前記絶縁層例えば前記ＰＥＧ上に第１層目のポジ
型レジストを塗布し、縮小投影露光法により、第１のレ
チクルを用い、第１回目の露光を選択的に行なう。次に
現像を行なわずに前記第１層目のポジ型レジスト上に前
記第１層目のポジ型レジストと同一の第２層目のポジ型
レジストを第１層目のレジスト膜と同等以下の膜厚で重
ねて塗布を行なう。次に第１のレチクルを用いて露光し
た前記第１層目のポジ型レジスト上の第２層目のポジ型
レジストを、第１のレチクルニジコンタクトホールの大
きい第２のレチクルを用い、縮小投影露光法により第１
回目の露光エネルギーより少ないエネルギーで第２回目
の露光を選択的に行なう。次に第１層目のポジ型レジス
トと第２層目のポジ型しジストヲ同時に１回の現像工程
で現像を行ない、前記第１層目のポジ型レジストと前記
第２層目のポジ型レジストを階段状にパターン形成する
。その後、１３０℃乾燥零凹気中で３０分間ポストベー
クを行ない、前記階段状に形成された前記第１層目のポ
ジ型レジストと前記第２層目のポジ型レジストの境界を
滑らかにテーパー状にパターンを熱変形させ１反応性イ
オンエツチングのマスクとして使用する。
次に前記テーパー状に形成した前記第１層目のポジ型レ
ジストおよび箭記第２層目のポジ型レジストをマスクと
して、ＣＨＦ ｓまたはＣＦ、＋Ｈ，をエツチングガス
として用いる反応性イオンエツチングにより、前記半導
体基板上の前記絶縁層をエツチング除去したテーパーを
形成するものである。
ジストおよび箭記第２層目のポジ型レジストをマスクと
して、ＣＨＦ ｓまたはＣＦ、＋Ｈ，をエツチングガス
として用いる反応性イオンエツチングにより、前記半導
体基板上の前記絶縁層をエツチング除去したテーパーを
形成するものである。
（発明の効果）
このようにして本発明の方法により前記半導体基板上の
前記絶縁層に開孔したコンタクトホールは、断面が滑ら
かなテーパー状であるという利点とバラツキの大きい湿
式エツチングを用いていないため、半導体基板上のコン
タクトホール領域がプラズマに晒される時間が短縮でき
、素子特性への悪影響を避けることができるという利点
がある。
前記絶縁層に開孔したコンタクトホールは、断面が滑ら
かなテーパー状であるという利点とバラツキの大きい湿
式エツチングを用いていないため、半導体基板上のコン
タクトホール領域がプラズマに晒される時間が短縮でき
、素子特性への悪影響を避けることができるという利点
がある。
（実施例）
以下図面を用いて本発明の一実施例を説明する。
第１図四〜第１図（ｑは本実施例の製造工程を示す断面
図でめる。
図でめる。
半導体基板例えば８ｉ基板１の上に絶縁層例えはＰＳＧ
２を厚さ１μ乳程度ＣＶＤ法にニジ形成□ する（第１
図（Ａ））。 ７次に前記ＰＳＧＺ上に前記
ポジ型レジスト例えば０ＦＰＩ（−８００（東京応化社
商品名）３を途布し、龜小投影露光装置により第１のレ
チクル５を用い、照度３５０ ” ” ／ｃｔＬ ｅ露
光時間９ＱＱｍ８６Ｃの条件で第１回目の露光を行なう
（第１図（Ｂ））。
２を厚さ１μ乳程度ＣＶＤ法にニジ形成□ する（第１
図（Ａ））。 ７次に前記ＰＳＧＺ上に前記
ポジ型レジスト例えば０ＦＰＩ（−８００（東京応化社
商品名）３を途布し、龜小投影露光装置により第１のレ
チクル５を用い、照度３５０ ” ” ／ｃｔＬ ｅ露
光時間９ＱＱｍ８６Ｃの条件で第１回目の露光を行なう
（第１図（Ｂ））。
次に現像は行なわずに、前記第１層目のポジ型レジスト
と同質の前記第２のポジ型レジスト０ＦＰＲ−８００４
′５ｃ、前記第１Ｎ目のポジ型レジストの露光領域３′
上と未露光領域３′に、塗布をする（第１図（Ｃ））
。この時の第２層目のポジ型レジスト４の塗布膜厚は第
１Ｍ１目のポジ型レジスト３と同等の膜厚かそれ以下で
おる。
と同質の前記第２のポジ型レジスト０ＦＰＲ−８００４
′５ｃ、前記第１Ｎ目のポジ型レジストの露光領域３′
上と未露光領域３′に、塗布をする（第１図（Ｃ））
。この時の第２層目のポジ型レジスト４の塗布膜厚は第
１Ｍ１目のポジ型レジスト３と同等の膜厚かそれ以下で
おる。
次に第１のレチクル５よリコンタクトホールの面積が広
い第２のレチクル５′を用いて前記第２／？ｊ目のポジ
ｍｖシスト０ＦＰＲ−８００４５ｃ、照度３５０Ｗ、ｊ
ｔ光秒ａ ５０ ｇ ｍ５ｅｃ の条件で第２の露光
を行なう。この時の第２のレチクル５′と半導体基板ｌ
の位置関係は、第２のレチクルへの明部全通る露光ＵＶ
光が、前記第１Ｎ６目のポジ型しジメ）ＯＦＰＲ−８０
０の露光領域３ と未露光領域３′上に位置する関係に
ある（第１図（Ｄ））。さらにこの時、第１Ｊ＠目の前
記ポジ型レジスト４′とともに、前記第２層目のポジ型
レジスト３，３ の一部が露光される。
い第２のレチクル５′を用いて前記第２／？ｊ目のポジ
ｍｖシスト０ＦＰＲ−８００４５ｃ、照度３５０Ｗ、ｊ
ｔ光秒ａ ５０ ｇ ｍ５ｅｃ の条件で第２の露光
を行なう。この時の第２のレチクル５′と半導体基板ｌ
の位置関係は、第２のレチクルへの明部全通る露光ＵＶ
光が、前記第１Ｎ６目のポジ型しジメ）ＯＦＰＲ−８０
０の露光領域３ と未露光領域３′上に位置する関係に
ある（第１図（Ｄ））。さらにこの時、第１Ｊ＠目の前
記ポジ型レジスト４′とともに、前記第２層目のポジ型
レジスト３，３ の一部が露光される。
次に現像を行ない、前記第１ノ〜目のポジ總しジス）Ｏ
ＦＰＲ−８００の露光領域と前記第２層目のポジ型しジ
ス）ＯＦＰＲ−８００の露光領域を同時に除去し１階段
状のパターンを形成する（第１図（ト））。
ＦＰＲ−８００の露光領域と前記第２層目のポジ型しジ
ス）ＯＦＰＲ−８００の露光領域を同時に除去し１階段
状のパターンを形成する（第１図（ト））。
次にこの階段状の前記第１層目のポジ型しジス）ＯＦＰ
Ｒ−８００３と前記第２層目のポジ型レジストＯＦ）’
Ｒ−８００４を滑なかなテーパー状にするために１３０
℃の乾燥空気中で３０分間ボストベークを行ない前記階
段状のパターンを若干熱変形させる（第１図ｔＦ））。
Ｒ−８００３と前記第２層目のポジ型レジストＯＦ）’
Ｒ−８００４を滑なかなテーパー状にするために１３０
℃の乾燥空気中で３０分間ボストベークを行ない前記階
段状のパターンを若干熱変形させる（第１図ｔＦ））。
次にテーパー状に形成された前記第１層目のポジ型レジ
スト０ＦＰＲ−８００３＃と第２層目のポジ型レジスト
０ＦＰＲ−８００４’＠マスクとして。
スト０ＦＰＲ−８００３＃と第２層目のポジ型レジスト
０ＦＰＲ−８００４’＠マスクとして。
前記半導体基板１上の前記絶縁層ＰＳＧ ｋ、ＣＨＦ。
またはＣＦ、＋Ｈ，をエツチングガスとして用いる □
反応性イオンエツチングによりエッチング除去し、第１
図（ｑの如く、滑らかなテーパーを有したコンタクトホ
ールを得ることかで−きる。
反応性イオンエツチングによりエッチング除去し、第１
図（ｑの如く、滑らかなテーパーを有したコンタクトホ
ールを得ることかで−きる。
前記半導体基板上の前記絶ｋｍＰ８Ｇがテーパー状にエ
ツチングされる過程を説明する。エツチング開始時には
マスクとなる前記ポジ型レジストが第１図（Ｇの点４７
Ｂのように存在するが、エツチングが始まると前記ポ
ジ型レジストが損耗しながら前記絶ｆｉ！Ｐ８Ｇが除去
され始める。最終的には第１図（ｑのように、前記ポジ
型レジストがエツチングにより後退し、前記絶縁層ＰＥ
Ｇにテーパーが形成される。
ツチングされる過程を説明する。エツチング開始時には
マスクとなる前記ポジ型レジストが第１図（Ｇの点４７
Ｂのように存在するが、エツチングが始まると前記ポ
ジ型レジストが損耗しながら前記絶ｆｉ！Ｐ８Ｇが除去
され始める。最終的には第１図（ｑのように、前記ポジ
型レジストがエツチングにより後退し、前記絶縁層ＰＥ
Ｇにテーパーが形成される。
したがって本発明による方法によれば、従来方法にくら
べ、コンタクトホールの形状が滑らかで導電層の段切れ
を完全にこなすことができ、かつコンタクトホール部の
前記半導体基板のプラズマダメージが少ない、極めて信
頼性の高いコンタクトホールを提供するものでめる。
べ、コンタクトホールの形状が滑らかで導電層の段切れ
を完全にこなすことができ、かつコンタクトホール部の
前記半導体基板のプラズマダメージが少ない、極めて信
頼性の高いコンタクトホールを提供するものでめる。
本実施例では第１層目のレジストお工び第２Ｎ目のレジ
ストにポジ型レジストを用いているが、ネガ型レジスト
あるいは他の感光性有機材料を用いても同様な効果が得
られる。さらに本実施例では露光に縮小投影露光法を用
いているが他に電子ビーム露光法の適用も可能である。
ストにポジ型レジストを用いているが、ネガ型レジスト
あるいは他の感光性有機材料を用いても同様な効果が得
られる。さらに本実施例では露光に縮小投影露光法を用
いているが他に電子ビーム露光法の適用も可能である。
第１図は本発明の実施例を示す断面図、第２図は従来の
半導体装置製造方法を示す断面図である。 なお図において。 １・・・・・・半導体基板例えば８ｉ基板％ ２ ｔ
２Ｚ ２’１２″′・・・・・・絶縁層例えばＰ２Ｏ，
３、３’、 ３“、３７゜３１３ １３ａ＃３ａ“・・
・・・・第１層目のポジ型レジスト、４，４，４，４，
４，４ ・・・・・・第２層目のポジ型レジスト、５
・・・・・・第１のレチクル、５′・・・・・・第２の
レチクル、３・・・・・・第１の露光で選択的に露光さ
れた第１層目のポジ型レジスト、Ｂ・・・・・・エツチ
ング中にポジ型レジストが後退する前の第１層目と第２
層目のパターニングされたポジ型レジスト、である。
半導体装置製造方法を示す断面図である。 なお図において。 １・・・・・・半導体基板例えば８ｉ基板％ ２ ｔ
２Ｚ ２’１２″′・・・・・・絶縁層例えばＰ２Ｏ，
３、３’、 ３“、３７゜３１３ １３ａ＃３ａ“・・
・・・・第１層目のポジ型レジスト、４，４，４，４，
４，４ ・・・・・・第２層目のポジ型レジスト、５
・・・・・・第１のレチクル、５′・・・・・・第２の
レチクル、３・・・・・・第１の露光で選択的に露光さ
れた第１層目のポジ型レジスト、Ｂ・・・・・・エツチ
ング中にポジ型レジストが後退する前の第１層目と第２
層目のパターニングされたポジ型レジスト、である。
Claims (1)
- 反応性イオンエッチングにより、半導体基板上に形成さ
れた絶縁層に選択的にコンタクトホールをテーパー状に
エッチング形成する方法において、前記半導体基板上に
形成された前記絶縁層上に第１層目のレジストを塗布し
第１回目の露光を選択的に行ない、現像を行なわずに前
記第１層目のレジスト上に第２層目のレジストを第１層
目のレジスト膜と同等以下の膜厚で重ね塗布を行ない、
前記第１層目への露光より大きい範囲を第１層目の露光
より少ないエネルギーで該第２層目への露光を行ない、
現像により前記第１層目のレジストと前記第２層目のレ
ジストの断面形状を段階状にパターン形成し、この種々
レジストをマスクとして前記絶縁層エッチングすること
を特徴とした半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213859A JPS6191948A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59213859A JPS6191948A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6191948A true JPS6191948A (ja) | 1986-05-10 |
| JPH0467333B2 JPH0467333B2 (ja) | 1992-10-28 |
Family
ID=16646199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59213859A Granted JPS6191948A (ja) | 1984-10-12 | 1984-10-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6191948A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283358A (ja) * | 1992-02-07 | 1993-10-29 | Sumitomo Metal Ind Ltd | 半導体装置のコンタクトホール形成方法 |
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| JPH06151388A (ja) * | 1992-11-12 | 1994-05-31 | Sumitomo Metal Ind Ltd | 半導体装置のコンタクトホール形成方法 |
| CN104658906A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | 一种半导体平坦化层的制作方法 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7083871B2 (en) | 2002-05-09 | 2006-08-01 | Maxtor Corporation | Single-sided sputtered magnetic recording disks |
| US7600359B2 (en) | 2002-05-09 | 2009-10-13 | Seagate Technology Llc | Method of merging two disks concentrically without gap between disks |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505105A (ja) * | 1973-05-15 | 1975-01-20 | ||
| JPS5694353A (en) * | 1979-12-28 | 1981-07-30 | Fujitsu Ltd | Micropattern forming method |
-
1984
- 1984-10-12 JP JP59213859A patent/JPS6191948A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS505105A (ja) * | 1973-05-15 | 1975-01-20 | ||
| JPS5694353A (en) * | 1979-12-28 | 1981-07-30 | Fujitsu Ltd | Micropattern forming method |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05283358A (ja) * | 1992-02-07 | 1993-10-29 | Sumitomo Metal Ind Ltd | 半導体装置のコンタクトホール形成方法 |
| JPH06151388A (ja) * | 1992-11-12 | 1994-05-31 | Sumitomo Metal Ind Ltd | 半導体装置のコンタクトホール形成方法 |
| US5308415A (en) * | 1992-12-31 | 1994-05-03 | Chartered Semiconductor Manufacturing Pte Ltd. | Enhancing step coverage by creating a tapered profile through three dimensional resist pull back |
| CN104658906A (zh) * | 2013-11-22 | 2015-05-27 | 上海和辉光电有限公司 | 一种半导体平坦化层的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0467333B2 (ja) | 1992-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4988609A (en) | Method of forming micro patterns | |
| JPS6191948A (ja) | 半導体装置の製造方法 | |
| JPS6347257B2 (ja) | ||
| KR100310541B1 (ko) | 스텐실 마스크 | |
| JPH06244156A (ja) | パタ―ン形成法 | |
| US4612274A (en) | Electron beam/optical hybrid lithographic resist process in acoustic wave devices | |
| KR100431992B1 (ko) | 레티클을 이용한 반도체소자의 제조방법 | |
| JPS6386550A (ja) | 多層配線層の形成方法 | |
| JPH0670954B2 (ja) | 半導体装置の製造方法 | |
| JPH0536600A (ja) | 半導体装置の製造方法 | |
| JPH05218212A (ja) | 半導体装置の製造方法 | |
| JPS61102739A (ja) | パタ−ン形成方法 | |
| JPH06349728A (ja) | レジストパターンの形成方法 | |
| JPH02214126A (ja) | 半導体装置の製造方法 | |
| JPS6040184B2 (ja) | 半導体装置の製造方法 | |
| JP2811724B2 (ja) | エッチング方法 | |
| JPS61189503A (ja) | 回折格子の製造方法 | |
| KR19980057145A (ko) | 반도체 소자 제조용 포토마스크 | |
| JPH0590129A (ja) | 回折格子の形成方法 | |
| JPH0236049B2 (ja) | ||
| JPH0313949A (ja) | レジストパターンの形成方法 | |
| JPH01140629A (ja) | パターン形成方法 | |
| JPH0282527A (ja) | 半導体装置の製造方法 | |
| JPS60231331A (ja) | リフトオフ・パタ−ンの形成方法 | |
| JPS6154629A (ja) | フオト・レジストパタ−ンの形成方法 |