JPS6190223A - Reset device - Google Patents
Reset deviceInfo
- Publication number
- JPS6190223A JPS6190223A JP59211051A JP21105184A JPS6190223A JP S6190223 A JPS6190223 A JP S6190223A JP 59211051 A JP59211051 A JP 59211051A JP 21105184 A JP21105184 A JP 21105184A JP S6190223 A JPS6190223 A JP S6190223A
- Authority
- JP
- Japan
- Prior art keywords
- cartridge
- rom
- reset
- rom cartridge
- mpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
（技術分野）
本発明は、マイクロプロセッサ（ＭＰＵ）と制御プログ
ラムを格納した固定ＲＯＭと着脱ＯＴ能なＲＯＭ（ＲＯ
Ｍカートリッジ）とで構成されるシステムに２いて、シ
ステム動作時にＲＯＭカートリッジを着脱した場合、前
記着脱時の影響によるプログラムの暴走を防止したメモ
リ装置着脱時のリセットに関するものである。Detailed Description of the Invention (Technical Field) The present invention relates to a fixed ROM that stores a microprocessor (MPU) and a control program, and a removable ROM (ROM) that stores a microprocessor (MPU) and a control program.
This invention relates to a reset when a memory device is attached or detached, which prevents a program from running out of control due to the influence of the attachment or detachment when a ROM cartridge is attached or detached during system operation in a system configured with a ROM cartridge (M cartridge).
（従来技術）
従来、マイクロプロセッサを用いた構成として第４図に
示すものがあげられる−すなわちＭＰＵ制御回路５は、
まず制御プログラムを格納した固定ＲＯＭ １に基づき
、入出力装置３と記憶装置４及びＦｌ、 ＯＭカートリ
ッジ２の管理を行う◇つまり入出力装置３より入力され
たデータを制御プログラムに従い処理し記憶装置ｔ４に
格納、そして必要ならば、入出力装置３にデータを送出
する。前記構成におい゛Ｃ１固定ＲＯＭ１とは異なる処
理プログラムを格納したＲＯＭカートリッジ２をこの構
成に装着し、制御を固定ＲＯＭ１よりＲＯＭカートリッ
ジ２へと移すことにより多種の処理及び各種の入出力装
置５に＞ｍ用することができる。(Prior Art) Conventionally, a configuration using a microprocessor is shown in FIG. 4 - that is, the MPU control circuit 5 is
First, the input/output device 3, storage device 4, Fl, and OM cartridge 2 are managed based on the fixed ROM 1 storing the control program. In other words, data input from the input/output device 3 is processed according to the control program, and the storage device t4 and, if necessary, sends the data to the input/output device 3. In the above configuration, a ROM cartridge 2 storing a processing program different from that in the C1 fixed ROM 1 is installed in this configuration, and by transferring control from the fixed ROM 1 to the ROM cartridge 2, various types of processing and various input/output devices 5 can be performed. It can be used for m.
この構成において注意することは、システム゛が動作し
ている最中に、ＲＯＭカートリッジ２を装着すると、Ｍ
ＰＵ制御回路５とＲＯＭカートリッジ２とを接続する信
号線に装着時のノイズなどによる異常７ｊＸ発生しＭＰ
Ｈの暴走を句す５Ｔ能性があることである。また、ＲＯ
Ｍカートリッジ２が前記構成に装置され７迎状態で制御
プログラムがＲＯＭカートリッジに移されている場合に
、ＲＯＭカートリッジがシステムより取り外されたとき
、制御プログラムがなくなることになりＭＰＨの暴走を
起こしてしまう。ＭＰＵが暴走した場合、入出力装置５
の異常動作や記憶装置４の記憶内容が破壊されるという
危険がめる。In this configuration, please note that if the ROM cartridge 2 is installed while the system is operating, the M
Abnormality 7jX occurs in the signal line connecting the PU control circuit 5 and the ROM cartridge 2 due to noise during installation, and the MP
It has a 5T ability that allows H to run out of control. Also, R.O.
When the M cartridge 2 is installed in the above configuration and the control program is transferred to the ROM cartridge in the 7-in-one state, when the ROM cartridge is removed from the system, the control program will be lost and the MPH will run out of control. . If the MPU goes out of control, the input/output device 5
There is a danger that the storage device 4 may malfunction or the storage contents of the storage device 4 may be destroyed.
（目的）
本発明はこれらの欠点を除去するため、システム動作時
にＲＯＭカートリッジを着脱した場合、システムにリセ
ットを行うことによってＭＦＨの暴走を防止したもので
ある。(Objective) In order to eliminate these drawbacks, the present invention prevents the MFH from running out of control by resetting the system when a ROM cartridge is installed or removed during system operation.
（発明の概要）
本発明の概要は、前記目的を達成するために、マイクロ
プロセッサ（ＭＰＵ）とその制御プログラムを格納した
固定ＲＯＭと着脱可能なＲＯＭ（ＲＯＭカートリッジ）
とで構成されるシステムで、前記固定ＲＯＭと前記ＲＯ
Ｍカート＋７ツジよリグログラムを読み取り実行し、そ
（−て新たな制御プログラムを必要とする場合、目的の
プログラムを格納した新たなＲＯＭカートリッジを、前
記システムのＲＯＭカートリッジと取り換えることによ
り、目的のプログラムを実行するという構成においてＲ
ＯＭカートリッジ屑脱時にシステムにリセットを行なう
ものである。(Summary of the Invention) In order to achieve the above object, the present invention provides a fixed ROM and a removable ROM (ROM cartridge) that store a microprocessor (MPU) and its control program.
A system consisting of the fixed ROM and the RO.
If a new control program is required after reading and executing the program using the M-cart +7, the target program can be executed by replacing the ROM cartridge of the system with a new ROM cartridge that stores the target program. In the configuration that executes R
This resets the system when OM cartridge debris is removed.
（実施例） 第１図は本発明の実施例の構成説明図である。(Example) FIG. 1 is an explanatory diagram of the configuration of an embodiment of the present invention.
同図に示すように、ＲＯＭカートリッジ検出装＋４６と
ＭＰＵ制御回路５内のリセット回路５１とを接続し、７
ステム動作時にＲＯＭカートリッジ２を着脱するとＲＯ
Ｍカートリッジ検出装置６がリセットパルス信号を発生
し、ＭＰＵ制御回路５内のリセット回路５１が該リセッ
トパルス信号を受けてシステムリセットを行う。As shown in the figure, the ROM cartridge detection device +46 and the reset circuit 51 in the MPU control circuit 5 are connected, and
When the ROM cartridge 2 is installed or removed during stem operation, RO
The M cartridge detection device 6 generates a reset pulse signal, and the reset circuit 51 in the MPU control circuit 5 receives the reset pulse signal and performs system reset.
第２図は、第１図におけるＲＯＭカートリッジ検出装置
６の一実施例であるｏ ＲＯＭカートリッジ２をシステ
ムに装着する場合、取り外し位置Ｃより装置ＡへとＲＯ
Ｍカートリッジ２を移動させる。位置ＯＫ＞いては、リ
セット回路への入力は１”であるが、位ＪＢにおいてＲ
ＯＭカートリッジ２の突起部がスイッチ７をＯＮにする
ためリセット回路５１への入力は′″Ｏｎとなる。そし
て装着の位ｆ４に達するとスイッチはＯＦＦとなり、リ
セット回路５１への入力は′１”にもどる。この一連の
動作により、リセット回路５１へはパルス状のリセット
信号８が入力される。FIG. 2 shows an embodiment of the ROM cartridge detection device 6 in FIG.
Move the M cartridge 2. At position OK>, the input to the reset circuit is 1", but at position JB, R
Since the protrusion of the OM cartridge 2 turns on the switch 7, the input to the reset circuit 51 becomes ``On''. When the mounting position f4 is reached, the switch turns OFF and the input to the reset circuit 51 becomes ``1''. Return to Through this series of operations, a pulsed reset signal 8 is input to the reset circuit 51.
また、ＲＯＭカートリッジ２を取り外す場合、前記装着
時とは逆にＲＯＭカートリッジ２がその位置をＡ−＋
Ｂ−＋Ｃと移動する際にリセット回路５１には、パ１”
→″０”→″′１Ｎ という裟滑時と同様なリセットパ
ルスが入力される。リセット回路５１は前記リセットパ
ルスを受け、リセット回路５１−＼のリセット信号８が
°′０”の期間システムリセットを行う。In addition, when removing the ROM cartridge 2, the ROM cartridge 2 is moved to its position A-+, contrary to when it is installed.
When moving from B-+C, the reset circuit 51 has a
→"0"→"'1N" A reset pulse similar to that at the time of slip is input.The reset circuit 51 receives the reset pulse, and the reset signal 8 of the reset circuit 51-\ resets the system for a period of °'0". I do.
第５図は、第１図のＲＯＭカートリッジ検出装瞠６の他
の実−１例である。ＲＯＭカートリッジ２がシステムに
装着されるとＲＯＭカートリッジ検出信号８１は１０″
となる。父、ＲＯ）ｄカートリッジ２がシステムに装着
されていない場合は、咳。FIG. 5 shows another example of the ROM cartridge detection device 6 of FIG. 1. When the ROM cartridge 2 is installed in the system, the ROM cartridge detection signal 81 becomes 10''.
becomes. Father, RO) d If cartridge 2 is not installed in the system, cough.
検出信号８１は１”となっている。ＲＯＭカー？ ＋７
ツジ検出装置？！、６け、該検出信号８１が００”→″
′１”、１”→″′０”へと変化した時のみ一定期間“
０＃となるパルス状のリセット信号（図示せず）をリセ
ット回路５１に送り、該リセット回路５１はリセット信
号が０”の期間、システムリセットを行う。Detection signal 81 is 1”.ROM car? +7
Tsuji detection device? ! , 6th digit, the detection signal 81 is 00"→"
``1'', for a certain period of time only when changing from 1'' to ``0''
A pulse-like reset signal (not shown) that becomes 0# is sent to the reset circuit 51, and the reset circuit 51 performs system reset while the reset signal is 0''.
システムがリセットされると、まずＭＰ［７は固定ＲＯ
Ｍを読み取り実行し、人出刃装置、記憶装置、 ’ｌ”
ｔ ＯＭカートリッジ等の管理を行なう。ＭＰ［Ｊｌ−
、ＬＲＯＭカートリッジのメモリエリアを参照すること
によつ−Ｃ，システムＯｆｔＯＭカートリッジのイ丁無
を判別することができ、ＲＯＭカートリッジが装置され
ていて、さらにＲＱ １！カートリツジの制御プログラ
ムを必要とする場曾、制？！１ ｔｌ−ｉ＊１定ＲＯＭ
よりＲＯＭカートリッジに移す。When the system is reset, first MP [7 is fixed RO
Read and execute M, insert the blade device, storage device, 'l''
t Manage OM cartridges, etc. MP[Jl-
By referring to the memory area of the LROM cartridge, it is possible to determine whether the system OfOM cartridge is empty or not, and if the ROM cartridge is installed, and RQ 1! Is there a system that requires a cartridge control program? ! 1 tl-i*1 constant ROM
Transfer to a ROM cartridge.
またシステムにＲＯＭカートリッジがＪ４置されていな
い場合、ＭＰＵがＲＯＭカートリッジの内容を読み取り
実行することのないよう！・ｃして２けば・ＭＰＵがＲ
ＯＭカートリッジの着脱によって暴走を起こすことを防
止することができる。Also, if a ROM cartridge is not installed in the system, make sure that the MPU does not read and execute the contents of the ROM cartridge!・If you do c and get 2, ・MPU is R.
It is possible to prevent runaway caused by attachment and detachment of the OM cartridge.
（効果）
以上説明したように、本発明によればＭＰＵを用いたシ
ステムが動作時に、制御プログラムを格納したＲＯＭカ
ートリッジの脱着を行った場合、ＭＰＨに設けたリセッ
ト手段により、ＲＯＭカートリッジ脱着の影響によるシ
ステムの誤動作を有効に防止することができる。(Effects) As explained above, according to the present invention, when a ROM cartridge storing a control program is attached or detached during operation of a system using an MPU, the reset means provided in the MPH can control the effect of the ROM cartridge attachment or detachment. It is possible to effectively prevent system malfunctions due to
第１図は本発明の構成説明図である。第２図は本発明の
一実施例を示す図である０第３図は、本発明の他の実施
例を示す図である。第４図は、従来例の構成説明図であ
る。
２・・・・・・ＲＯＭカートリッジ
５・・・・・・ＭＰＵ制御回路
６・・・・・・ＲＯＭカートリッジ検出装置５１・・・
・・・リセット回路
第２ｒ！１FIG. 1 is an explanatory diagram of the configuration of the present invention. FIG. 2 is a diagram showing one embodiment of the present invention. FIG. 3 is a diagram showing another embodiment of the present invention. FIG. 4 is an explanatory diagram of the configuration of a conventional example. 2...ROM cartridge 5...MPU control circuit 6...ROM cartridge detection device 51...
...Reset circuit 2nd r! 1
Claims (1)
を格納した固定メモリと着脱可能なメモリとで構成され
るシステムで、前記着脱可能なメモリの着脱を検出する
手段と、該手段からの信号に基づいて前記マイクロプロ
セッサにリセットをかけるためのリセット回路とから成
ることを特徴とするリセット装置。A system consisting of a microprocessor (MPU), a fixed memory that stores its control program, and a removable memory, and includes means for detecting attachment/detachment of the removable memory, and a means for detecting attachment/detachment of the removable memory, and A reset device comprising a reset circuit for resetting a processor.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211051A JPS6190223A (en) | 1984-10-08 | 1984-10-08 | Reset device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59211051A JPS6190223A (en) | 1984-10-08 | 1984-10-08 | Reset device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6190223A true JPS6190223A (en) | 1986-05-08 |
Family
ID=16599568
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59211051A Pending JPS6190223A (en) | 1984-10-08 | 1984-10-08 | Reset device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6190223A (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234488A (en) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | Control system for replacement of rom cartridge |
| JPH01296368A (en) * | 1988-05-25 | 1989-11-29 | Nippon Chemicon Corp | Microcomputer system using memory card |
| EP0370493A2 (en) * | 1988-11-21 | 1990-05-30 | Oki Electric Industry Co., Ltd. | Electric circuit device with an improved cartridge connection circuit |
-
1984
- 1984-10-08 JP JP59211051A patent/JPS6190223A/en active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63234488A (en) * | 1987-03-23 | 1988-09-29 | Toshiba Corp | Control system for replacement of rom cartridge |
| JPH01296368A (en) * | 1988-05-25 | 1989-11-29 | Nippon Chemicon Corp | Microcomputer system using memory card |
| EP0370493A2 (en) * | 1988-11-21 | 1990-05-30 | Oki Electric Industry Co., Ltd. | Electric circuit device with an improved cartridge connection circuit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2658697B2 (en) | Watch dock timer circuit | |
| US7103738B2 (en) | Semiconductor integrated circuit having improving program recovery capabilities | |
| JPS6190223A (en) | Reset device | |
| JPH02216545A (en) | Execution hysteresis storage device | |
| JPH0683488A (en) | Reset control circuit | |
| JPH05143518A (en) | System starting system | |
| JPS5818684B2 (en) | Erroneous writing prevention method for magnetic tape control device | |
| JPS54157046A (en) | Memory error preservation system | |
| JPS57123457A (en) | Malfunction detecting system | |
| KR850006743A (en) | System for bypass control during computer pipeline operation | |
| JPH0833803B2 (en) | Storage controller | |
| JPH0640299B2 (en) | Peripheral device Medium input processing control method | |
| JPS5856261A (en) | Recording device control system | |
| JPH0449571A (en) | Magnetic disk controller | |
| JPS63211054A (en) | How to reuse online DASD journals | |
| JPH039487B2 (en) | ||
| JPS61160146A (en) | Control system of address stack pointer device | |
| JPS5621251A (en) | Retrial control system | |
| JPS63155245A (en) | Semiconductor disk data backup method | |
| JPS60544A (en) | Controlling system of electric power supply | |
| JPH0476138B2 (en) | ||
| JPS63225833A (en) | micro computer | |
| JPS61168060A (en) | Data processor | |
| JPS6299846A (en) | I/O device sense data collection method | |
| JPS6354616A (en) | Microcomputer system |