JPS6180914A - ゲ−ト駆動回路の制御方法 - Google Patents
ゲ−ト駆動回路の制御方法Info
- Publication number
- JPS6180914A JPS6180914A JP20171684A JP20171684A JPS6180914A JP S6180914 A JPS6180914 A JP S6180914A JP 20171684 A JP20171684 A JP 20171684A JP 20171684 A JP20171684 A JP 20171684A JP S6180914 A JPS6180914 A JP S6180914A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- fet
- period
- gate driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はＭＯＳ−ＦＥＴのゲート駆動回路の制御方式に
係Ｑ、特に、モータ駆動用高周波ＭＯＳＦＥＴインバー
タに好適でろる。
係Ｑ、特に、モータ駆動用高周波ＭＯＳＦＥＴインバー
タに好適でろる。
ＭＯＳ ＦＥＴのゲート駆動回路として、たとえば日
立評論ＶＯＬ、 ６５ Ｎｏ、 ４第３９頁に示される
ようＫ、制御回路からの信号をホトカプラで豪はトラン
ジスタで増幅するものが知られている。
立評論ＶＯＬ、 ６５ Ｎｏ、 ４第３９頁に示される
ようＫ、制御回路からの信号をホトカプラで豪はトラン
ジスタで増幅するものが知られている。
また、高速応答化したＭＯＳ ＰＥＴのゲート駆動回路
としてクリップ１フロップ回路をパルスランスでセット
、リセットする方式がおる。この方式のゲート駆動回路
は応答が速いのでＰＷＭ（パルス幅変調）制御のＭＯＳ
ＦＥＴインバータに適用した場合、制御性能の向上が
図れる。しかし、ＭＯＳＦＥＴのオン期間が非常に短か
くなる場合のゲート駆ｋＪＪ（ロ）路の動作については
配慮されていなかった。
としてクリップ１フロップ回路をパルスランスでセット
、リセットする方式がおる。この方式のゲート駆動回路
は応答が速いのでＰＷＭ（パルス幅変調）制御のＭＯＳ
ＦＥＴインバータに適用した場合、制御性能の向上が
図れる。しかし、ＭＯＳＦＥＴのオン期間が非常に短か
くなる場合のゲート駆ｋＪＪ（ロ）路の動作については
配慮されていなかった。
本発明の目的は、ＭＯＳ ＦＥＴのオン期間、オフ期
間の長短に関係なく常時ゲート駆動回路を安定に動作で
きる制御方法を提供することにるる。
間の長短に関係なく常時ゲート駆動回路を安定に動作で
きる制御方法を提供することにるる。
本発明の要点は、ＭＯＳ今 ＦＥＴのオン、オフ期間の
長短に左右されない一定値幅のセット信号、リセット信
号を発生するようにして、ゲート駆動回路の誤動作を防
止したことにろる。
長短に左右されない一定値幅のセット信号、リセット信
号を発生するようにして、ゲート駆動回路の誤動作を防
止したことにろる。
第１図はＭＯＳ ＦＥＴのゲート駆動回路と本開明の
一実施例であるゲート駆動回路の制御回路を示したもの
でめる。
一実施例であるゲート駆動回路の制御回路を示したもの
でめる。
図において、１は直流電源、２，３はＭＯＳＦＥＴ、４
．５はトランジスタ、６〜１４は抵抗でるる。また、１
５はＭＯＳ ＦＥＴのオン、オフ信号入力端子、１６
．１７はクリップフロップ回路、１８はクロツノパルス
入力端子、１９はイクスクルーシブオア回Ｍ、２０．２
１はアンド回路、２２．２３はパルストランス、２４．
２５はＭＯＳ ＦＥＴ、２６〜２９は抵抗、３０．３
１は直流電源の入力端子である。
．５はトランジスタ、６〜１４は抵抗でるる。また、１
５はＭＯＳ ＦＥＴのオン、オフ信号入力端子、１６
．１７はクリップフロップ回路、１８はクロツノパルス
入力端子、１９はイクスクルーシブオア回Ｍ、２０．２
１はアンド回路、２２．２３はパルストランス、２４．
２５はＭＯＳ ＦＥＴ、２６〜２９は抵抗、３０．３
１は直流電源の入力端子である。
ＰＷＮ１制御のイ／バータではＭＯＳ ＦＥＴのオン
オフ信号が非常に短かくなる場合がある。
オフ信号が非常に短かくなる場合がある。
すなわち、第２図で、インバータ出力電圧の基本周波数
を定める変調波信号Ｃとキャリア周波数を定める搬送波
信号Ｈとを比較し、電圧レベルが一致する時点でＭＯＳ
ＦＥＴのスイッチングを行なう。このような方式を
とるので、変調波信号Ｃと搬送波信号Ｈのタイミングに
よっては、ＭＯ８Ｆ Ｅ Ｔのオン、オフ期間が非常に
短かくなる場合がでてくる。
を定める変調波信号Ｃとキャリア周波数を定める搬送波
信号Ｈとを比較し、電圧レベルが一致する時点でＭＯＳ
ＦＥＴのスイッチングを行なう。このような方式を
とるので、変調波信号Ｃと搬送波信号Ｈのタイミングに
よっては、ＭＯ８Ｆ Ｅ Ｔのオン、オフ期間が非常に
短かくなる場合がでてくる。
第３図、第４図は第１図に示し友本発明の実施例の動作
説明図でろる。第３図はＭＯＳ ＦＥＴのオン期間が
クロックパルスの一周期より長い場合、ｊｇ４図はＭ
ＯＳ Ｆ Ｅ Ｔのオン期間がクロックパルスの一周
期よシ短かい場合の動作説明図である。第１図において
、スリップ・フロップ回路 １１６．１７には
、たとえば、１０ ＭＨｚ ８度の高周波のクロックパ
ルスが入力される。フリップ・フロップ回路１６．１７
はクロックパルスがＭＯ″から′１″に変化する時点で
セット、リセットされる。
説明図でろる。第３図はＭＯＳ ＦＥＴのオン期間が
クロックパルスの一周期より長い場合、ｊｇ４図はＭ
ＯＳ Ｆ Ｅ Ｔのオン期間がクロックパルスの一周
期よシ短かい場合の動作説明図である。第１図において
、スリップ・フロップ回路 １１６．１７には
、たとえば、１０ ＭＨｚ ８度の高周波のクロックパ
ルスが入力される。フリップ・フロップ回路１６．１７
はクロックパルスがＭＯ″から′１″に変化する時点で
セット、リセットされる。
ｋ！、３図で、ＭＯＳ ＦＥＴのオン、オフ信号が′
ｌ″になった直後のクロックパルスが′Ｏ″から１１″
に変化する時点から、アンド回路２０の信号が出力され
る。このときの信号の幅はクロックパルスの一周期分の
Ｏ，ｌμｓとなる。この信号により、パルストランス２
２から信号が出力され、ＭＯＳ ＦＥＴのゲート駆動
回路はオン状態になろ。次に、ｔ’ｖｌ ＯＳ Ｆ
Ｅ Ｔのオン、オフ信号が０”になると、直後のクロッ
クパルスが０”からｌ”に変化する時点からアンド回路
２１の信号が出力される。このときの信号の幅は同様に
クロックパルスの１周期分の０６１μｓとなる。この信
号によシ、パルストランス２３から信号が出力されＭＯ
ＳＦＥＴのゲート駆動回路はオフ状態になる。このよう
に、アンド回路２０．２１の出力信号幅はクロックパル
スで定まる一定値となるのでＭＯＳＦＥＴのゲート駆動
回路は安定に動作する。
ｌ″になった直後のクロックパルスが′Ｏ″から１１″
に変化する時点から、アンド回路２０の信号が出力され
る。このときの信号の幅はクロックパルスの一周期分の
Ｏ，ｌμｓとなる。この信号により、パルストランス２
２から信号が出力され、ＭＯＳ ＦＥＴのゲート駆動
回路はオン状態になろ。次に、ｔ’ｖｌ ＯＳ Ｆ
Ｅ Ｔのオン、オフ信号が０”になると、直後のクロッ
クパルスが０”からｌ”に変化する時点からアンド回路
２１の信号が出力される。このときの信号の幅は同様に
クロックパルスの１周期分の０６１μｓとなる。この信
号によシ、パルストランス２３から信号が出力されＭＯ
ＳＦＥＴのゲート駆動回路はオフ状態になる。このよう
に、アンド回路２０．２１の出力信号幅はクロックパル
スで定まる一定値となるのでＭＯＳＦＥＴのゲート駆動
回路は安定に動作する。
第４図のＭＯＳ ＦｇＴのオン期間がクロックパルス
の一周期より短かい場合は、ＭＯＳＦＥＴのオン、オフ
信号が“ｌ”の間にクロックパルスがＯ″から“ｌ″に
変ったときだけアンド回路２０〜２１に前述した一定値
幅の信号を出力する。
の一周期より短かい場合は、ＭＯＳＦＥＴのオン、オフ
信号が“ｌ”の間にクロックパルスがＯ″から“ｌ″に
変ったときだけアンド回路２０〜２１に前述した一定値
幅の信号を出力する。
従って、Ｍ ＯＳ Ｆ Ｅ Ｔのオンオフ信号が′１
″の間にクロックパルスが“０“から′ｌ＃に変らない
ときには、アンド回路２０．２１から信号を出力しない
のでＭＯＳ ＦＥＴのゲート駆動回路は動作させない
ことになるが０．１μｓ程度の短時間なので、ＰＷＭ制
御の性能には影響しない。
″の間にクロックパルスが“０“から′ｌ＃に変らない
ときには、アンド回路２０．２１から信号を出力しない
のでＭＯＳ ＦＥＴのゲート駆動回路は動作させない
ことになるが０．１μｓ程度の短時間なので、ＰＷＭ制
御の性能には影響しない。
このように、第１図の回路方式はＭＯＳＦＥＴのオン、
オフ期間が非常に短かくなる場合でも、安定した一定値
幅のオン信号、オフ信号をＭＯＳＦＥＴのゲート駆動回
路に送ることができるので、ゲート連動回路の誤動作を
防止することができる。
オフ期間が非常に短かくなる場合でも、安定した一定値
幅のオン信号、オフ信号をＭＯＳＦＥＴのゲート駆動回
路に送ることができるので、ゲート連動回路の誤動作を
防止することができる。
本発明によれば、ＭＯＳＦＥＴのオン、オフ期間の幅に
関係なく一定値幅のゲート駆動回路のオンオフ信号を送
ることができるので、ゲート駆動回路の誤動作を防止す
ることができる。
関係なく一定値幅のゲート駆動回路のオンオフ信号を送
ることができるので、ゲート駆動回路の誤動作を防止す
ることができる。
第１図はＭＯＳＦＥＴのゲート駆動回路と本発明のゲー
ト駆動回路の制御回路図、第２図はＰＷＭ制御の説明図
、第３図、第４図は第１図の回路の動作説明図である。 ２．３・・・ＭＯＳ ＦＥＴ５１６．１７・・・クリ
ップ・芳 ／ｍ
ト駆動回路の制御回路図、第２図はＰＷＭ制御の説明図
、第３図、第４図は第１図の回路の動作説明図である。 ２．３・・・ＭＯＳ ＦＥＴ５１６．１７・・・クリ
ップ・芳 ／ｍ
Claims (1)
- 【特許請求の範囲】 １、ＭＯＳＦＥＴのゲート端子を順バイアスしてオンさ
せ、バイアスをなくしオフさせるゲート駆動回路の制御
方法において、 前記ＭＯＳＦＥＴを制御するオン・オフ信号を入力し、
クロックパルスで動作する第一のフリップ・フロップ回
路の出力信号を入力し、前記クロックパルスで動作する
第二のフリップ・フロップ回路の出力信号と、前記第一
のフリップ・フロップ回路の出力信号と前記第二のフリ
ップ・フロップ回路の出力信号とのイクスクルーシブオ
ア信号のアンド信号で前記ＭＯＳＦＥＴのゲート駆動回
路をオン状態にし、前記イクスクルーシブオア信号と前
記第二のフリップ・フロップ回路の出力信号とのアンド
信号で前記ＭＯＳＦＥＴのゲート駆動回路をオフ状態に
することを特徴とするゲート駆動回路の制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20171684A JPS6180914A (ja) | 1984-09-28 | 1984-09-28 | ゲ−ト駆動回路の制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20171684A JPS6180914A (ja) | 1984-09-28 | 1984-09-28 | ゲ−ト駆動回路の制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6180914A true JPS6180914A (ja) | 1986-04-24 |
Family
ID=16445743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20171684A Pending JPS6180914A (ja) | 1984-09-28 | 1984-09-28 | ゲ−ト駆動回路の制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6180914A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746098A1 (en) * | 1995-05-31 | 1996-12-04 | STMicroelectronics S.r.l. | Pulse generator, circuit and method for driving electronic devices, and corresponding applications |
| JP2003020763A (ja) * | 2001-07-10 | 2003-01-24 | Asahi Kasei Corp | 屋根けらば部材の取付構造 |
-
1984
- 1984-09-28 JP JP20171684A patent/JPS6180914A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0746098A1 (en) * | 1995-05-31 | 1996-12-04 | STMicroelectronics S.r.l. | Pulse generator, circuit and method for driving electronic devices, and corresponding applications |
| US5760628A (en) * | 1995-05-31 | 1998-06-02 | Sgs-Thomson Microelectronics S.R.L. | Circuit and method for generating pulses in response to the edges of an input signal |
| JP2003020763A (ja) * | 2001-07-10 | 2003-01-24 | Asahi Kasei Corp | 屋根けらば部材の取付構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11220874A (ja) | Ｄｃ−ｄｃコンバータ制御回路 | |
| JPH08154375A (ja) | Ｍｏｓｆｅｔ同期整流用駆動回路 | |
| KR19990077628A (ko) | 피드백펄스발생기 | |
| CN110138220B (zh) | 一种电源及其开关电源电路 | |
| JP3097886B2 (ja) | 昇圧チョッパ型スイッチング電源 | |
| JPS6180914A (ja) | ゲ−ト駆動回路の制御方法 | |
| EP1028519A1 (en) | Drive circuit for switching power supply | |
| JPH09285120A (ja) | 電源装置の主スイッチ制御回路 | |
| US6236579B1 (en) | Power supply apparatus, its control method and image formation apparatus | |
| US4481431A (en) | Circuit for driving a switching transistor | |
| JPH06141542A (ja) | スイッチング電源回路 | |
| JPH06787Y2 (ja) | 魚群探知機用送信回路 | |
| JP2500585B2 (ja) | 電源回路 | |
| JP2679585B2 (ja) | スイッチング電源回路 | |
| JP2610069B2 (ja) | 負荷駆動回路のゲート制御回路 | |
| JPH09294370A (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP3078098B2 (ja) | レーダ送信機 | |
| JPS6026473A (ja) | 自励インバ−タ回路 | |
| JPH10262367A (ja) | スイッチング電源装置 | |
| JP2005228947A (ja) | 電磁ソレノイド駆動回路 | |
| JPS61100019A (ja) | 増幅器 | |
| JPS59159669A (ja) | スイツチング・レギユレ−タ | |
| JPH0622540A (ja) | スイッチング電源回路 | |
| JPH11168899A (ja) | モータ駆動制御装置における駆動制御方法及びモータ駆動制御装置 | |
| JPS63206159A (ja) | スイツチング電源制御回路 |