JPS6161538B2 - - Google Patents
Info
- Publication number
- JPS6161538B2 JPS6161538B2 JP16878479A JP16878479A JPS6161538B2 JP S6161538 B2 JPS6161538 B2 JP S6161538B2 JP 16878479 A JP16878479 A JP 16878479A JP 16878479 A JP16878479 A JP 16878479A JP S6161538 B2 JPS6161538 B2 JP S6161538B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- mounting plate
- insulating
- rectangular
- adjusted
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/645—Inductive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
この発明は、絶縁基板上に装着された集積回路
のインダクタ装置に関する。
のインダクタ装置に関する。
商用周波数で用いる混成集積回路などの集積回
路には、薄膜又は厚膜などで形成されたインダク
タを設けたものがある。
路には、薄膜又は厚膜などで形成されたインダク
タを設けたものがある。
従来、この種のインダクタ装置は第１図に平面
図で示すようになつていた。１は集積回路の絶縁
基板で、セラミツクなどからなり、図は一部のみ
を示す。２は角形にうず巻状に形成されたインダ
クタで、金、パラジウム銀などからなり、絶縁基
板１上に直接に蒸着、印刷などにより施されてい
る。３，４は絶縁基板１上に蒸着、印刷などによ
り施された配線、５はトランジスタなどの半導体
素子、６はこの素子を接続する金属細線である。
図で示すようになつていた。１は集積回路の絶縁
基板で、セラミツクなどからなり、図は一部のみ
を示す。２は角形にうず巻状に形成されたインダ
クタで、金、パラジウム銀などからなり、絶縁基
板１上に直接に蒸着、印刷などにより施されてい
る。３，４は絶縁基板１上に蒸着、印刷などによ
り施された配線、５はトランジスタなどの半導体
素子、６はこの素子を接続する金属細線である。
上記従来の集積回路のインダクタ装置は、絶縁
基板１上にインダクタ２が直接施されているの
で、組立後インダクタンス値を調整することがで
きなかつた。このため、組立後に誘導コイルなど
をはんだ付けして取付けることにより調整してい
た。
基板１上にインダクタ２が直接施されているの
で、組立後インダクタンス値を調整することがで
きなかつた。このため、組立後に誘導コイルなど
をはんだ付けして取付けることにより調整してい
た。
この発明は、絶縁取付板上に角形のうず巻状の
インダクタを形成し、この絶縁取付板は端辺に沿
つて短冊形に順次折り取り可能にしてあり、この
折り取りにより上面に設けてあるインダクタが共
に順次除かれることにより、インダクタンス値が
調整されるようにし、この調整されたインダクタ
が付着している絶縁取付板を絶縁基板上に装着
し、インダクタが簡単に調整でき、安価で信頼度
の高い集積回路のインダクタ装置を提供すること
を目的としている。
インダクタを形成し、この絶縁取付板は端辺に沿
つて短冊形に順次折り取り可能にしてあり、この
折り取りにより上面に設けてあるインダクタが共
に順次除かれることにより、インダクタンス値が
調整されるようにし、この調整されたインダクタ
が付着している絶縁取付板を絶縁基板上に装着
し、インダクタが簡単に調整でき、安価で信頼度
の高い集積回路のインダクタ装置を提供すること
を目的としている。
第２図はこの発明の一実施例を示すインダクタ
装置の平面図で、１０はインダクタ装置、１１は
セラミツクなどからなる絶縁取付板で、裏面に切
込み１１ａが施され、端の辺に沿つて短冊形に順
次折り取り可能になつている。１２はこの絶縁取
付板１１の表面に角形にうず巻状に形成されたイ
ンダクタで、金、パラジウム銀などが直接に蒸
着、印刷などにより施されてなる。インダクタ１
２の各辺は、切込み１１ａが入れられた各短冊形
内を通つている。
装置の平面図で、１０はインダクタ装置、１１は
セラミツクなどからなる絶縁取付板で、裏面に切
込み１１ａが施され、端の辺に沿つて短冊形に順
次折り取り可能になつている。１２はこの絶縁取
付板１１の表面に角形にうず巻状に形成されたイ
ンダクタで、金、パラジウム銀などが直接に蒸
着、印刷などにより施されてなる。インダクタ１
２の各辺は、切込み１１ａが入れられた各短冊形
内を通つている。
上記インダクタ１２を所要のインダクタンス値
に調整するには、絶縁取付板１１を端辺の短冊形
部から順次折り取り、この短冊形部のインダクタ
１２辺を共に除いていけばよい。
に調整するには、絶縁取付板１１を端辺の短冊形
部から順次折り取り、この短冊形部のインダクタ
１２辺を共に除いていけばよい。
こうして調整されたインダクタ装置１０を、第
３図に示すように、集積回路の絶縁基板１上に装
着し、基板１上に施されている配線１３に、金属
細線１４で接続する。
３図に示すように、集積回路の絶縁基板１上に装
着し、基板１上に施されている配線１３に、金属
細線１４で接続する。
以上のように、この発明によれば、端辺に沿つ
て短冊形に順次折り取り可能にした絶縁取付板上
インダクタを角形にうず巻状に形成し、上記絶縁
取付板を短冊形に端から折り取りその部分のイン
ダクタ辺を共に除くことによりインダクタンス値
を調整し、この調整された絶縁取付板を絶縁基板
上に装着するようにしているので、インダクタが
簡単に調整でき、安価で信頼度の高い集積回路の
インダクタ装置が得られる。
て短冊形に順次折り取り可能にした絶縁取付板上
インダクタを角形にうず巻状に形成し、上記絶縁
取付板を短冊形に端から折り取りその部分のイン
ダクタ辺を共に除くことによりインダクタンス値
を調整し、この調整された絶縁取付板を絶縁基板
上に装着するようにしているので、インダクタが
簡単に調整でき、安価で信頼度の高い集積回路の
インダクタ装置が得られる。
第１図は従来の集積回路のインダクタ装置を示
す平面図、第２図はこの発明の一実施例を示すイ
ンダクタ装置の平面図、第３図は第２図のインダ
クタ装置を調整し装着した集積回路の要部を示す
平面図である。 １……絶縁基板、１０……インダクタ装置、１
１……絶縁取付板、１１ａ……切込み、１２……
インダクタ。なお、図中同一符号は同一又は相当
部分を示す。
す平面図、第２図はこの発明の一実施例を示すイ
ンダクタ装置の平面図、第３図は第２図のインダ
クタ装置を調整し装着した集積回路の要部を示す
平面図である。 １……絶縁基板、１０……インダクタ装置、１
１……絶縁取付板、１１ａ……切込み、１２……
インダクタ。なお、図中同一符号は同一又は相当
部分を示す。
Claims (1)
- １ 端辺に沿い短冊形に順次折り取り可能に切り
込みが裏面に施された絶縁取付板、及びこの絶縁
取付板の表面に角形のうず巻状に形成されて付着
されたインダクタからなり、上記絶縁取付板を端
辺側から短冊形に順次折り取り、この短冊形部の
インダクタの辺を共に除くことによりインダクタ
ンス値を調整し、この調整された絶縁取付板を絶
縁基板に装着したことを特徴とする集積回路のイ
ンダクタ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16878479A JPS5690551A (en) | 1979-12-24 | 1979-12-24 | Inductor device for integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16878479A JPS5690551A (en) | 1979-12-24 | 1979-12-24 | Inductor device for integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5690551A JPS5690551A (en) | 1981-07-22 |
| JPS6161538B2 true JPS6161538B2 (ja) | 1986-12-26 |
Family
ID=15874399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16878479A Granted JPS5690551A (en) | 1979-12-24 | 1979-12-24 | Inductor device for integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5690551A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH668160GA3 (ja) * | 1987-04-22 | 1988-12-15 | ||
| TW262595B (ja) * | 1993-11-17 | 1995-11-11 | Ikeda Takeshi | |
| FR2765399B1 (fr) * | 1997-06-27 | 2001-12-07 | Sgs Thomson Microelectronics | Dispositif semi-conducteur a moyen d'echanges a distance |
-
1979
- 1979-12-24 JP JP16878479A patent/JPS5690551A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5690551A (en) | 1981-07-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07193187A (ja) | 同一平面ヒ−トシンクおよび電気コンタクトを有する電子デバイス | |
| JP2622156B2 (ja) | 集積回路パッド用の接触方法とその構造 | |
| JPH0642520B2 (ja) | パワ−半導体装置 | |
| JPS6161538B2 (ja) | ||
| US5751555A (en) | Electronic component having reduced capacitance | |
| US4536825A (en) | Leadframe having severable fingers for aligning one or more electronic circuit device components | |
| JPH06181289A (ja) | 半導体装置 | |
| US6348840B2 (en) | Method of manufacturing a YIG oscillator | |
| JP3396541B2 (ja) | 混成集積回路装置を搭載した回路基板 | |
| JP2705408B2 (ja) | 混成集積回路装置 | |
| JPS6359535B2 (ja) | ||
| JPH06132473A (ja) | ハイブリッドｉｃ | |
| JPS6240438Y2 (ja) | ||
| JPH0661404A (ja) | 半導体装置 | |
| JPS6320081Y2 (ja) | ||
| JPS62134957A (ja) | 半導体装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JPH073646Y2 (ja) | 半導体装置の構造 | |
| JPS58139410A (ja) | インダクタンス素子 | |
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドｉｃ | |
| JPH08250836A (ja) | 印刷配線板の追加部品実装構造 | |
| JPS5840339B2 (ja) | 高周波トランジスタ | |
| JPH0115144B2 (ja) | ||
| JPS61177765A (ja) | 混成集積回路用基板 | |
| JPS61179562A (ja) | 立体型インダクタンス |