[go: up one dir, main page]

JPS6161423A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JPS6161423A
JPS6161423A JP18331284A JP18331284A JPS6161423A JP S6161423 A JPS6161423 A JP S6161423A JP 18331284 A JP18331284 A JP 18331284A JP 18331284 A JP18331284 A JP 18331284A JP S6161423 A JPS6161423 A JP S6161423A
Authority
JP
Japan
Prior art keywords
etching
film
directional
residue
films
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18331284A
Other languages
Japanese (ja)
Inventor
Ryohei Kawabata
川端 良平
Daisuke Kimura
大介 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP18331284A priority Critical patent/JPS6161423A/en
Publication of JPS6161423A publication Critical patent/JPS6161423A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • H01L21/31116Etching inorganic layers by chemical means by dry-etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To effectively remove the remaining etching residue without damaging the base by a method wherein a directional etching process, a sidewall protective film forming process and an isotropic etching process are combined together. CONSTITUTION:A directional etching is performed on a polycrystalline silicon film 13 to a just etching. At this time, an etching residue 16 remains. Silicon oxide films are formed according to a plasma treatment of o2 and the oxide films are turned into sidewall protective films 17,..., and 18. Then, a semiisotropic etching is performed. In this condition, the film 18 having the horizontal surface among the silicon oxide films 17,..., and 18 formed according to the plasma treatment of O2 is removed by ion bombardment, but chemicals 17, 17...on the side surfaces protect the polycrystalline silicon films 13, 13 without being removed. As a result, any undercut is never generated and the etching residue 16 is removed.

Description

【発明の詳細な説明】 〈発明の技術分野〉 本発明は例えば超LSIの製造プロセス等において使用
されるドライエツチング方法の改良に関するものである
DETAILED DESCRIPTION OF THE INVENTION Technical Field of the Invention The present invention relates to an improvement in a dry etching method used, for example, in the manufacturing process of VLSI.

〈発明の技術的背景とその問題点〉 一般に、超LSIの製造プロセス等においては微細加工
を行なうためにリアクティブイオンエツチング(RIE
)等の方向性のエツチングが行なわれる。
<Technical background of the invention and its problems> In general, reactive ion etching (RIE) is used to perform microfabrication in the manufacturing process of VLSI.
) etc. are performed.

このようなRIE等によって段差上に被覆されチング残
りを生じることがある。また、方向性エツチングではエ
ツチング条件や膜の状態によっては異物が発生すること
がある。
Due to such RIE or the like, the step may be coated, leaving scratches. Further, in directional etching, foreign matter may be generated depending on the etching conditions and the state of the film.

第3図は従来の段差上1で被覆された膜のエツチング例
を示す図であり、同図(a)はエツチング前、同図[b
)はエツチング残の状態を示している。ここで1は下地
基板、2は被エツチング膜、3はマスク、4は段差部の
エツチング残り、5は異物である。
FIG. 3 is a diagram showing an example of etching of a film coated with a conventional step top 1, in which (a) is before etching,
) indicates the state of etching residue. Here, 1 is a base substrate, 2 is a film to be etched, 3 is a mask, 4 is an etching residue at a step portion, and 5 is a foreign substance.

このような異物5の発生は微細な異物がエツチングのマ
スクとなり、新たなエツチング残りを生むからである。
This generation of foreign matter 5 is because the fine foreign matter acts as an etching mask and creates new etching residue.

従来のエツチングブOセスでは、エツチング時間の延長
(オーバーエッチ)Kより、これらのエツチング残りを
除去していたが方向性エツチングは一般に下地との選択
比が低rため下地を損傷するという問題点があった。
In conventional etching process, these etching residues were removed by prolonging the etching time (over-etching), but directional etching generally has a problem of damaging the underlying material because the selectivity with the underlying material is low. there were.

また、第4図に示すように段差がオーバーハング状にな
っている場合は、方向性エツチングではエツチング残り
6を除去することができず超LSI等のデバイスの信頼
性に悪影響を与えていた。
Further, when the step has an overhang shape as shown in FIG. 4, the etching residue 6 cannot be removed by directional etching, which adversely affects the reliability of devices such as VLSIs.

〈発明の目的〉 本発明は上記従来の欠点を除去し、エツチング工程の信
頼性の向上を実現し得ると共にLSI等の集積度の向上
及び高性能化に大きく寄与し得るドライエツチング方法
を提供することを目的とし、この目的を達成するため、
本発明のドライエツチング方法は、段差上に被覆された
膜をエツチングする工程において、微細加工のだめのエ
ツチング工程と、アンダカツトによるパターン寸法変化
をなくすための側壁保護膜を形成するだめの保護膜形成
工程と、上記方向性エツチング工程におけるエツチング
残りを除去するための等方性エツチング工程とを含むよ
うに構成されている。
<Objective of the Invention> The present invention provides a dry etching method that can eliminate the above-mentioned conventional drawbacks, improve the reliability of the etching process, and greatly contribute to the improvement of the degree of integration and performance of LSI etc. In order to achieve this purpose,
The dry etching method of the present invention includes, in the step of etching a film coated on a step, an etching step for microfabrication and a protective film forming step for forming a sidewall protective film to eliminate pattern dimension changes due to undercuts. and an isotropic etching step for removing etching residues from the directional etching step.

〈発明の実施例〉 未発明の実施例の説明に先立って、本発明のドライエツ
チング方法の原理を説明すれば、次の通りである。
<Embodiments of the Invention> Before explaining embodiments that have not yet been invented, the principle of the dry etching method of the present invention will be explained as follows.

ドライエツチングには大別すると方向性の工・ノチング
と等方性のエツチングの2種類があり、方向性のエツチ
ングは主としてイオンによる反応を用いるものであり、
イオン照射に晒される部分だけがエツチングされアンダ
カツトは生じない。この方法は微細加工には適するが、
前述のようにエツチング残りを生じやすいという欠点が
ある。
Dry etching can be roughly divided into two types: directional etching/notching and isotropic etching. Directional etching mainly uses reactions with ions.
Only the portions exposed to ion irradiation are etched and no undercuts occur. This method is suitable for microfabrication, but
As mentioned above, there is a drawback that etching remains are likely to occur.

これに対し等方性のエツチングにおいてはラジカルによ
る反応を用いるため、エツチングは等方的に進みアンダ
カツトか発生する。この方法は微細加工には適さないが
エツチング残りの除去には有効である。その理由として
ラジカル工・ノチングでは四方からエツチングが進むの
で、第4図に示すようなエツチング残りも除去できるこ
とがあげられる。
On the other hand, since isotropic etching uses a radical reaction, etching proceeds isotropically and undercuts occur. Although this method is not suitable for microfabrication, it is effective for removing etching residue. The reason for this is that in radical etching/notching, etching proceeds from all directions, so that it is possible to remove etching residues as shown in FIG.

本発明は、この2つのエツチング方法を組合せ段差上の
膜をエツチング残りを生ずることなくエツチングするこ
とを基本とし、最初に方向性のエツチングを行ない、次
に等方性のエツチングを行ないエツチング残りを除去す
る。等方性のエツチングの際のアンダカツトの発生を防
止するために側壁保護膜を形成する工程を2つのエツチ
ングの工程間i7i:挿入するように成した点を特徴と
している。
The present invention is based on the combination of these two etching methods to etch the film on the step without leaving any etching residue.First, directional etching is performed, and then isotropic etching is performed to remove the etching residue. Remove. In order to prevent the occurrence of undercuts during isotropic etching, the step of forming a sidewall protective film is inserted between two etching steps.

即ち、本発明のドライエツチング方法は、方向性のエツ
チング工程とアンダーカットによるパターン寸法変化を
なくすだめの側壁保護膜形成工程とエツチング残りを除
去するための等方性エツチングを紅合わせたものであり
、以下、段差上のポリシリコン(PolySi)のエツ
チングを例に本発明のドライエツチング方法の一実施例
を図面を参照して説明する。
That is, the dry etching method of the present invention combines a directional etching process, a sidewall protective film forming process to eliminate pattern dimension changes due to undercuts, and an isotropic etching process to remove etching residues. Hereinafter, an embodiment of the dry etching method of the present invention will be described with reference to the drawings, taking as an example the etching of polysilicon (PolySi) on a step.

この実Mi例で用いる2つのエツチング工程の条件とそ
の結果を次表に示す。
The conditions and results of the two etching steps used in this actual Mi example are shown in the following table.

上記表において、条件のは方向性のエツチング、条件■
は方向性のエツチングと等方性のエツチングのほぼ中間
に属するエツチングであり、以後平等方性のエツチング
と称す。
In the table above, the condition is directional etching, condition ■
is an etching that is approximately intermediate between directional etching and isotropic etching, and is hereinafter referred to as isotropic etching.

また上記表において、エツチングの方向性とは深さ方向
のエツチング母に対する横方向のエツチング量を定義し
たものであり、第2図における34の値で定義されたも
のである。
In the above table, the etching directionality is defined as the amount of etching in the lateral direction with respect to the etching base in the depth direction, and is defined by the value 34 in FIG.

第1図faJ乃至(diは本発明のドライエツチング方
法の一実施例の工程を説明するための図であり、Si基
板11上に段差状の5iOz@12が形成されており、
この5i(h膜12上に堆積されたポリシリコン膜13
を5in2膜14及び15をマスクとしてエツチングす
るものである(第1図(a)参照)。
1 faJ to (di are diagrams for explaining the steps of an embodiment of the dry etching method of the present invention, in which a step-shaped 5iOz@12 is formed on a Si substrate 11,
This 5i (polysilicon film 13 deposited on the h film 12
is etched using the 5in2 films 14 and 15 as masks (see FIG. 1(a)).

まず条件■でポリシリコン膜13をジャストエツチング
までエツチングする。このとき条件■のエツチングは方
向性エツチングであるため、前述のようにエツチング残
り16が残存する(第1図(bl)0次に02プラズマ
処理(020,6Torr600W 30分)を行なう
。この02プラズマ処理により20^°程度のシリコン
酸化膜が形成され側壁保護膜17 、1.7 、 ・1
8になる(第1図(C))。
First, the polysilicon film 13 is etched to just etching under condition (2). At this time, since the etching under condition (3) is directional etching, 16 etching residues remain as described above (Fig. 1 (bl)). Next, 02 plasma treatment (020, 6 Torr 600W, 30 minutes) is performed. This 02 plasma As a result of the treatment, a silicon oxide film of approximately 20° is formed, and sidewall protective films 17, 1.7, 1 are formed.
8 (Figure 1 (C)).

次に条件■で平等方性のエツチングを行なう。この条件
でけ0□プラズマで形成されたシリコン酸化膜17.1
8のうち水平面の膜18triイオン衝撃により除去さ
れるが、側面の膜17.17.・・・は除去されずにポ
リシリコン膜13.13を保護する。その結果アンダカ
ツトを生じることなくエツチング残り16が除去される
(@1図(d))。
Next, perform isotropic etching under condition (2). Under these conditions, the silicon oxide film formed by plasma 17.1
8, the horizontal surface film 18 is removed by tri ion bombardment, but the side surface film 17.17. . . protects the polysilicon film 13.13 without being removed. As a result, the etching residue 16 is removed without causing any undercuts (Fig. 1(d)).

なお、条件■のエツチングでは5iOz とのエツチン
グレート比が充分高いのでオーバーエツチングを行なっ
ても下地5i02膜12を損傷することがない、またこ
の条件■のエツチング方法は半等方的であるのでオーバ
ーハング状の段差19にもぐり込んだレジスト残りも除
去することができる。
Note that in the etching under condition (2), the etching rate ratio with 5iOz is sufficiently high, so even if over-etching is performed, the underlying 5i02 film 12 will not be damaged. Resist residue that has sunk into the hang-like step 19 can also be removed.

〈発明の効果〉 以上のように、未発明のドライエツチング方法は、方向
性のエツチング工程と、アンダカツトによるパターン寸
法変化をなくすための側壁保護膜形成工程と、エツチン
グ残りを除去するための等方性エツチングを組合せるこ
とにより、段差上に被覆された膜をエツチングした際に
残存するエツチング残りを下地を損傷させることなく効
果的に除去することが出来、エツチング工程の信頼性を
向上させることが出来る。その結果、例えば超LSI製
作における歩留りの向上に大きく寄与すると共に、LS
Iの集積度の向上及び高性能化に大きく寄与するもので
ある。
<Effects of the Invention> As described above, the uninvented dry etching method includes a directional etching process, a sidewall protective film forming process to eliminate pattern dimension changes due to undercuts, and an isotropic etching process to remove etching residues. By combining chemical etching, the etching residue that remains after etching the film coated on the step can be effectively removed without damaging the underlying layer, improving the reliability of the etching process. I can do it. As a result, it greatly contributes to improving the yield in VLSI manufacturing, for example, and
This greatly contributes to improving the degree of integration and performance of I.

なお、本発明は上記実施例に限定されるものでなく、一
般の段差上の膜のエツチングに広く用いることが出来る
ことは言うまでもない。
It goes without saying that the present invention is not limited to the above-mentioned embodiments, but can be widely used for etching a film on a general step.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(al乃至Fd)triそれぞれ本発明に係るド
ライエツチング方法の工程を説明するための図、第2図
はエツチングの方向性を説明するための図、第3図は従
来方法によるエツチング例を示す図、第4図はオーバー
ハング部のエツチング残りを示す図である。 11・・・Si基板、    12・・・5i02膜、
13・・・ポリシリコン膜(被エツチング膜)、14.
15・・・S i Oz II! (マスク)、16・
・・エツチング残り、 17.18・・・側壁保護膜。 代理人 弁理士 福 土受 彦(他2名)第1(2]
FIG. 1 is a diagram for explaining the steps of the dry etching method according to the present invention (al to Fd), FIG. 2 is a diagram for explaining the directionality of etching, and FIG. 3 is an example of etching by the conventional method. FIG. 4 is a diagram showing etching remains on the overhang portion. 11...Si substrate, 12...5i02 film,
13... Polysilicon film (film to be etched), 14.
15...S i Oz II! (Mask), 16・
...Etching residue, 17.18...Side wall protective film. Agent Patent Attorney Hiko Fuku Tsuchiuke (and 2 others) No. 1 (2)

Claims (1)

【特許請求の範囲】 1、段差上に被覆された膜をエッチングする工程におい
て、 微細加工のための方向性のエッチング工程と、アンダカ
ツトによるパターン寸法変化をなくすための側壁保護膜
を形成するための保護膜形成工程と、 上記方向性エッチング工程におけるエッチング残りを除
去するための等方性エッチング工程と、 を含んでなることを特徴とするドライエッチング方法。
[Claims] 1. In the step of etching the film coated on the step, a directional etching step for microfabrication and a step for forming a sidewall protective film to eliminate pattern dimension changes due to undercuts are performed. A dry etching method comprising: a protective film forming step; and an isotropic etching step for removing etching residue in the directional etching step.
JP18331284A 1984-08-31 1984-08-31 Dry etching method Pending JPS6161423A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18331284A JPS6161423A (en) 1984-08-31 1984-08-31 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18331284A JPS6161423A (en) 1984-08-31 1984-08-31 Dry etching method

Publications (1)

Publication Number Publication Date
JPS6161423A true JPS6161423A (en) 1986-03-29

Family

ID=16133486

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18331284A Pending JPS6161423A (en) 1984-08-31 1984-08-31 Dry etching method

Country Status (1)

Country Link
JP (1) JPS6161423A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318667A (en) * 1991-04-04 1994-06-07 Hitachi, Ltd. Method and apparatus for dry etching
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method
US5474650A (en) * 1991-04-04 1995-12-12 Hitachi, Ltd. Method and apparatus for dry etching
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5318667A (en) * 1991-04-04 1994-06-07 Hitachi, Ltd. Method and apparatus for dry etching
US5354418A (en) * 1991-04-04 1994-10-11 Hitachi, Ltd. Method for dry etching
US5474650A (en) * 1991-04-04 1995-12-12 Hitachi, Ltd. Method and apparatus for dry etching
US5650038A (en) * 1991-04-04 1997-07-22 Hitachi, Ltd. Method for dry etching
US5795832A (en) * 1991-04-04 1998-08-18 Hitachi, Ltd. Method and apparatus for dry etching
US6008133A (en) * 1991-04-04 1999-12-28 Hitachi, Ltd. Method and apparatus for dry etching
US6136721A (en) * 1991-04-04 2000-10-24 Hitachi, Ltd. Method and apparatus for dry etching
US6333273B1 (en) 1991-04-04 2001-12-25 Hitachi, Ltd. Method and apparatus for dry etching
US7071114B2 (en) 1991-04-04 2006-07-04 Hitachi, Ltd. Method and apparatus for dry etching
US5368685A (en) * 1992-03-24 1994-11-29 Hitachi, Ltd. Dry etching apparatus and method

Similar Documents

Publication Publication Date Title
US5007982A (en) Reactive ion etching of silicon with hydrogen bromide
JP2915807B2 (en) Etching of molybdenum silicide using sulfur hexafluoride, hydrogen bromide and oxygen
JP3165047B2 (en) Dry etching method for polycide film
US5387312A (en) High selective nitride etch
JPH1098029A (en) Processing method for etching anti-reflection organic coating from substrate
US5767017A (en) Selective removal of vertical portions of a film
JPS63117423A (en) Method of etching silicon dioxide
JP3094470B2 (en) Dry etching method
JPH01309329A (en) Plasma etching
JPS6161423A (en) Dry etching method
US5338395A (en) Method for enhancing etch uniformity useful in etching submicron nitride features
JPH0582636A (en) Buffer mask for reactive ion etching
JP3239460B2 (en) Forming connection holes
JP2591209B2 (en) Dry etching method
US6806200B2 (en) Method of improving etch uniformity in deep silicon etching
JP2687769B2 (en) Dry etching method
JP3079656B2 (en) Dry etching method
JPH0485928A (en) Dry etching method
US6033588A (en) Method for improving differential etching rate of a metallic layer
JP3305270B2 (en) Method for manufacturing semiconductor device
JPH03222417A (en) Manufacture of semiconductor device
US6139647A (en) Selective removal of vertical portions of a film
JP2629721B2 (en) Dry etching method
JP2002184856A (en) Method for isolating semiconductor element
JP2654143B2 (en) Selective vapor deposition method