JPS6152764A - デバイスインタフエ−スのピン番号変更方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はマイクロプロセッサ−を設いるマイコン制御ア
ダプタに係ｐ１特に簡易なインタフェースを制御するア
ダプタをこ好適なインタフエ・−スに関する。

（発明の背景〕 従来のマイコン制御アダプタは各デバイス毎にインタフ
ェースコ坏りターのピン番号が異なるのでアダプタ側と
ケーブル側で一対となるケーブルをその度作成していた
。この為、同一線材でコネタタービン番号の異なる類似
ケーブルが増える欠点があった。

〔発明の目的〕

本発明の目的は、物理的な接続変更を行なわずディジタ
ル回路で論理的に変更を行なうデバイスインタフェース
のピン番号変更方式を提供することにある。

〔発明の概要〕

本発明は、マイクロプロセッサ−とメモリ部とデバイス
制御部よυ成るデバイス制御アダプタに於いて、インタ
フェース変更部を設けたことにより各専用デバイスケー
ブルを不要としたことを特徴とするものである。

〔発明の実施例〕

以下、本発明の一実施例を第１〜第３図（こより説明す
る。

第１図はデバイス制御アダプタのブロック図を示す。イ
ンタフェース変更部（ＩＦ　ＣＩＡＮＧ）はマイクロプ
ロセッサ−（ＣＰＵ）で制御されテバイスと直接接続す
る。

アダプタ全体の制御はＡＰ　Ｃ０ＮＴ部で行ないデバイ
スの制御はＤＥＶ　Ｃ０ＮＴ部で行なうものとする。

第２図はインタフェース変更部の構成ブロック図を示す
。論理構成は次の３つの部分より成る。ンフタ一部、カ
ウンタ一部、　ＯＵＴ命令デコーダ部。尚、双方向回路
部は従来よりある双方向切替え素子を使用する。

第３図はインタフェース変更部の論理回路を示す。

次に動作について述べる。（第３図参照）マイクロプロ
グラムのベーシックルーチンの先頭で使用する信号の性
格を定義する。第２図の（Ａ）〜（Ｅ）で示す信号を各
々、出力信号は（Ａ）　、　（Ｄ）　、　（Ｅ）、“入
力信号を（Ｂ）　、　（Ｃ）としたときマイクロプログ
ラムで０ＬＩＴ命◆を実行しＤｒζＶＦＦ’のランチを
０Ｎ１０ＦＦ制御し、α信号（ＡＤＲＶ−ＩＰ又は、Ｂ
ＤＲ’Ｖ−ｏｐ　）を確定させる。

次に■のカウンターの値を設定する。カウンターの値は
ピン番号の値と一致させる。Ａ信号をインタフェースコ
ネクタの２ビンに出力させる時は゛２′、Ｂ信号を４ピ
ンで入力させたい時は４′の値を内部バス信号Ｄｎ　（
ＩＮＴ−ＢＵＳ　）とロード信号（ＬＯＡＤ−Ｐ　）で
行なう。

ここまでは特にタイミング信号は必要とせずにＯＵＴ命
令実行時のライト（ＷＲ）　ノくＪレスで行なう。カウ
ンターのカクン、ドアツブ信号（ＣＬＯＣＫ−Ｐ）は入
出力信号の最小サンプリングタイミングでフリータイミ
ングとする。カウンタのキャリー信号は■のシフターの
シフトタイミング入力端子と結線する。

（Ａ）信号が入力されると双方向回路のドライス。

方向が既にＡＤＩζＶ−ＩＰ倍信号より決定されている
為シフターのデータ入力端子に入る。カウンタのキャリ
ーが２ビツトシフトとして信号をシフ）’ｇ−１６′″
１′”Ｆ）　’／７１−ｆ）　２　ｅｙ（″′）子から
信号が出力される。シフターの２ビン出力端子はインタ
フェースコネクターのビン番号と結線されている為信号
ｎとしてインタフェース上出力となる。

（Ｂ）信号は（Ａ）と逆のレシーブ回路となり入力信号
として内部回路に入る０ （Ｃ１〜（Ｅ）信号も同じ動作となる。

〔発明の効果〕

本発明によれば、標準の１：１のケーブル作ることによ
り、どの信号をどのコイ・ククーピン番号に送出するか
又は受けるかは任意に操作できる為、信号の電気的レベ
ルがＴＴＬレベルであるならケーブルの標準化をはかる
ことが出来る効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例のデノ（イス制御アダプタの
ブロック図、第２図は同じくインタフェース変更部のブ
ロック図、第６図は同じくインタフェース変更部の論理
プロソノ図である。 １・・シフター、　　　　　２　カウンター、オ　　１
　図 才　２図

Claims (1)

【特許請求の範囲】
1. １、マイクロプロセッサーとメモリ部とデバイス制御部
   より成るデバイス制御アダプタに於いて、インタフェー
   ス変更部を設けたことにより各専用デバイスケーブルを
   不要としたことを特徴とするデバイスインタフェースの
   ピン番号変更方式。