JPS6152021A - スケルチ回路 - Google Patents
スケルチ回路Info
- Publication number
- JPS6152021A JPS6152021A JP59174272A JP17427284A JPS6152021A JP S6152021 A JPS6152021 A JP S6152021A JP 59174272 A JP59174272 A JP 59174272A JP 17427284 A JP17427284 A JP 17427284A JP S6152021 A JPS6152021 A JP S6152021A
- Authority
- JP
- Japan
- Prior art keywords
- differential comparator
- digital signal
- output
- voltage
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/125—Discriminating pulses
- H03K5/1252—Suppression or limitation of noise or interference
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Dc Digital Transmission (AREA)
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は二線式伝送路から到着するディジタル信号を波
形整形する回路に設けられるスケルチ回路に関す。
形整形する回路に設けられるスケルチ回路に関す。
二種類の信号レベルにより二値情報を直列伝送するディ
ジタル信号を、長遠な二線式伝送路を経由して伝送する
と、ディジタル信号の振幅も減衰し、また波形も歪を生
ずる。かかるディジタル信号から二値情報を忠実に抽出
する為に、受信側に波形整形回路を設けることが行われ
ている。然しこの種波形整形回路は、前記二線式伝送路
からディジタル信号が到着しない場合に、線路雑音等を
誤って整形出力しないことが必要である。
ジタル信号を、長遠な二線式伝送路を経由して伝送する
と、ディジタル信号の振幅も減衰し、また波形も歪を生
ずる。かかるディジタル信号から二値情報を忠実に抽出
する為に、受信側に波形整形回路を設けることが行われ
ている。然しこの種波形整形回路は、前記二線式伝送路
からディジタル信号が到着しない場合に、線路雑音等を
誤って整形出力しないことが必要である。
第４図はこの種従来ある波形整形回路の一例を示す図で
ある。
ある。
第４図において、図示されぬ二線式伝送路から入力端子
１および２間に到着するディジタル信号は、パルス変成
器３を介して差動比較器４の反転入力端子５および非反
転入力端子６に入力される。
１および２間に到着するディジタル信号は、パルス変成
器３を介して差動比較器４の反転入力端子５および非反
転入力端子６に入力される。
抵抗７および８は、パルス変成器３を前記二線式伝送路
の特性インピーダンスに等しい抵抗値で終端すると共に
、中点から反転入力端子５および非反転入力端子６に闇
値電圧Ｖ。を供給する。
の特性インピーダンスに等しい抵抗値で終端すると共に
、中点から反転入力端子５および非反転入力端子６に闇
値電圧Ｖ。を供給する。
かかる状態で、入力端子１および２間にディジタル信号
が到着すると、差動比較器４は反転入力端子５および非
反転入力端子６間に闇値電圧ＶＩＩＢを中心電圧として
入力されるディジタル信号を波形整形し、出力端子９お
よび１０間に波形整形されたディジタル信号を出力する
。
が到着すると、差動比較器４は反転入力端子５および非
反転入力端子６間に闇値電圧ＶＩＩＢを中心電圧として
入力されるディジタル信号を波形整形し、出力端子９お
よび１０間に波形整形されたディジタル信号を出力する
。
なお入力端子１および２間にディジタル信号が到着しな
い場合には、差動比較器４から出力端子９および１０間
に出力される電圧レベルは不定となり、例えば入力端子
１および２間に到着する微小な雑音電圧を増幅し、出力
端子９および１０間の電圧レベルが変動する恐れがある
。
い場合には、差動比較器４から出力端子９および１０間
に出力される電圧レベルは不定となり、例えば入力端子
１および２間に到着する微小な雑音電圧を増幅し、出力
端子９および１０間の電圧レベルが変動する恐れがある
。
〔発明が解決しようとする問題点３
以上の説明から明らかな如（、従来ある波形整形回路に
おいては、入力端子間にディジタル信号が到着しない場
合に、出力端子から出力される電圧レベルは不定となり
、例えば線路雑音等により変動する恐れがある。
おいては、入力端子間にディジタル信号が到着しない場
合に、出力端子から出力される電圧レベルは不定となり
、例えば線路雑音等により変動する恐れがある。
前記問題点は、二線式伝送路から到着する直列二値のデ
ィジタル信号を差動比較器に入力して波形整形を行う回
路において、前記差動比較器の両入力端子に直列に挿入
する抵抗と、何れか一方の前記抵抗に電流開閉素子を介
して直流バイアス電流を供給する第１の手段と、前記差
動比較器に到着するディジタル信号を検出し、該ディジ
タル信号の継続中前記電流開閉素子を遮断状態に設定す
る第２の手段とから構成されることを特徴とする本発明
により解決される。
ィジタル信号を差動比較器に入力して波形整形を行う回
路において、前記差動比較器の両入力端子に直列に挿入
する抵抗と、何れか一方の前記抵抗に電流開閉素子を介
して直流バイアス電流を供給する第１の手段と、前記差
動比較器に到着するディジタル信号を検出し、該ディジ
タル信号の継続中前記電流開閉素子を遮断状態に設定す
る第２の手段とから構成されることを特徴とする本発明
により解決される。
即ち本発明によれば、ディジタル信号が到着しない場合
には前記第１の手段から前記一方の抵抗に直流バイアス
電流が供給され、差動比較器の両入力端子間には直流バ
イアス電流により抵抗の両端に生ずる直流電圧が常時印
加されることとなり、差動比較器から出力される電圧レ
ベルを一定値に維持する。この侭の状態で差動比較器に
ディジタル信号が到着すると、・差動比較器にはディジ
タル信号と前記直流電圧とが重畳されて入力され、差動
比較器の波形整形に歪を与えることとなる。
には前記第１の手段から前記一方の抵抗に直流バイアス
電流が供給され、差動比較器の両入力端子間には直流バ
イアス電流により抵抗の両端に生ずる直流電圧が常時印
加されることとなり、差動比較器から出力される電圧レ
ベルを一定値に維持する。この侭の状態で差動比較器に
ディジタル信号が到着すると、・差動比較器にはディジ
タル信号と前記直流電圧とが重畳されて入力され、差動
比較器の波形整形に歪を与えることとなる。
かかる影響を除去する為に、前記第２の手段が、到着す
るディジタル信号を検出し、該ディジタル信号が継続す
る間前記第１の手段の電流開閉素子を遮断状態として直
流バイアス電流を阻止させる。
るディジタル信号を検出し、該ディジタル信号が継続す
る間前記第１の手段の電流開閉素子を遮断状態として直
流バイアス電流を阻止させる。
その結果前記抵抗には最早直流電圧は発生せず到着する
ディジタル信号のみが差動比較器に入力されることとな
り、差動比較器は正常な波形整形を行う。
ディジタル信号のみが差動比較器に入力されることとな
り、差動比較器は正常な波形整形を行う。
以下、本発明の一実施例を図面により説明する。
第１図は本発明の一実施例による受信回路を示す図であ
る。なお、全図を通じて同一符号は同一対象物を示す。
る。なお、全図を通じて同一符号は同一対象物を示す。
第１図においては、第４図に示される受信回路の他に、
抵抗１１乃至１４、コンデンサ１５、トランジスタ１５
および１７、エミッタ出力差動比較器およびダイオード
１９から構成されるスケルチ回路が設けられている。抵
抗１１および１２は差動比較器４の反転入力端子５およ
び非反転入力端子６に直列に挿入される抵抗であり、抵
抗１３および電流開閉素子であるトランジスタ１６は前
記第１の手段を構成し、またエミッタ出ノＪ差動比較器
１８、抵抗１４、コンデンサ１５、トランジスタ１７お
よびダイオード１９は前記第２の手段を構成する。
抵抗１１乃至１４、コンデンサ１５、トランジスタ１５
および１７、エミッタ出力差動比較器およびダイオード
１９から構成されるスケルチ回路が設けられている。抵
抗１１および１２は差動比較器４の反転入力端子５およ
び非反転入力端子６に直列に挿入される抵抗であり、抵
抗１３および電流開閉素子であるトランジスタ１６は前
記第１の手段を構成し、またエミッタ出ノＪ差動比較器
１８、抵抗１４、コンデンサ１５、トランジスタ１７お
よびダイオード１９は前記第２の手段を構成する。
第１図において、トランジスタ１６のベースには闇値電
圧Ｖ０に近い電圧が印加されてトランジスタ１６が導通
状態にあると、負電圧■。６から抵抗１３、トランジス
タ１６、抵抗１１．７．８およびパルス変成器３を経由
して直流バイアス電流Ｉが流れ、抵抗１１の両端には直
流電圧（以後バイアス電圧■８と称す）が生ずる。今入
力端子１および２間にディジタル信号が到着していない
と、エミッタ出力差動比較器１８の反転入力端子２０に
は抵抗８および１２を介して闇値電圧■。がと略等しい
電圧が印加されるが（抵抗７および８は抵抗１１および
１２に比べて充分小さく設定する）、非反転入力端子２
１には闇値電圧■、より略バイアス電圧■８だけ低下し
た直流電圧が印加される。即ち反転入力端子２０および
非反転入力端子２１間には、バイアス電圧■、が印加さ
れることとなる。その結果エミッタ出力差動比較器１８
は負電圧■。に近い電圧レベル（以後低電圧レベル■Ｌ
と称す）を出力し、トランジスタ１７にはベース電流が
供給されぬ為遮断状態となり、トランジスタ１６は導通
状態を維持する。かかる状態では、差動比較器４の反転
入力端子５と非反転入力端子６との間にもバイアス電圧
■、が入力され、出力端子９および１０間に出力される
電圧レベルも所定値に維持される。かがる状態で入力端
子１および２間に線路雑音等が到着しても、雑音電圧が
バイアス電圧■８を打消さぬ限り、差動比較器４の出力
する電圧レベルは変動することは無い。
圧Ｖ０に近い電圧が印加されてトランジスタ１６が導通
状態にあると、負電圧■。６から抵抗１３、トランジス
タ１６、抵抗１１．７．８およびパルス変成器３を経由
して直流バイアス電流Ｉが流れ、抵抗１１の両端には直
流電圧（以後バイアス電圧■８と称す）が生ずる。今入
力端子１および２間にディジタル信号が到着していない
と、エミッタ出力差動比較器１８の反転入力端子２０に
は抵抗８および１２を介して闇値電圧■。がと略等しい
電圧が印加されるが（抵抗７および８は抵抗１１および
１２に比べて充分小さく設定する）、非反転入力端子２
１には闇値電圧■、より略バイアス電圧■８だけ低下し
た直流電圧が印加される。即ち反転入力端子２０および
非反転入力端子２１間には、バイアス電圧■、が印加さ
れることとなる。その結果エミッタ出力差動比較器１８
は負電圧■。に近い電圧レベル（以後低電圧レベル■Ｌ
と称す）を出力し、トランジスタ１７にはベース電流が
供給されぬ為遮断状態となり、トランジスタ１６は導通
状態を維持する。かかる状態では、差動比較器４の反転
入力端子５と非反転入力端子６との間にもバイアス電圧
■、が入力され、出力端子９および１０間に出力される
電圧レベルも所定値に維持される。かがる状態で入力端
子１および２間に線路雑音等が到着しても、雑音電圧が
バイアス電圧■８を打消さぬ限り、差動比較器４の出力
する電圧レベルは変動することは無い。
かかる状態で入力端子１および２間にディジタル信号が
到着すると、エミッタ出力差動比較器１８の反転入力端
子２０および非反転入力端子２１間には、バイアス電圧
■１に重畳してディジタル信号が入力される。ディジタ
ル信号がバイアス電圧ｖＩＩと同一極性の信号レベル（
以後第１の信号レベルと称す）を示す場合には、エミッ
タ出力差動比較器１８が出力する電圧レベルは変化しな
いが、ディジタル信号がバイアス電圧■８と逆極性の信
号レベル（以後第２の信号レベルと称す）を示す場合に
は、エミッタ出力差動比較器１８は閾値電圧Ｖｌａに近
い電圧レベル（以後高電圧レベルＶＨと称す）を出力す
る。なおエミッタ出力差動比較器１８は、低電圧レベル
■、から高電圧レベルＶＨに変化する場合には低出力イ
ンピーダンスを示し、逆に高電圧レベル■８から低電圧
レベル■Ｌに変化する場合には高出力インピーダンスを
示す。従ってエミッタ出力差動比較器１８が低電圧レベ
ルＶ、から高電圧レベルＶｌ＋に変化する場合には、コ
ンデンサ１５は低電圧レベル■、と高電圧レベルＶＨと
の差電圧により急速に充電される。トランジスタ１７に
はダイオード１９を介しテベース電流が供給され、トラ
ンジスタ１７は４通状態となり、負電圧■、から抵抗１
３およびトランジスタ１７を経由して略直流バイアス電
流Ｉに等しい直流電流が流れる。その結果トランジスタ
１６は遮断状態に設定され、抵抗１１には直流バイアス
電流Ｉが供給されなくなる。その結果差動比較器４ （
およびエミッタ出力差動比較器１８）にはディジタル信
号のみが入力されることとなり、第４図におけると同様
の波形整形機能を維持する。なおディジタル信号が第２
の信号レベルがら第１の信号レベルに変化し、エミッタ
出力差動比較器１８が高電圧レベル■８から低電圧レベ
ルＶＬに変化する場合、エミッタ出力差動比較器１８は
高出力インピーダンスを示す為、コンデンサ１５に充電
されている電荷は、抵抗１４を通じて放電されることと
なる。抵抗１４ｉ８よびコンデンサ１５から成る時定数
回路の時定数を充分長く設定すれば、ディジタル信号が
再び第１の信号レベルから第２の信号レベルに変化し、
エミッタ出力差動比較器１８が再び高電圧レベル■８を
出力する迄、トランジスタ１７には前記時定数回路がら
ベース電流が供給され、トランジスタ１７は導通状態を
維持し、またトランジスタ１６は遮断萩態を維持する。
到着すると、エミッタ出力差動比較器１８の反転入力端
子２０および非反転入力端子２１間には、バイアス電圧
■１に重畳してディジタル信号が入力される。ディジタ
ル信号がバイアス電圧ｖＩＩと同一極性の信号レベル（
以後第１の信号レベルと称す）を示す場合には、エミッ
タ出力差動比較器１８が出力する電圧レベルは変化しな
いが、ディジタル信号がバイアス電圧■８と逆極性の信
号レベル（以後第２の信号レベルと称す）を示す場合に
は、エミッタ出力差動比較器１８は閾値電圧Ｖｌａに近
い電圧レベル（以後高電圧レベルＶＨと称す）を出力す
る。なおエミッタ出力差動比較器１８は、低電圧レベル
■、から高電圧レベルＶＨに変化する場合には低出力イ
ンピーダンスを示し、逆に高電圧レベル■８から低電圧
レベル■Ｌに変化する場合には高出力インピーダンスを
示す。従ってエミッタ出力差動比較器１８が低電圧レベ
ルＶ、から高電圧レベルＶｌ＋に変化する場合には、コ
ンデンサ１５は低電圧レベル■、と高電圧レベルＶＨと
の差電圧により急速に充電される。トランジスタ１７に
はダイオード１９を介しテベース電流が供給され、トラ
ンジスタ１７は４通状態となり、負電圧■、から抵抗１
３およびトランジスタ１７を経由して略直流バイアス電
流Ｉに等しい直流電流が流れる。その結果トランジスタ
１６は遮断状態に設定され、抵抗１１には直流バイアス
電流Ｉが供給されなくなる。その結果差動比較器４ （
およびエミッタ出力差動比較器１８）にはディジタル信
号のみが入力されることとなり、第４図におけると同様
の波形整形機能を維持する。なおディジタル信号が第２
の信号レベルがら第１の信号レベルに変化し、エミッタ
出力差動比較器１８が高電圧レベル■８から低電圧レベ
ルＶＬに変化する場合、エミッタ出力差動比較器１８は
高出力インピーダンスを示す為、コンデンサ１５に充電
されている電荷は、抵抗１４を通じて放電されることと
なる。抵抗１４ｉ８よびコンデンサ１５から成る時定数
回路の時定数を充分長く設定すれば、ディジタル信号が
再び第１の信号レベルから第２の信号レベルに変化し、
エミッタ出力差動比較器１８が再び高電圧レベル■８を
出力する迄、トランジスタ１７には前記時定数回路がら
ベース電流が供給され、トランジスタ１７は導通状態を
維持し、またトランジスタ１６は遮断萩態を維持する。
その結果ディジタル信号が到着している間、直流バイア
ス電流Ｉは抵抗１１に供給されることは無く、差動比較
器４は第１図と同様の波形整形を行う。
ス電流Ｉは抵抗１１に供給されることは無く、差動比較
器４は第１図と同様の波形整形を行う。
然し、第１図において電源を投入した直後、未だ直流バ
イアス電流Ｉが流れ始める以前にエミ・ツタ出力差動比
較器１８の反転入力端子２０および非反転入力端子２１
間に雑音電圧が入力され、工ミンク出力差動比較器１８
が高電圧レベルＶ１１を出力すると、前記時定数回路の
時定数により定まる期間、前述の過程でトランジスタ１
７が導通状態どなり、直流バイアス電流■が抵抗１１に
供給されなくなり、その間差動比較器４は第４図におけ
ると同様に人力される線路雑音等により出力する電圧レ
ベルが変動する恐れがある。
イアス電流Ｉが流れ始める以前にエミ・ツタ出力差動比
較器１８の反転入力端子２０および非反転入力端子２１
間に雑音電圧が入力され、工ミンク出力差動比較器１８
が高電圧レベルＶ１１を出力すると、前記時定数回路の
時定数により定まる期間、前述の過程でトランジスタ１
７が導通状態どなり、直流バイアス電流■が抵抗１１に
供給されなくなり、その間差動比較器４は第４図におけ
ると同様に人力される線路雑音等により出力する電圧レ
ベルが変動する恐れがある。
第２図は第１図における前記問題点を解決した本発明の
他の一実施例による受信回路を示す図である。第２図に
おいては、第１図におけるスケルチ回路に、抵抗２２乃
至２５が付加されている。
他の一実施例による受信回路を示す図である。第２図に
おいては、第１図におけるスケルチ回路に、抵抗２２乃
至２５が付加されている。
第２図においては、電源が投入されると、正電圧ＶＣＣ
から抵抗２２．２３．１２および８を介して闇値電圧■
。に直流電流が流れ、また闇値電圧Ｖ１１Ｂから抵抗７
．１１．２５および２４を介して負電圧ＶＥＥに直流電
流が流れる。その結果エミッタ出力差動比較器１８の反
転入力端子２０および非反転入力端子２１間には、前記
直流電流による直流電圧が入力されることとなり、エミ
ッタ出力差動比較器１８は低電圧レベル■、を出力し、
コンデンサ１５は放電状態となり、トランジスタ１７に
はベース電流が供給されなくなり、トランジスタ１７は
遮断状態に維持され、トランジスタ１６は導通状態に設
定されて、直流バイアス電流■が常に流れることとなり
、第１図における直流バイアス電流Ｉが流れなくなる恐
れは解消する。
から抵抗２２．２３．１２および８を介して闇値電圧■
。に直流電流が流れ、また闇値電圧Ｖ１１Ｂから抵抗７
．１１．２５および２４を介して負電圧ＶＥＥに直流電
流が流れる。その結果エミッタ出力差動比較器１８の反
転入力端子２０および非反転入力端子２１間には、前記
直流電流による直流電圧が入力されることとなり、エミ
ッタ出力差動比較器１８は低電圧レベル■、を出力し、
コンデンサ１５は放電状態となり、トランジスタ１７に
はベース電流が供給されなくなり、トランジスタ１７は
遮断状態に維持され、トランジスタ１６は導通状態に設
定されて、直流バイアス電流■が常に流れることとなり
、第１図における直流バイアス電流Ｉが流れなくなる恐
れは解消する。
第３図は第２図と同様に第１図における前記問題点を解
決した本発明の他の一実施例による受信回路を示す図で
ある。第３図においては、第１図におけるスケルチ回路
の他に、抵抗２６乃至２９と、コンデンサ３０および３
１が付加されている。
決した本発明の他の一実施例による受信回路を示す図で
ある。第３図においては、第１図におけるスケルチ回路
の他に、抵抗２６乃至２９と、コンデンサ３０および３
１が付加されている。
第３図においても、正電圧■。Ｃから抵抗２６および２
７を介して直流電流がながれ、負電圧ｖ！Ｅへ抵抗２８
および２９を介して直流電流が流れる。
７を介して直流電流がながれ、負電圧ｖ！Ｅへ抵抗２８
および２９を介して直流電流が流れる。
その結果第２図におけると同様に、電源を投入すると直
ちにエミッタ出力差動比較器１８の反転入力端子２０お
よび非反転入力端子２１間に直流電圧が入力され、トラ
ンジスタ１７が遮断状態、トランジスタ１６が導通状態
となり、直流バイアス電流Ｉが必ず抵抗１１に供給され
る。
ちにエミッタ出力差動比較器１８の反転入力端子２０お
よび非反転入力端子２１間に直流電圧が入力され、トラ
ンジスタ１７が遮断状態、トランジスタ１６が導通状態
となり、直流バイアス電流Ｉが必ず抵抗１１に供給され
る。
以上の説明から明らかな如く、本実施例によれば、ディ
ジタル信号が到着しない場合には抵抗１１に直流バイア
ス電流Ｉが供給され、抵抗１１に生ずるバイアス電圧■
８が差動比較器４の反転入力端子５および非反転入力端
子６間に入力され、出力端子９および１０間に出力され
る電圧レベルを所定値に維持し、線路雑音等による電圧
レベルの変動を防止することが可能となる。
ジタル信号が到着しない場合には抵抗１１に直流バイア
ス電流Ｉが供給され、抵抗１１に生ずるバイアス電圧■
８が差動比較器４の反転入力端子５および非反転入力端
子６間に入力され、出力端子９および１０間に出力され
る電圧レベルを所定値に維持し、線路雑音等による電圧
レベルの変動を防止することが可能となる。
以上、本発明によれば、前記受信回路において、二線式
伝送路からディジタル信号が到着しない場合に、線路雑
音等により差動比較器の出力する電圧レベルが変動する
ごとが防止され、安定した波形整形が実施可能となる。
伝送路からディジタル信号が到着しない場合に、線路雑
音等により差動比較器の出力する電圧レベルが変動する
ごとが防止され、安定した波形整形が実施可能となる。
第１図は本発明の一実施例による波形整形回路を示す図
、第２図は本発明の他の一実施例による波形整形回路を
示す図、第３図は本発明の他の一実施例による波形整形
回路を示す図、第４図は従来ある波形整形回路の一例を
示す図である。 図において、１および２は入力端子、３はパルス変成器
、４は差動比較器、５および２０は反転入力端子、６お
よび２１は非反転入力端子、７．１１乃至１４および２
２乃至乃至２９は抵抗、９および１０は出力端子、１５
．３０および３１はコンデンサ、１６および１７はトラ
ンジスタ、１９はダイオード、■は直流バイアス電流、
■８はバイアス電圧、ＶＢＢは閾値電圧、ＶＣＣは正電
圧、ＶＥＥは負電圧、を示す。 第４ 問
、第２図は本発明の他の一実施例による波形整形回路を
示す図、第３図は本発明の他の一実施例による波形整形
回路を示す図、第４図は従来ある波形整形回路の一例を
示す図である。 図において、１および２は入力端子、３はパルス変成器
、４は差動比較器、５および２０は反転入力端子、６お
よび２１は非反転入力端子、７．１１乃至１４および２
２乃至乃至２９は抵抗、９および１０は出力端子、１５
．３０および３１はコンデンサ、１６および１７はトラ
ンジスタ、１９はダイオード、■は直流バイアス電流、
■８はバイアス電圧、ＶＢＢは閾値電圧、ＶＣＣは正電
圧、ＶＥＥは負電圧、を示す。 第４ 問
Claims (2)
- （１）二線式伝送路から到着する直列二値のディジタル
信号を差動比較器に入力して波形整形を行う回路におい
て、前記差動比較器の両入力端子に直列に挿入する抵抗
と、何れか一方の前記抵抗に電流開閉素子を介して直流
バイアス電流を供給する第１の手段と、前記差動比較器
に到着するディジタル信号を検出し、該ディジタル信号
の継続中前記電流開閉素子を遮断状態に設定する第２の
手段とから構成されることを特徴とするスケルチ回路。 - （２）前記第２の手段は、前記差動比較器の両入力端子
に並列に両入力端子を接続し、該両入力端子に到着する
前記ディジタル信号が第１の信号レベルから第２の信号
レベルに変化する場合に低出力インピーダンス、該第２
の信号レベルから該第１の信号レベルに変化する場合に
高出力インピーダンスを示すエミッタ出力差動比較器と
、該エミッタ出力差動比較器の出力に接続され、前記デ
ィジタル信号が入力されている期間中該エミッタ出力差
動比較器が出力する電圧レベルを保持する時定数回路と
、該時定数回路が前記電圧レベルを保持する間該時定数
回路からベース電流を供給されて導通状態となり、前記
電流開閉素子を遮断状態に設定するトランジスタとから
構成されることを特徴とする特許請求の範囲第１項記載
のスケルチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174272A JPS6152021A (ja) | 1984-08-22 | 1984-08-22 | スケルチ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59174272A JPS6152021A (ja) | 1984-08-22 | 1984-08-22 | スケルチ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6152021A true JPS6152021A (ja) | 1986-03-14 |
| JPH0356486B2 JPH0356486B2 (ja) | 1991-08-28 |
Family
ID=15975750
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59174272A Granted JPS6152021A (ja) | 1984-08-22 | 1984-08-22 | スケルチ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6152021A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03111028U (ja) * | 1990-02-28 | 1991-11-14 | ||
| JPH04191165A (ja) * | 1990-11-27 | 1992-07-09 | Hitachi Ltd | ディーゼル機関車のラジエータ室内艤装方法 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| BRPI0507485A (pt) | 2004-02-05 | 2007-07-10 | Probiodrug Ag | inibidores novos de glutaminil ciclase |
| EP2089383B1 (en) | 2006-11-09 | 2015-09-16 | Probiodrug AG | 3-hydr0xy-1,5-dihydr0-pyrr0l-2-one derivatives as inhibitors of glutaminyl cyclase for the treatment of ulcer, cancer and other diseases |
| EP2091948B1 (en) | 2006-11-30 | 2012-04-18 | Probiodrug AG | Novel inhibitors of glutaminyl cyclase |
| MX2009009234A (es) | 2007-03-01 | 2009-12-01 | Probiodrug Ag | Uso nuevo de inhibidores de ciclasa de glutaminilo. |
| WO2011107530A2 (en) | 2010-03-03 | 2011-09-09 | Probiodrug Ag | Novel inhibitors |
| SG183229A1 (en) | 2010-03-10 | 2012-09-27 | Probiodrug Ag | Heterocyclic inhibitors of glutaminyl cyclase (qc, ec 2.3.2.5) |
| US8541596B2 (en) | 2010-04-21 | 2013-09-24 | Probiodrug Ag | Inhibitors |
| DK3461819T3 (da) | 2017-09-29 | 2020-08-10 | Probiodrug Ag | Inhibitorer af glutaminylcyklase |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314447A (en) * | 1976-07-26 | 1978-02-09 | Mitsubishi Electric Corp | Refrigerating device |
-
1984
- 1984-08-22 JP JP59174272A patent/JPS6152021A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5314447A (en) * | 1976-07-26 | 1978-02-09 | Mitsubishi Electric Corp | Refrigerating device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03111028U (ja) * | 1990-02-28 | 1991-11-14 | ||
| JPH04191165A (ja) * | 1990-11-27 | 1992-07-09 | Hitachi Ltd | ディーゼル機関車のラジエータ室内艤装方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0356486B2 (ja) | 1991-08-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3868519A (en) | Data transmission systems and components therefor | |
| JPS6152021A (ja) | スケルチ回路 | |
| US4071781A (en) | Pulse duration correction circuit | |
| JPH07212412A (ja) | 直流再生回路 | |
| US5142554A (en) | Data separator with noise-tolerant adaptive threshold | |
| US4679209A (en) | Digital line receiver | |
| IE54648B1 (en) | A differential signal receiver | |
| EP0508636A2 (en) | Analog-to-digital converter comparator circuit | |
| US2986655A (en) | Variable level gating circuit | |
| JP2005521375A (ja) | ディジタル通信用オプトエレクトロニクス受信機回路 | |
| CA2078041A1 (en) | Ring trip detection circuit | |
| JPS6253967B2 (ja) | ||
| US4431930A (en) | Digital time domain noise filter | |
| US7102409B2 (en) | DC level wandering cancellation circuit | |
| US4266099A (en) | Pulse rejection and duration correction circuit | |
| US3131316A (en) | Threshold circuit utilizing series capacitor-diode combination and employing diode clamp to maintain information transmission | |
| US3663887A (en) | Memory sense amplifier inherently tolerant of large input disturbances | |
| US3448296A (en) | Apparatus for stretching pulses exceeding predetermined amplitude | |
| JPH07193437A (ja) | 利得切り替え型光受信増幅回路 | |
| GB955791A (en) | Transistorised transmitter for polar signals | |
| JP2626191B2 (ja) | Ａｍｉ信号受信回路 | |
| US4481433A (en) | Voltage clamp circuit utilizing an active device | |
| US3988548A (en) | Dial pulse correction circuit for telephone signaling system | |
| US3112430A (en) | Signalling receiver | |
| JP2000013203A (ja) | パルス整形装置及びパルス整形方法 |