[go: up one dir, main page]

JPS6149912B2 - - Google Patents

Info

Publication number
JPS6149912B2
JPS6149912B2 JP2461279A JP2461279A JPS6149912B2 JP S6149912 B2 JPS6149912 B2 JP S6149912B2 JP 2461279 A JP2461279 A JP 2461279A JP 2461279 A JP2461279 A JP 2461279A JP S6149912 B2 JPS6149912 B2 JP S6149912B2
Authority
JP
Japan
Prior art keywords
rectifier
current
half cycle
capacitor
phase control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP2461279A
Other languages
Japanese (ja)
Other versions
JPS55117470A (en
Inventor
Nikoraeuichi Chifumenefu Borisu
Washirieuichi Kamenefu Andorei
Moiseeuichi Rubuchinsukii Jigumundo
Konsutanchinoichi Yagorukofusukii Anton
Petoroichi Dotsuenko Arekusandoru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
FUSESO NAUCHINO ISUSUREDO INST ZEREZUNODOROZUNOGO TORANSUHORUTA
Original Assignee
FUSESO NAUCHINO ISUSUREDO INST ZEREZUNODOROZUNOGO TORANSUHORUTA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by FUSESO NAUCHINO ISUSUREDO INST ZEREZUNODOROZUNOGO TORANSUHORUTA filed Critical FUSESO NAUCHINO ISUSUREDO INST ZEREZUNODOROZUNOGO TORANSUHORUTA
Priority to JP2461279A priority Critical patent/JPS55117470A/en
Publication of JPS55117470A publication Critical patent/JPS55117470A/en
Publication of JPS6149912B2 publication Critical patent/JPS6149912B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Electric Propulsion And Braking For Vehicles (AREA)
  • Power Conversion In General (AREA)
  • Ac-Ac Conversion (AREA)
  • Rectifiers (AREA)

Description

【発明の詳細な説明】 本発明は整流器を制御する方法、特に半導体変
換器の制御の方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method for controlling a rectifier, in particular a method for controlling a semiconductor converter.

本発明は幹線および郊外鉄道用に設計された電
気牽引装置に合体する交流一直流半導体変換器
に、種々の変換器へその出力を供給している送電
線の変電所用におよび種々の直流電力および交流
電力の消費者へ供給するため設計された産業用変
換器に好適なものである。
The present invention is an AC to DC semiconductor converter integrated into electric traction equipment designed for mainline and suburban railways, for power line substations supplying its output to various converters, and for various DC power and It is suitable for industrial converters designed to supply AC power to consumers.

これに関し既知の技術は半導体変換器の位相制
御の方法であり(参照西独、特許第1244941国際
分類HO2m、分類21d2,gr.12/03)、該方法は、
供給電圧の半サイクルごとに、その半サイクル内
で制御された角度に等しい遅延をもつ制御パルス
を変換器の主整流器へ印加する1ステツプを具備
する。この場合において負荷に印加するのは正弦
波の半サイクルの一部によつて表わされる変圧器
電圧であり、該正弦波の半サイクルの一部は整流
電圧の電圧値を決定する。この用いられ知られて
いる方法は、評価できる力率を実現できず、通信
線に影響を与える可聴周波数の高調波の増加と共
に1次電流に相当な歪をひき起す。
A known technique in this regard is a method of phase control of semiconductor converters (see West Germany, patent no. 1244941 International Classification HO2m, classification 21d 2 , gr.12/03), which method
Each half cycle of the supply voltage comprises one step of applying a control pulse to the main rectifier of the converter with a delay equal to the controlled angle within that half cycle. In this case, what is applied to the load is a transformer voltage represented by a portion of a half-cycle of a sine wave, which portion of the half-cycle of a sine wave determines the voltage value of the rectified voltage. This used and known method does not allow for an appreciable power factor and causes considerable distortion in the primary current with an increase in the audio frequency harmonics that affect the communication line.

半導体変換器を制御する他の一つの方法は次の
参照文献において知られており(参照西独、特許
第847773分類/21d2、gr.12/03)、該方法は変圧
器において電流を部分的に抑止する段階およびパ
ルス整流スイツチの援助で供給される誘導性電力
に対する補償の段階を具備する。この方法におい
ては、供給電圧の半サイクルごとに位相制御パル
スが変換器の主整流器へ印加され、半サイクルの
終においては変換器の導通阻止用整流器に印加さ
れる。この方法によると変換器は一連の直列接
続、単相、非対称、半制御整流器ブリツジであ
り、この部分はスイツチングキヤパシタ、チヨー
クおよび整流器と適合している。これらの要素
は、特定のブリツジを通つて変圧器の負荷の共通
電流の部分を抑止するよう動作し、変圧器と牽引
回路の誘導性電力の部分的補償を提供する。該要
素の存在によつて全装置の寸法および重量は増加
する。
Another method of controlling semiconductor converters is known in the following reference (see West Germany, patent no. 847 773 classification/21d 2 , gr. 12/03), which partially controls the current in the transformer. and a step of compensating for the inductive power supplied with the aid of a pulse rectifier switch. In this method, a phase control pulse is applied to the main rectifier of the converter every half cycle of the supply voltage and to the conduction blocking rectifier of the converter at the end of the half cycle. According to this method, the converter is a series of series-connected, single-phase, asymmetric, semi-controlled rectifier bridges, the parts of which are matched with switching capacitors, chokes and rectifiers. These elements operate to suppress a portion of the common current of the transformer load through a particular bridge, providing partial compensation of the inductive power of the transformer and traction circuit. The presence of this element increases the size and weight of the overall device.

前述の方法は、キヤパシタおよびチヨークのよ
うなエネルギーを蓄積できる誘導性要素が、整流
器である非直線要素によつて電力源(変圧器)か
ら分離されている変換器で実現される。結果とし
て、変換器において起る電磁エネルギーの円滑な
変化は断続され、要素に印加される電圧は、供給
電圧の振幅を相当に超えた大きさに迄上昇する傾
向があり、その結果整流器の装備電力は増加され
るべきであり、絶縁は強化されるべきである。更
に、円滑な電磁プロセスの強制中断は牽引回路に
おいて起るサージ振動を伴ない、それにより該サ
ージ振動は通信線に増大した効果を与える。
The method described above is realized in a converter in which inductive elements capable of storing energy, such as capacitors and chokes, are separated from the power source (transformer) by a non-linear element, which is a rectifier. As a result, the smooth change in electromagnetic energy occurring in the transducer is interrupted and the voltage applied to the element tends to rise to a magnitude that significantly exceeds the amplitude of the supply voltage, resulting in the rectifier installation. Power should be increased and insulation should be strengthened. Furthermore, the forced interruption of the smooth electromagnetic process is accompanied by surge vibrations occurring in the traction circuit, which have an increased effect on the communication line.

更に半導体変換器の制御のための下記の一方法
があり(参照ソ連発明者証分類B601 7/16、
HO2m5/16,HO2P13/16)、該方法は変換器の電
力源の出力に直接連結されている、すなわち電源
変圧器の2次巻線に並列に連結されているキヤパ
シタにおいて電流振動プロセスを利用する。この
方法により位相制御パルスは供給電圧の半サイク
ルごとに供給電圧の完全な半サイクルの間変換器
の主および導通阻止用整流器に対し多くの方法で
印加される。
In addition, there is a method for controlling semiconductor converters (see USSR Inventor Certificate Classification B601 7/16,
HO2m5/16, HO2P13/16), the method utilizes a current oscillation process in a capacitor that is directly coupled to the output of the power source of the converter, i.e. in parallel to the secondary winding of the power transformer. . With this method, phase control pulses are applied in a number of ways to the main and conduction blocking rectifiers of the converter for a complete half cycle of the supply voltage every half cycle of the supply voltage.

この方法においては変換器は同一の整流器がタ
ーンオンおよびターンオフを多数回行なうことに
より制御される。主および導通阻止用整流器に印
加される位相制御パルスの時間間隔は一定でなく
負荷の大きさに依存し、該負荷は順番に特殊な一
連の制御方法を要求し、このことは装置をより複
雑なものとし信頼性が減じられる。
In this method, the converter is controlled by turning the same rectifier on and off multiple times. The time intervals of the phase control pulses applied to the main and conduction-blocking rectifiers are not constant and depend on the magnitude of the load, which in turn requires a special set of control methods, which makes the device more complex. reliability is reduced.

同一の整流器が一つの半サイクル期間に多数回
電流を切換えるために用いられる理由で整流器お
よびキヤパシタにおいて電力損失が大となり、変
換器の保護装置が複雑となる。1次電流の波形の
歪と制御誤りの効果は力率を減少し通信線に対し
て干渉を増加する。
Because the same rectifier is used to switch the current multiple times during one half cycle, power losses in the rectifier and capacitor are high and the converter protection devices are complicated. The effects of primary current waveform distortion and control errors reduce power factor and increase interference to communication lines.

本発明の目的は改良された技術的および経済的
特性を有する半導体変換器の制御の方法を提供す
ることである。
The object of the invention is to provide a method for the control of semiconductor converters with improved technical and economical properties.

本発明は、変圧器から給電されている半導体変
換器の制御方法であつて、該変圧器はキヤパシタ
とチヨークの直列配置をしたものと並列に接続さ
れた2次巻線を有し、該チヨークは電子スイツチ
により分路されており、該半導体変換器は主およ
び導通阻止用整流器を備えた少なくとも一つの単
相整流器ブリツジ回路網および単相整流器ブリツ
ジ回路網に接続されている負荷を有する制御方法
であり、該制御方法は本発明に従い次の各段階、
すなわち供給電圧の半サイクルごとにおよび半サ
イクルの完全な持続期間内に位相制御パルスが、
キヤパシタにおける電流の固有の振動を最初の半
サイクルの間、主整流器に対して交番的に印加さ
れ、該固有の振動は位相制御パルスが印加される
と直に開始される段階と供給電圧の半サイクルご
とにおよび半サイクルの第2半分の間、位相制御
パルスは、キヤパシタにおける電流の固有の振動
の最初の半サイクルの間導通阻止用整流器に交番
的に印加され、該固有の振動は位相制御パルスが
印加されたとき直に開始される段階とを具備する
変圧器から給電されている半導体変換器の制御方
法を提案する。
The present invention is a method for controlling a semiconductor converter that is supplied with power from a transformer, wherein the transformer has a capacitor and a chain yoke arranged in series, and a secondary winding connected in parallel. is shunted by an electronic switch, and the semiconductor converter has at least one single-phase rectifier bridge network with main and conduction-blocking rectifiers and a load connected to the single-phase rectifier bridge network. According to the present invention, the control method includes the following steps:
i.e. every half cycle of the supply voltage and within the complete duration of the half cycle a phase control pulse is
The natural oscillations of the current in the capacitor are alternately applied to the main rectifier during the first half cycle, the natural oscillations starting immediately after the phase control pulse is applied and half the supply voltage. During each cycle and during the second half of the half cycle, phase control pulses are applied alternately to the conduction blocking rectifier during the first half cycle of the natural oscillations of the current in the capacitor, the natural oscillations being phase controlled. A method for controlling a semiconductor converter powered from a transformer is proposed, comprising a step that starts as soon as a pulse is applied.

好都合なことには、単相整流ブリツジ回路網の
2個のグループを合体している半導体変換器の制
御方法、すなわち該グループは同数の単相整流器
ブリツジ回路網を有し、かつそれぞれの回路網が
等しい負荷を与えられている半導体変換器の制御
方法は次の各段階、すなわち、供給電圧の半サイ
クルごとにおよび半サイクルの完全な持続期間内
に、位相制御パルスが前述のグループの一つの主
整流器に交番的に印加され、その後キヤパシタに
おける電流の固有の振動の半サイクルに等しい時
間間隔をもつて、第2のグループの主整流器に対
して印加される段階と、供給電圧の半サイクルご
とにおよび半サイクルの第2半分の間、位相制御
パルスが第1のグループの導通阻止用整流器に対
して印加され、その後キヤパシタにおける電流の
固有の振動の半サイクルに等しい時間間隔をもつ
て第2グループの導通阻止用整流器に印加される
段階とに従つて達成される。
Advantageously, the method for controlling a semiconductor converter combines two groups of single-phase rectifier bridge networks, i.e. the groups have the same number of single-phase rectifier bridge networks, and each network The control method for a semiconductor converter in which the steps applied alternately to the main rectifiers and then to the main rectifiers of the second group with time intervals equal to half cycles of the natural oscillations of the current in the capacitors and every half cycle of the supply voltage; and during the second half of the half cycle, a phase control pulse is applied to the first group of conduction blocking rectifiers, followed by a second pulse with a time interval equal to the half cycle of the natural oscillation of the current in the capacitor. applying the current to the group of conduction blocking rectifiers.

更に変換装置の部分が動作しない非常時におい
て変換装置を最大の範囲に使用するために、それ
ぞれ等しい負荷を供給されている単相ブリツジ回
路網の複数個を合体する半導体変換器の制御方法
は次の各段階、すなわち供給電圧の半サイクルご
とにおよび半サイクルの完全な持続期間内に、位
相制御パルスが、第1および第2のブリツジ回路
網に印加されるパルスの間の時間間隔をもつて、
各ブリツチ回路網の主整流器へ交番的に印加さ
れ、またパルスはキヤパシタにおける電流の固有
の振動の半サイクルの1/3に等しい中間のブリツ
ジ回路網に印加されるパルスの間の時間間隔と同
様にキヤパシタにおける電流の固有の振動の半サ
イクルの2/3に等しく終りから2番目と最後のブ
リツジ回路網へと印加される段階と、供給電圧の
半サイクルごとにおよび半サイクルの第2半分の
間位相制御パルスは、第1および第2のブリツジ
回路網に印加されるパルスの間の時間間隔で各ブ
リツジ回路網の導通阻止用整流器へ交番的に印加
され、またパルスは、キヤパシタにおける電流の
固有の振動の半サイクルの1/3に等しい中間のブ
リツジ回路網に印加されるパルスの間の時間間隔
と同様に、キヤパシタにおける電流の固有の振動
の半サイクルの2/3に等しく終りから2番目と最
後のブリツジ回路網に印加される段階とに従つて
達成される。
Furthermore, in order to use the converter to its maximum extent in emergency situations when parts of the converter are inoperable, a method for controlling a semiconductor converter combining several single-phase bridge networks, each supplied with an equal load, is as follows: , i.e. every half cycle of the supply voltage and within the full duration of the half cycle, a phase control pulse is applied to the first and second bridge networks with a time interval between the pulses. ,
The pulses are applied alternately to the main rectifier of each bridge network, and the pulses are similar to the time interval between the pulses applied to the intermediate bridge network equal to 1/3 of the half cycle of the natural oscillation of the current in the capacitor. with a step applied to the penultimate and last bridge network equal to 2/3 of the half cycle of the natural oscillation of the current in the capacitor, and every half cycle of the supply voltage and the second half of the half cycle. Interphase control pulses are alternately applied to the conduction blocking rectifier of each bridge network in the time interval between the pulses applied to the first and second bridge networks, and the pulses are applied to the conduction blocking rectifier of each bridge network in the time interval between the pulses applied to the first and second bridge networks, and the pulses are As well as the time interval between the pulses applied to the intermediate bridge network equal to 1/3 of the half cycle of the natural oscillation, the time interval from the end equal to 2/3 of the half cycle of the natural oscillation of the current in the capacitor and the last step applied to the bridge network.

変圧器から給電される半導体変換器の制御は、
すなわち該変圧器はそれぞれ2個の同一部分に分
割される2次巻線とキヤパシタを有し、一個の単
相整流器ブリツジ回路網を有する該半導体変換器
は、全2次巻線に接続される中間点を有する2本
の脚部と2次巻線の中間点とキヤパシタの中間点
にその中間点を接続される1本の脚部とを有する
半導体変換器であつて次の各段階、すなわち供給
電圧の半サイクルごとおよび完全な半サイクルの
持続期間内、位相制御パルスがブリツジ回路網の
2本の脚部の主整流器へ交番的に印加され、その
後キヤパシタにおける電流の固有の振動の半サイ
クルに等しい時間間隔をもつて、ブリツジ回路網
の残余の脚部の主整流器に交番的に印加される段
階と、供給電圧の半サイクルごとに半サイクルの
第2半分の間、位相制御パルスが、キヤパシタに
おける電流の固有の振動の半サイクルに等しい時
間間隔をもつて、ブリツジ回路網の一つの脚部の
導通阻止用整流器およびブリツジ回路網の他の一
つの脚部の導通阻止用整流器へと交番的に印加さ
れる段階とによつて達成されることが好ましい。
The control of a semiconductor converter powered by a transformer is
That is, the transformer has a secondary winding and a capacitor each divided into two identical parts, and the semiconductor converter with one single-phase rectifier bridge network is connected to all secondary windings. A semiconductor transducer having two legs having a midpoint and one leg having its midpoint connected to the midpoint of the secondary winding and the midpoint of the capacitor, the semiconductor converter comprising: During each half-cycle of the supply voltage and within the duration of a complete half-cycle, phase control pulses are applied alternately to the main rectifiers of the two legs of the bridge network, followed by half-cycles of the natural oscillation of the current in the capacitors. During each half-cycle of the supply voltage, during the second half of the half-cycle, the phase control pulses are applied alternately to the main rectifiers of the remaining legs of the bridge network with time intervals equal to alternating between the blocking rectifier of one leg of the bridge network and the blocking rectifier of the other leg of the bridge network with time intervals equal to half a cycle of the natural oscillation of the current in the capacitor. Preferably, this is achieved by applying the same amount of energy.

更に、位相制御パルスが誘導効果のための電圧
損失を減ずるように、位相制御パルスが半導体変
換器のブリツジ回路網の主整流器へ印加されると
直に、半導体変換器のブリツジ回路網の反対側の
腕の導通阻止用整流器に付加的に印加されること
が好ましい。
Furthermore, as soon as the phase control pulse is applied to the main rectifier of the bridge network of the semiconductor converter, the opposite side of the bridge network of the semiconductor converter is applied so that the phase control pulse reduces voltage losses due to inductive effects. Preferably, the voltage is additionally applied to the conduction-blocking rectifier in the arm.

更に位相制御パルスが変換器動作において外部
消費者の影響を妨げるため最初の位相制御パルス
が半導体変換器の主整流器に印加され、かつ最初
の位相制御パルスが半導体変換器の導通阻止用整
流器に印加されるそのとき、半導体変換器の電子
スイツチに付加的に印加されることが好ましい。
Furthermore, a first phase control pulse is applied to the main rectifier of the semiconductor converter in order to prevent the influence of external consumers on the converter operation, and a first phase control pulse is applied to the conduction-blocking rectifier of the semiconductor converter. When the voltage is applied, it is preferably additionally applied to the electronic switch of the semiconductor converter.

更に本発明を添付の図面を参照して例を挙げて
記述する。
The invention will be further described by way of example with reference to the accompanying drawings, in which: FIG.

本発明の方法は変圧器2から電源を供給される
半導体変換器1(第1図)の助力により実現さ
れ、キヤパシタ4とチヨーク5の直列配置したも
のが、変圧器2の2次巻線に並列に接続されてい
る。チヨーク5は逆並列接続された2個の半導体
整流器7で組立てられた電子スイツチ6によつて
分路されている。
The method of the invention is realized with the aid of a semiconductor converter 1 (FIG. 1) powered by a transformer 2, in which a series arrangement of a capacitor 4 and a tie yoke 5 is connected to the secondary winding of the transformer 2. connected in parallel. The chain 5 is shunted by an electronic switch 6 made up of two semiconductor rectifiers 7 connected in antiparallel.

半導体変換器1は整流器ブリツジ回路網9,
9′を具備するグループ8と整流器ブリツジ回路
網11,11′から組立てられているグループ1
0とを合体している。グループ8および10にお
いてブリツジ回路網は任意の数であつてよいが、
これらのグループのそれぞれはそれらの回路網に
ついて同数を含んでいなければならない。整流器
ブリツジ回路網の合計数は2以上の偶数で表わさ
れねばならない。
The semiconductor converter 1 includes a rectifier bridge network 9,
Group 8 with 9' and Group 1 assembled from rectifier bridge network 11, 11'
It is combined with 0. There may be any number of bridge networks in groups 8 and 10, but
Each of these groups must contain the same number of their networks. The total number of rectifier bridge networks must be expressed as an even number greater than or equal to two.

主整流器12,13は半導体制御整流器であつ
て整流器ブリツジ回路網9,9′および11,1
1′の2本の腕に属している。整流器ブリツジ回
路網9,9′および11,11′の他の2本の腕は
全制御されるものから作られそれぞれそれに連結
された回路16をもつ主整流器14および15を
有する。回路16は、スイツチングキヤパシタ1
7とスイツチングチヨーク18と補助ダイオード
19の直列配置を具備する。更にこれらの最後に
述べた腕は、回路16の補助ダイオード19に逆
並列に接続してある導通阻止用整流器20および
21に合体する。
The main rectifiers 12, 13 are semiconductor controlled rectifiers with rectifier bridge networks 9, 9' and 11, 1.
It belongs to the two arms of 1'. The other two arms of the rectifier bridge network 9, 9' and 11, 11' have main rectifiers 14 and 15 each having a circuit 16 made of fully controlled material and connected thereto. Circuit 16 includes switching capacitor 1
7, a switching chain 18 and an auxiliary diode 19 arranged in series. Furthermore, these last-mentioned arms are combined into conduction-blocking rectifiers 20 and 21 which are connected anti-parallel to the auxiliary diode 19 of the circuit 16.

それぞれの整流器ブリツジ回路網9,9′およ
び11,11′に並列に負荷22が接続されてお
り、該負荷は互に不規則に接続されている数多く
の牽引電動機の形で与えられ、また全電動機に共
通なまたは電動機のグループに利用できる平滑用
チヨーク(図示されていない)も整流器ブリツジ
回路網9,9′および11,11′に並列に接続さ
れている。
A load 22 is connected in parallel to each rectifier bridge network 9, 9' and 11, 11', which load is provided in the form of a number of traction motors randomly connected to each other and which Smoothing chokes (not shown) common to the motors or available to groups of motors are also connected in parallel to the rectifier bridge networks 9, 9' and 11, 11'.

電気車輌の一部分として、 半導体変換器1は整流器として動作するときは牽
引モードでインバータとして動作するときは回生
制動モードの両モードで制御することができる。
As part of an electric vehicle, the semiconductor converter 1 can be controlled in both modes: traction mode when operating as a rectifier and regenerative braking mode when operating as an inverter.

整流モードで動作する半導体変換器1の制御方
法は次の通りである。
The method of controlling the semiconductor converter 1 operating in rectification mode is as follows.

半導体変換器1のすべての整流器ブリツジ回路
網9,9′,11,11′からの全電流Idは変圧器
2の2次巻線3を経由して流れる。
The total current Id from all rectifier bridge networks 9, 9', 11, 11' of the semiconductor converter 1 flows via the secondary winding 3 of the transformer 2.

時刻t1における点より前の供給電圧の与えられ
た半サイクルにおける位相制御角α(第2図a)
において、負荷22の平滑チヨーク(図示されて
いない)により維持されている負荷22を通過す
る電流は主整流器12,13を経由してブリツジ
回路網9,9′,11,11′へと流れる。キヤパ
シタンス電流i3=i4(第2図b、c)は2次巻線
3とキヤパシタ4の回路を通つて流れ、一方2次
巻線3およびキヤパシタ4に印加されている電圧
U3(第2図a)は正弦波の形状に従つて変
化する。その内容の討議を簡単化するために以下
の仮定をする。すなわち電力回路におけるプロセ
スにおいて整流電流Idは理想的になめらかである
と仮定をする。
Phase control angle α for a given half cycle of the supply voltage before the point at time t 1 (Fig. 2a)
In this case, the current passing through the load 22, maintained by a smooth choke (not shown) of the load 22, flows via the main rectifiers 12, 13 to the bridge network 9, 9', 11, 11'. A capacitance current i 3 =i 4 (Fig. 2 b, c) flows through the circuit of the secondary winding 3 and the capacitor 4, while the voltage applied to the secondary winding 3 and the capacitor 4
U 3 , 4 (FIG. 2a) varies according to the shape of the sine wave. In order to simplify the discussion of its contents, we make the following assumptions. That is, it is assumed that the rectified current Id is ideally smooth in the process in the power circuit.

時刻t1の点では位相制御パルスはグループ3の
ブリツジ回路網9,9′の主整流器15,12お
よび電子スイツチ6の整流器7へ印加される。変
圧器2は誘導性の抵抗を有するから全電流Idの半
分であるブリツジ回路網9,9′の負荷22の電
流はキヤパシタ4を通つて流れる。結果としてキ
ヤパシタ4は放電を開始する。キヤパシタ4が放
電すると変圧器2における電流i3は上昇する。時
刻t1の点からキヤパシタ4の電流の固有の振動の
1/4サイクル離れた時刻t2の点においては(第2
図a)(該振動は位相制御パルスが印加されると
直に立上る)ブリツジ回路網9,9′の負荷22
の0.5Idに等しい全電流は変圧器2の2次巻線3
を通つて流れる。しかしこの瞬間にキヤパシタ4
に印加される電圧U3は最小値であり、キヤ
パシタ4に印加される電圧を超えて2次巻線3に
印加される供給電圧がキヤパシタの充電を開始す
る。2次巻線3の電流は低上昇率で上昇を続け
る。もし純抵抗による振動プロセスの制動が考慮
されなければ、キヤパシタ4における電流の固有
の振動の半サイクルに対応する時刻t3の点におい
て2次巻線3の電流はIdの値に達し、該Idは半導
体変換器1のグループ8,10のブリツジ回路網
9,9′,11,11′の負荷22の全電流であ
る。時刻t3の点においてはキヤパシタ4における
電流の固有の振動の最初の半サイクルの振幅が現
われる。この瞬間キヤパシタ4の充電電流i4
0.5Idの値に到達する。時刻t3の点においては位相
制御パルスは半導体変換器1におけるグループ1
0のブリツジ回路網11,11′の主整流器1
2,15に印加される。この場合においては、ブ
リツジ回路網11,11′の負荷22の電流はt3
の瞬間に変圧器2の2次巻線3を経由して流れ、
一方キヤパシタ4を流れる充電電流は停止し、前
述の負荷22の電流は時刻t3の前に主整流器1
2,13の回路を通過し、また0.5Idに等しい価
を有する。キヤパシタ4における振動電流の中止
のため電子スイツチの整流器7は時刻t3において
カツトオフされチヨーク5はターンオフされる。
At time t 1 the phase control pulses are applied to the main rectifiers 15, 12 of the bridge networks 9, 9' of group 3 and to the rectifier 7 of the electronic switch 6. Since the transformer 2 has an inductive resistance, the current of the load 22 of the bridge network 9, 9', which is half of the total current Id, flows through the capacitor 4. As a result, the capacitor 4 starts discharging. When the capacitor 4 discharges, the current i 3 in the transformer 2 increases. The characteristic oscillation of the current in capacitor 4 from the point of time t1
At time t 2 , which is 1/4 cycle away (second
Figure a) Load 22 of the bridge network 9, 9' (the oscillations rise immediately when the phase control pulse is applied)
The total current equal to 0.5Id of transformer 2's secondary winding 3
flows through. However, at this moment, the capacitor 4
The voltage U 3 , 4 applied to is at a minimum value and the supply voltage applied to the secondary winding 3 exceeding the voltage applied to the capacitor 4 starts charging the capacitor. The current in the secondary winding 3 continues to rise at a low rate of rise. If the damping of the oscillating process by pure resistance is not taken into account, the current in the secondary winding 3 reaches the value of Id at the time t3, which corresponds to the half-cycle of the natural oscillation of the current in the capacitor 4 , and the current in the secondary winding 3 reaches the value of Id. is the total current of the load 22 of the bridge network 9, 9', 11, 11' of the group 8, 10 of the semiconductor converter 1. At the time t 3 the amplitude of the first half cycle of the natural oscillation of the current in the capacitor 4 appears. At this moment, the charging current i 4 of capacitor 4 is
Reach a value of 0.5Id. At time t3 , the phase control pulse is in group 1 in semiconductor converter 1.
0 bridge network 11, 11' main rectifier 1
2 and 15. In this case, the current in the load 22 of the bridge network 11, 11' is t 3
flows through the secondary winding 3 of the transformer 2 at the moment of
On the other hand, the charging current flowing through the capacitor 4 is stopped, and the current of the load 22 mentioned above is changed to the main rectifier 1 before time t3 .
It passes through 2,13 circuits and has a value equal to 0.5Id. Due to the cessation of the oscillating current in the capacitor 4, the rectifier 7 of the electronic switch is cut off at time t3 and the chain 5 is turned off.

供給電圧の半サイクル内において変圧器2の電
流を抑止するため逆順序に従がう各段階が逆行さ
れる。
In order to suppress the current in the transformer 2 within a half cycle of the supply voltage, each step following the reverse order is reversed.

時刻t4の点においては位相制御パルスは半導体
変換器1におけるグループ8のブリツジ回路網
9,9′の導通阻止用整流器21と、主整流器1
3および電子スイツチ6の整流器7に印加され
る。
At time t 4 , the phase-controlled pulse is applied to the conduction-blocking rectifier 21 of the bridge network 9, 9' of group 8 in the semiconductor converter 1 and to the main rectifier 1.
3 and the rectifier 7 of the electronic switch 6.

変圧器2の2次巻線3におけるIdの半分の電流
はキヤパシタ4を流れそれによつてキヤパシタ4
に充電を開始するために2次巻線3を流れる全電
流の半分に等しいグループ8の負荷22の電流は
主整流器12,13を流れる。充電過程における
キヤパシタ4に印加される電圧の上昇は変圧器2
における電流i3(第2図b,c)の急激な降下お
よびキヤパシタ4自身における電流i4の急激な降
下に伴なつて変化する。キヤパシタ4における電
流の固有の振動の1/4サイクル後すなわち時刻t5
の点において、キヤパシタ4の電流i4は0へと降
下する。一方変圧器2における電流i3は0.5Idの値
に降下する。時刻t5においてはキヤパシタ4の電
圧は最大値に達し、2次巻線3の供給電圧値を超
えるので2次巻線3の電流は減少を続ける。キヤ
パシタ4においては逆電流が生じ、キヤパシタ4
は放電を始める。時刻t6すなわち時刻t5から1/4サ
イクル後すなわちキヤパシタ4における電流の固
有の振動の半サイクル後に、変圧器2における電
流i3は強制電流の値に降下するので、キヤパシタ
4は放電し、その両端の電圧は巻線3の電圧の電
流値に到達する。ブリツジ回路網11,11′の
負荷22の電流はそのときまでに2次巻線3から
キヤパシタ4へ移る。時刻t6(第2図a)の点に
おいては位相制御パルスはグループ10のブリツ
ジ回路網11,11′の導通阻止用整流器13と
導通阻止用整流器21へ印加される。ブリツジ回
路網11,11′の角荷22の電流は主整流器1
2,13を通して流れかつキヤパシタ4において
突然降下し、それによつて電子スイツチ6の整流
器7を駆動してカツトオフとする。時刻t5におけ
る点が供給電圧曲線の0と交差する点と一致する
とき、変圧器2の2次巻線における極性の変化す
る電圧によつてこれがなされるためブリツジ回路
網11,11′の主整流器をカツトオフへと駆動
する必要は全くない。
A current half of Id in the secondary winding 3 of the transformer 2 flows through the capacitor 4 and thereby
The current of the loads 22 of group 8 equal to half of the total current flowing through the secondary winding 3 to start charging flows through the main rectifiers 12,13. The voltage increase applied to capacitor 4 during the charging process is caused by transformer 2.
with a sudden drop in the current i 3 (FIG. 2b, c) in the capacitor 4 itself and a sudden drop in the current i 4 in the capacitor 4 itself. After 1/4 cycle of the natural oscillation of the current in capacitor 4, i.e. at time t 5
At the point, the current i 4 in the capacitor 4 drops to zero. Meanwhile, the current i 3 in transformer 2 drops to a value of 0.5Id. At time t5 , the voltage of the capacitor 4 reaches its maximum value and exceeds the supply voltage value of the secondary winding 3, so that the current of the secondary winding 3 continues to decrease. A reverse current occurs in capacitor 4, and capacitor 4
begins to discharge. After the time t 6 , i.e. 1/4 cycle from the time t 5 , i.e. after half a cycle of the natural oscillation of the current in the capacitor 4 , the current i 3 in the transformer 2 drops to the value of the forced current, so that the capacitor 4 is discharged, The voltage across it reaches the current value of the voltage in the winding 3. The current in the load 22 of the bridge network 11, 11' has by then transferred from the secondary winding 3 to the capacitor 4. At time t 6 (FIG. 2a), a phase control pulse is applied to the blocking rectifiers 13 and 21 of the bridge networks 11, 11' of group 10. The current in the square load 22 of the bridge network 11, 11' is connected to the main rectifier 1.
2, 13 and suddenly drops in the capacitor 4, thereby driving the rectifier 7 of the electronic switch 6 to cut-off. When the point at time t 5 coincides with the point where the supply voltage curve intersects 0, this is done by the voltage changing polarity in the secondary winding of the transformer 2, so that the main power of the bridge network 11, 11' is There is no need to drive the rectifier into cutoff.

それ故に、時刻t1,t3において主整流器15,
12へおよび時間t4,t6において導通阻止用整流
器21への位相制御パルスの印加は時間間隔t1
t3以内で変圧器2における電流のなめらかな増加
を時間間隔t4〜t6以内では電流のなめらかな減少
をもたらし、それぞれの該時間間隔はキヤパシタ
4における電流の固有の振動の半サイクルに等し
い。
Therefore, at times t1 and t3 , the main rectifier 15,
12 and to the conduction-blocking rectifier 21 at times t 4 and t 6 during the time interval t 1 to
within t 3 a smooth increase in the current in the transformer 2 and within the time interval t 4 to t 6 a smooth decrease in the current, each such time interval being equal to half a cycle of the natural oscillation of the current in the capacitor 4. .

供給電圧の他の半サイクルの間、位相制御パル
スは同様な方法でブリツジ回路網9,9′,1
1,11′の主整流器13,14へ、導通阻止用
整流器20へおよび電子スイツチ6の整流器7へ
印加される。
During the other half-cycle of the supply voltage, the phase control pulses are applied to the bridge network 9, 9', 1 in a similar manner.
1, 11' to the main rectifiers 13, 14, to the conduction blocking rectifier 20 and to the rectifier 7 of the electronic switch 6.

半導体変換器1の出力電圧値を調節するため
に、位相制御パルスが主整流器12,15に印加
されるその時刻は供給電圧の半サイクルの開始点
へと位相位置を変化する(第3図a,b,c)。
In order to adjust the output voltage value of the semiconductor converter 1, the time at which a phase control pulse is applied to the main rectifiers 12, 15 changes the phase position to the start of a half cycle of the supply voltage (Fig. 3a). , b, c).

電気車輌および牽引回路網(図示されていな
い)の電力特性を改善するため、位相制御パルス
が導通阻止用整流器21へ印加されたその時刻が
位相において供給電圧の半サイクルの終端から半
サイクルの中心へ、すなわち供給電圧の半サイク
ルの第2半分の期間内へと変位される。
In order to improve the power characteristics of the electric vehicle and traction network (not shown), the time at which the phase control pulse is applied to the conduction blocking rectifier 21 is within the phase range from the end of the half cycle to the center of the half cycle of the supply voltage. , ie within the second half of the supply voltage half cycle.

電気車輌の回生制動の間半導体変換器1のイン
パータ動作を提供するためにはすべての整流器1
2,13,14,15,20,21は制御できる
ものでなければならず、調節と制御は整流モード
と同じ方法で行なわれる。
All rectifiers 1 are used to provide inverter operation of the semiconductor converter 1 during regenerative braking of electric vehicles.
2, 13, 14, 15, 20, 21 must be controllable, and adjustment and control are done in the same way as in commutation mode.

第4図は、インバータモードで動作している第
1図の半導体変換器1の場合において位相制御パ
ルスの異なつた位相における一次電流i3およびキ
ヤパシタ4の電流i4と共に変圧器2の2次巻線3
に印加されている電圧の変化を説明する。
FIG. 4 shows the secondary winding of the transformer 2 together with the primary current i 3 and the current i 4 of the capacitor 4 at different phases of the phase control pulses in the case of the semiconductor converter 1 of FIG. 1 operating in inverter mode. line 3
Explain the changes in the voltage applied to.

変換器1はインバータモードにおいては次の方
法で調節される。ここで位相制御パルスは、時刻
t1,t2において変換器1のグループ8,10にお
けるブリツジ回路網9,9′,11,11′の主整
流器12,15に交番的に印加され、それによつ
て負荷22の回路を交流電源幹線(図示されてい
ない)から分離する。位相制御パルスは、ブリツ
ジ回路網9,9′11,11′の導通阻止用整流器
20,21へ時刻t3,t4において印加され、この
ことは常に供給電圧の半サイクルの開始部分にお
いて行なわれる。それぞれの時間間隔t1〜t2およ
びt3〜t4は、キヤパシタ4における電流の固有の
振動の半サイクルに等しい間持続するということ
に注意すること。
The converter 1 is regulated in the following manner in inverter mode. Here the phase control pulse is
t 1 , t 2 are applied alternately to the main rectifiers 12 , 15 of the bridge networks 9 , 9 ′, 11 , 11 ′ in the groups 8 , 10 of the converter 1 , thereby alternating the circuit of the load 22 with an AC power supply. Separate from main line (not shown). Phase control pulses are applied to the conduction-blocking rectifiers 20, 21 of the bridge network 9, 9'11, 11' at times t3 , t4 , always at the beginning of a half cycle of the supply voltage. . Note that each time interval t 1 -t 2 and t 3 -t 4 lasts for a period equal to half a cycle of the natural oscillation of the current in the capacitor 4.

それ故に、インバータモードの間、ブリツジ回
路網9,9′,11,11′の主整流器14,15
は供給電圧の半サイクルの開始部分において常に
カツトオフへと駆動され、すなわち、負荷22を
構成しかつこのモードにおいては発電機として動
作する牽引電動機(図示されていない)は位相制
御に従う時間にはブリツジ回路網9,9′,1
1,11′の主整流器12,13の回路において
電流が開閉される。
Therefore, during the inverter mode, the main rectifiers 14, 15 of the bridge network 9, 9', 11, 11'
is always driven into cut-off at the beginning of a half-cycle of the supply voltage, i.e. the traction motor (not shown), which constitutes the load 22 and operates as a generator in this mode, is not bridged at times subject to phase control. Circuit network 9, 9', 1
The current is switched on and off in the circuit of main rectifiers 12 and 13 of 1 and 11'.

変換器1の出力電圧を減少および増加するた
め、位相制御パルスがブリツジ回路網9,9′,
11,11′の主整流器14,15に印加されて
いるとき時刻t1およびt2における点は、第4図
a、b、cにおける矢印によつて示されるように
それぞれ供給電圧の半サイクルの開始部分および
終了部分へ変位する。
To reduce and increase the output voltage of the converter 1, phase control pulses are applied to the bridge network 9, 9',
11, 11' to the main rectifiers 14, 15, the points at times t 1 and t 2 correspond to half a cycle of the supply voltage, respectively, as indicated by the arrows in FIG. 4a, b, c. Displace to the start and end parts.

変換器1を調節する前述の方法は、進み力率の
使用によつて特性づけられるインバータモードを
提供する。
The described method of regulating the converter 1 provides an inverter mode characterized by the use of a leading power factor.

本発明の他の一つの実施例に従い、前述の開示
された方法はブリツジ回路網9,11をそれぞれ
合体したグループ8,10(第5図)を具備する
半導体変換器1に応用される。各ブリツジ回路網
は1本の全制御された腕を有する。2次巻線3の
タツプAに接続されているブリツジ回路網9の腕
は主整流器14、導通阻止用整流器20および回
路19を有する。ブリツジ回路網9の残りの腕は
主整流器12,13,15に合体する。2次巻線
3の出力Aに接続されているブリツジ回路網11
の腕は主整流器15、導通阻止用整流器21およ
び回路16を有し、一方ブリツジ回路網11の残
りの腕は主整流器12,13,14と合体する。
According to another embodiment of the invention, the method disclosed above is applied to a semiconductor converter 1 comprising groups 8, 10 (FIG. 5) incorporating bridge networks 9, 11, respectively. Each bridge network has one fully controlled arm. The arm of the bridge network 9 connected to tap A of the secondary winding 3 has a main rectifier 14, a conduction-blocking rectifier 20 and a circuit 19. The remaining arms of bridge network 9 combine into main rectifiers 12, 13, 15. Bridge network 11 connected to output A of secondary winding 3
arm has a main rectifier 15, a conduction-blocking rectifier 21 and a circuit 16, while the remaining arms of bridge network 11 are combined with main rectifiers 12, 13, 14.

前述の開示された方法はまた、それぞれ単一の
全制御された腕を有するグループ8,10のブリ
ツジ回路網9,11(第6図)を備える半導体変
換器1において実現される。2次巻線3のタツプ
Aに接続されているブリツジ回路網9の腕は主整
流器14、導通阻止用整流器20および回路16
を有する。ブリツジ回路網9の残りの腕は主整流
器12,13,15と合体する。2次巻線3のタ
ツプAに接続されているブリツジ回路網11の腕
は主整流器15、導通阻止用整流器21および回
路16を有する。ブリツジ回路網11の残りの腕
は主整流器12,13,14と合体する。
The previously disclosed method is also realized in a semiconductor converter 1 comprising bridge networks 9, 11 (FIG. 6) in groups 8, 10, each with a single fully controlled arm. The arm of the bridge network 9 connected to tap A of the secondary winding 3 includes a main rectifier 14, a conduction blocking rectifier 20 and a circuit 16.
has. The remaining arms of bridge network 9 are combined with main rectifiers 12, 13, 15. The arm of the bridge network 11 connected to tap A of the secondary winding 3 has a main rectifier 15, a conduction-blocking rectifier 21 and a circuit 16. The remaining arms of bridge network 11 are combined with main rectifiers 12, 13, 14.

第4図および第5図の半導体変換器1の調節は
前述の方法と同様な方法で達成される。
Adjustment of the semiconductor transducer 1 of FIGS. 4 and 5 is achieved in a manner similar to that described above.

電気車輌および特に幹線用電気機関車が動作し
ているとき、使用された電気装置の部分的損傷に
起因する非常時に類似した強制動作モードが起り
得る。このような事態は次のようであろう。すな
わち1個のブリツジ回路網における一つの整流器
が欠陥をもつ場合、一つの牽引電動機が欠陥をも
つ場合等である。結果として変換器の動作中のブ
リツジ回路網は、もし奇数個ならば、等しい負荷
を有する二つの部分へ変換器を二分することが必
要である条件と相容れない。これを避けるため、
欠点のあるブリツジ回路網と一諸に、変換器のブ
リツジ回路網の他の一つのグループに属している
正常なブリツジ回路網を切離すことが可能であ
る。このようにして利用できる電気装置は最大範
囲に使用することはできず電気車輌の牽引力を減
少させる。
When electric vehicles and especially mainline electric locomotives are in operation, forced operating modes similar to emergencies can occur due to partial damage to the electrical equipment used. Such a situation would be as follows. That is, if one rectifier in one bridge network is defective, one traction motor is defective, etc. As a result, the bridge network during operation of the converter, if odd in number, is incompatible with the condition that it is necessary to bisect the converter into two parts with equal loads. To avoid this,
Together with the defective bridge network, it is possible to disconnect a normal bridge network that belongs to another group of bridge networks of the converter. The electrical equipment available in this way cannot be used to its maximum extent and reduces the traction power of the electric vehicle.

後者の場合では、この開示された方法は、それ
ぞれ並列に接続された負荷28を有する5個の単
相ブリツジ回路網23,24,25,26,27
を具備する半導体変換器1(第7図)の援助を得
て実現される。変換器1に利用できるブリツジ回
路網の数は任意でよい。それぞれのブリツジ回路
網23,24,25,26,27は2個の制御腕
と2個の全制御腕を有する。前述のブリツジ回路
網の任意の一つの回路網の制御腕は主整流器2
9,30と合体する。前述のブリツジ回路網の任
意の一つの回路網の全制御腕は主整流器31,3
2導通阻止用整流器33,34および回路16を
具備する。
In the latter case, the disclosed method uses five single-phase bridge networks 23, 24, 25, 26, 27, each with a load 28 connected in parallel.
This is realized with the aid of a semiconductor converter 1 (FIG. 7) comprising: Any number of bridge networks can be used in the converter 1. Each bridge network 23, 24, 25, 26, 27 has two control arms and two total control arms. The control arm of any one of the aforementioned bridge networks is the main rectifier 2.
Combines with 9,30. The entire control arm of any one of the aforementioned bridge networks is connected to the main rectifier 31,3.
2 conduction blocking rectifiers 33, 34 and a circuit 16.

半導体変換器1は、位相制御パルスが主整流器
31に、その後変換器1の一つのブリツジ回路網
の導通阻止用整流器33に交番的に印加されるよ
うに制御される。第8図は2次巻線3の電圧の変
化、2次巻線3における電流i3の変化およびキヤ
パシタ4のおける電流i4の変化を示す。位相制御
パルスがブリツジ回路網23の主整流器31,3
2へ印加されその後ブリツジ回路網23の導通阻
止用整流器33,32に印加されたその時点にお
いて、位相制御パルスは電子スイツチ6の整流器
7へ印加される。第8図は位相制御パルスの交番
的印加は、導通阻止用整流器33,34に対する
供給電圧の半サイクルの第2半分の間と同様ブリ
ツジ回路網23,24,25,26,27の主整
流器31,32に対する供給電圧の半サイクルの
間等しい時間間隔で達成されるということを示
す。位相制御パルスが第1のブリツジ回路網23
の主整流器31,32に印加されたときと第2の
ブリツジ回路網24の主整流器31,32に印加
されたときの時間間隔t1〜t2(第8図)と、位相
制御パルスが最後から2番目のブリツジ回路網2
6の主整流器31,32に印加されたときと、最
後のブリツジ回路網27の主整流器31,32に
印加されたときの時間間隔t4〜t5は互に等しくそ
の値はキヤパシタ4における電流の固有の振動の
半サイクルの2/3にそれぞれ等しい。位相制御パ
ルスがブリツジ回路網24および25,25およ
び26の主整流器31,32へ、第2のブリツジ
回路網24で開始し終りから2番目のブリツジ回
路網26で終るよう印加される間の中間の時間間
隔t2〜t3,t3〜t4(第8図)はまた互に等しくその
値はキヤパシタ4における電流の固有の振動の半
サイクルの1/3にそれぞれ等しい。
The semiconductor converter 1 is controlled in such a way that phase control pulses are applied alternately to the main rectifier 31 and then to the blocking rectifier 33 of one of the bridge networks of the converter 1. FIG. 8 shows the variation of the voltage in the secondary winding 3, the variation in the current i 3 in the secondary winding 3 and the variation in the current i 4 in the capacitor 4. The phase control pulses are connected to the main rectifiers 31, 3 of the bridge network 23.
2 and then applied to the conduction-blocking rectifiers 33, 32 of the bridge network 23, the phase control pulse is applied to the rectifier 7 of the electronic switch 6. FIG. 8 shows that the alternating application of phase control pulses is applied to the main rectifier 31 of the bridge network 23, 24, 25, 26, 27 as well as during the second half of the half cycle of the supply voltage to the conduction blocking rectifiers 33, 34. , 32 at equal time intervals during a half cycle of the supply voltage. The phase control pulse is connected to the first bridge network 23.
and the time interval t 1 to t 2 (FIG. 8) between when the pulse is applied to the main rectifiers 31 and 32 of the second bridge network 24 and when the phase control pulse is applied to the main rectifiers 31 and 32 of the second bridge network 24. The second bridge network 2 from
The time intervals t 4 to t 5 when the voltage is applied to the main rectifiers 31 and 32 of the bridge network 6 and when it is applied to the main rectifiers 31 and 32 of the last bridge network 27 are equal to each other, and their values are equal to the current in the capacitor 4. each equal to 2/3 of a half cycle of natural vibration. Intermediately between the phase control pulses being applied to the main rectifiers 31, 32 of the bridge networks 24 and 25, 25 and 26 starting in the second bridge network 24 and ending in the penultimate bridge network 26 The time intervals t 2 -t 3 and t 3 -t 4 (FIG. 8) are also mutually equal and their value is each equal to one-third of the half cycle of the natural oscillation of the current in the capacitor 4.

供給電圧の半サイクルの第2半分の間、位相制
御パルスは第1および第2のブリツジ回路網2
3,24の導通阻止用整流器33,34へ、その
後最後から2番目および最後のブリツジ回路網2
6,27の導通阻止用整流器へ、キヤパシタ4に
おける電流の固有の振動の半サイクルの2/3に等
しい時間間隔t6〜t7をもつて交番的に印加され
る。位相制御パルスが中間のブリツジ回路網2
5,26の導通阻止用整流器33,34に印加す
る時間間隔t7〜t8,t8〜t9(第8図)もまた互に等
しくその値はそれぞれキヤパシタ4における電流
の固有の振動の半サイクルの1/3である。電流i3
(第8図)は、時刻t1からt5迄の時間隔の間変圧器
を通過するとき変圧器2においてなめらかに立上
り、時刻t6からt10の時間間隔の間変圧器2におい
てなめらかに減衰する。該時間間隔は接合点にお
いて電流の時間的変化率が互に等しくなる時刻
t2,t3,t4,t5,t6,t7,t8のとき個々の1サイク
ル曲線K−K,−,m−m,P−Pを接合し
て急激なサージを発生しない。
During the second half of the supply voltage half cycle, the phase control pulses are applied to the first and second bridge networks 2.
3, 24 to the conduction blocking rectifiers 33, 34, then to the penultimate and last bridge network 2
6 and 27 are applied alternately with a time interval t 6 to t 7 equal to 2/3 of the half cycle of the natural oscillation of the current in the capacitor 4 . Bridge network 2 with intermediate phase control pulse
The time intervals t 7 to t 8 and t 8 to t 9 (FIG. 8) applied to the conduction blocking rectifiers 33 and 34 of 5 and 26 are also equal and their values correspond to the natural oscillations of the current in the capacitor 4, respectively. It is 1/3 of a half cycle. current i 3
(Fig. 8) rises smoothly in transformer 2 as it passes through the transformer during the time interval from time t 1 to t 5 , and rises smoothly in transformer 2 during the time interval from time t 6 to t 10 . Attenuate. The time interval is the time when the temporal rate of change of the current at the junction becomes equal to each other.
At t 2 , t 3 , t 4 , t 5 , t 6 , t 7 , t 8 , individual one-cycle curves K-K, -, mm, P-P are joined to prevent sudden surges. .

変換器1が3式のブリツジ回路網を有する特定
な場合においては、前述のプロセスは、キヤパシ
タ4における電流の固有の振動の半サイクルの2/
3にそれぞれの値が達する二つの等しい時間間隔
内で起る。4式のブリツジ回路網を利用する場合
は、キヤパシタ4における電流の固有の振動の半
サイクルの1/3に等しい1個の中間の時間間隔が
利用される。
In the particular case where the transducer 1 has a three-way bridge network, the above-mentioned process can be carried out for 2/2 of the half cycle of the natural oscillation of the current in the capacitor 4.
3 occurs within two equal time intervals in which each value is reached. When using a 4-type bridge network, one intermediate time interval equal to 1/3 of the half cycle of the natural oscillation of the current in the capacitor 4 is used.

ブリツジ回路網の数がn式である一般の場合に
おいては(n−1)個の中間の時間間間隔があ
る。
In the general case where the number of bridge networks is n, there are (n-1) intermediate time intervals.

前述の開示された方法は、2次巻線3が中間点
35を有する変圧器2から給電される半導体変換
器1(第9図)の援助によつて実現される。該半
導体変換器1もまた不規則に牽引電動機および平
滑用リアクトル(図示されていない)を接続して
いる共通負荷37を接続する単相ブリツジ回路網
36を具備する。ここでは、2次巻線3は2個の
等しい部分38,39に分割されている。2次巻
線3に並列に接続されているキヤパシタ4は2個
の等しい部分40,41に分割される。ブリツジ
回路網36は中間点が全2次巻線に連結されてい
る2個の脚部42,43および中間点が2次巻線
3とキヤパシタ4の中間点35に連結されている
第3の脚部44を有する。脚部42,43はそれ
ぞれ全制御された2本の腕を有する。脚部42,
43の一つの腕は主整流器45、導通阻止用整流
器46および回路16を具備する。脚部42,4
3の他の腕は主整流器47、導通阻止用整流器4
8および回路16を具備する。脚部44の腕は制
御された腕で主整流器49,50を具備する。調
節の期間中は前述の場合のように第1図の半導体
変換器1と同様な電磁現象が、位相制御パルスが
時刻t1(第10図a)において、変圧器2の半分
の巻線39を含む負荷37の電流の通路を形成す
る脚部43,44の主整流器45,50へ印加す
ることを除いて前述の半導体変換器1において行
なわれる。半分の巻線38,39およびキヤパシ
タ40,41における電流の固有の振動のため
に、2次巻線3を通る電流は、キヤパシタ4にお
ける電流の固有の振動の半サイクルに等しい時間
間隔によつて時刻t1から離れている時刻t2におい
て負荷37の合計電流に対応するi3の値(第10
図b)に到達する。時刻t2(第10図a)の点に
おいては、位相制御パルスは全2次巻線3を含む
負荷37の電流に対する通路を形成する脚部42
の主整流器47に印加される。
The previously disclosed method is realized with the aid of a semiconductor converter 1 (FIG. 9) whose secondary winding 3 is fed from a transformer 2 with an intermediate point 35. The semiconductor converter 1 also comprises a single-phase bridge network 36 connecting a common load 37 which randomly connects a traction motor and a smoothing reactor (not shown). Here, the secondary winding 3 is divided into two equal parts 38, 39. The capacitor 4, which is connected in parallel to the secondary winding 3, is divided into two equal parts 40, 41. The bridge network 36 has two legs 42, 43 whose midpoints are connected to all the secondary windings and a third leg whose midpoints are connected to the midpoint 35 of the secondary winding 3 and the capacitor 4. It has leg portions 44. Each leg 42, 43 has two fully controlled arms. leg portion 42,
One arm of 43 comprises a main rectifier 45, a conduction blocking rectifier 46 and a circuit 16. Legs 42, 4
The other arm of 3 is the main rectifier 47 and the rectifier 4 for blocking conduction.
8 and a circuit 16. The arms of leg 44 are controlled arms and include main rectifiers 49,50. During the adjustment, as in the previous case, electromagnetic phenomena similar to those of the semiconductor converter 1 of FIG. This is done in the semiconductor converter 1 described above, except that the legs 43, 44 form a path for the current of the load 37 containing the current to be applied to the main rectifiers 45, 50. Due to the natural oscillations of the current in the half windings 38, 39 and the capacitors 40, 41, the current through the secondary winding 3 is reduced by a time interval equal to half a cycle of the natural oscillation of the current in the capacitor 4. The value of i 3 ( 10th
Figure b) is reached. At the time t 2 (FIG. 10a), the phase control pulse passes through the leg 42 forming a path for the current in the load 37 including all secondary windings 3.
is applied to the main rectifier 47 of .

同様な方法で変圧器2における電流は、位相制
御パルスが半分の巻線39を負荷37から分離す
るために脚部43の導通阻止用整流器46へ印加
するとき、供給電圧の半サイクルの第2半分の間
抑止される。このことは、キヤパシタ4における
電流の固有の振動の半サイクル以上の時間間隔に
よつて供給電圧の0へ移る点を前進させる時刻t4
において行なわれる。キヤパシタ4における電流
の固有の振動の半サイクルに等しい期間の後、位
相制御パルスは時刻t4において脚部42の導通阻
止用整流器48へ印加されその結果全2次巻線は
負荷37から非接続とされる。第10図a,b,
c,d,eは全2次巻線3における電流i3および
キヤパシタ4における電流i4と同様全2次巻線の
電圧U3および半分の巻線38,39における電
流i38,i39の時間的変化を示す。
In a similar manner, the current in the transformer 2 is increased during the second half cycle of the supply voltage when a phase control pulse is applied to the blocking rectifier 46 of the leg 43 to isolate the half winding 39 from the load 37. Depressed for half a period. This advances the point of transition to zero of the supply voltage by a time interval of more than half a cycle of the natural oscillation of the current in the capacitor 4 at the time t 4
It will be held in After a period equal to half a cycle of the natural oscillation of the current in the capacitor 4, a phase control pulse is applied to the conduction-blocking rectifier 48 of the leg 42 at time t4 so that the entire secondary winding is disconnected from the load 37. It is said that Figure 10 a, b,
c, d, e are the current i 3 in the entire secondary winding 3 and the current i 4 in the capacitor 4, as well as the voltage U 3 in the entire secondary winding and the currents i 38 , i 39 in half the windings 38, 39 . Shows changes over time.

電流i3は半分の巻線38,39における電流
i38,i39の半分の和であり、一方i4は、全2次巻線
に連結され40,41の二部分を具備する等価な
キヤパシタ4における電流の合計である。
The current i 3 is the current in half windings 38, 39
is the sum of the halves of i 38 , i 39 , while i 4 is the sum of the currents in an equivalent capacitor 4 connected to all secondary windings and comprising two parts 40, 41.

第10図における波形U3とi3は第1図の変換器
1に対する第3図a,bに示された波形と類似し
ている。第11図は整流モードにおける整流器4
5,46,47,48,49,50の一連の動作
を示し、第12図は変換器1のインバータモード
について同様に示す。
Waveforms U 3 and i 3 in FIG. 10 are similar to the waveforms shown in FIGS. 3a, b for transducer 1 of FIG. 1. Figure 11 shows the rectifier 4 in rectification mode.
5, 46, 47, 48, 49, and 50, and FIG. 12 similarly shows the inverter mode of the converter 1.

第10図における曲線は半分の巻線38,39
の間に理想的な磁気結合があつた場合の適用であ
り、これは巻線間に失われる磁束が全くないこと
を意味する。
The curves in Figure 10 are half windings 38, 39
This applies when there is ideal magnetic coupling between the windings, which means that no magnetic flux is lost between the windings.

しかし実用的な鉄道用変圧器においては「半一
巻線―キヤパシタ」回路に有用な磁束の損失すな
わち誘導性抵抗が整流器が導通となるとき起る過
渡現象を短期間に迅速に減衰させる。
However, in practical railroad transformers, the loss of magnetic flux or inductive resistance available in the "half-turn-capacitor" circuit quickly damps out the transients that occur when the rectifier becomes conductive for a short period of time.

良好な磁気結合の場合この現象は電圧U3およ
び電流i3に表わされた基本曲線に影響しない。
In the case of good magnetic coupling, this phenomenon does not affect the basic curves represented by voltage U 3 and current i 3 .

今日の整流―インバータ変換器の変圧器の巻線
においてはその整流器がスイツチされるとき短絡
条件は永続的なものとして生ずるということが知
られている。この有害な効果を減少するため半導
体変換器1は開示された方法に従い次の方式で制
御される。供給電圧の曲線が0を横切るとき一瞬
導通開始し、負荷22(第9図)の電流はグルー
プ8のブリツジ回路網9,9′の整流器14,1
5を通つて流れかつグループ10のブリツジ回路
網11,11′の整流器14,15を通つて流れ
る。供給電圧の曲線U3が0を横切るとき(第1
3図)位相制御パルスはブリツジ回路網9,9′
の主整流器12,15に対して位相制御パルスを
印加すると同時に同じブリツジ回路網の逆相の腕
における導通阻止用整流器20へ印加される。こ
の場合において負荷22の電流はスイツチングキ
ヤパシタ17に印加される電圧の動作のもと整流
器14,15に合体している回路からキヤパシタ
17、チヨーク18および導通阻止用整流器20
を具備する回路へと切換えられる。2次巻線3に
印加されている電圧は上昇するので(整流器14
は既にカツトオフになつている)角荷電流はキヤ
パシタ4と2次巻線3と合体した回路へと転移さ
れ、同時にスイツチングキヤパシタ17はダイオ
ード19を経由して2次巻線3から供給を受けて
再び充電される。前述の振動的プロセスは2次巻
線およびキヤパシタ4において、キヤパシタ4に
おける電流の固有の振動の周波数をもつて生ず
る。時刻t2(第13図)において位相制御パルス
はグループ10のブリツジ回路網11,11′の
主整流器12,15(第1図)へ印加されその結
果グループ10のブリツジ回路網11,11′の
負荷22の電流は整流器14,15から整流器1
2,15へと転移される。
It is known that in the transformer windings of modern rectifier-inverter converters, a short circuit condition permanently occurs when the rectifier is switched on. In order to reduce this harmful effect, the semiconductor converter 1 is controlled in accordance with the disclosed method in the following manner. When the supply voltage curve crosses 0, conduction begins momentarily and the current in the load 22 (FIG. 9) flows through the rectifiers 14, 1 of the bridge network 9, 9' of group 8.
5 and through the rectifiers 14, 15 of the bridge networks 11, 11' of group 10. When the curve U 3 of the supply voltage crosses 0 (first
Figure 3) The phase control pulse is connected to the bridge network 9, 9'.
A phase control pulse is applied to the main rectifiers 12, 15 of the same bridge network at the same time as the conduction blocking rectifier 20 in the opposite phase arm of the same bridge network. In this case, the current in the load 22 is transferred from the circuit connected to the rectifiers 14 and 15 to the capacitor 17, the choke 18 and the conduction blocking rectifier 20 under the action of the voltage applied to the switching capacitor 17.
The circuit is switched to a circuit equipped with the following. Since the voltage applied to the secondary winding 3 increases (rectifier 14
(already cut off) is transferred to the circuit combining the capacitor 4 and the secondary winding 3, and at the same time the switching capacitor 17 receives the supply from the secondary winding 3 via the diode 19. It will be charged again. The aforementioned oscillatory process occurs in the secondary winding and in the capacitor 4 with a frequency of natural oscillation of the current in the capacitor 4. At time t 2 (FIG. 13), a phase control pulse is applied to the main rectifiers 12, 15 (FIG. 1) of the bridge networks 11, 11' of group 10, so that the The current of the load 22 is transferred from the rectifiers 14 and 15 to the rectifier 1.
Transferred to 2,15.

それ故に位相制御パルスの、ブリツジ回路網
9,9′の逆相の腕の導通阻止用整流器20への
印加および同時に主整流器12,15への印加
は、整流器12,14によつて2次巻線3の短絡
を除去するという条件を提供する。
The application of the phase control pulses to the conduction-blocking rectifiers 20 of the anti-phase arms of the bridge network 9, 9' and at the same time to the main rectifiers 12, 15 is therefore carried out by the rectifiers 12, 14 by means of the secondary windings. Provides the condition that the short circuit in line 3 is eliminated.

時刻t2の点(第13図)以後、2次巻線3の供
給電圧によつて影響されるとき、負荷22(第1
図)の電流は整流器12,15を通つて流れる。
From the point of time t 2 (FIG. 13) onwards, the load 22 (first
The current shown in FIG. 1 flows through rectifiers 12 and 15.

供給電圧の第2半サイクルの間同様な現象が行
なわれる。時刻t1′の点(第13図)において、
供給電圧曲線が0を通過するとき、位相制御パル
スは2次巻線3の短絡を除去するため主整流器1
3,14およびグループ10のブリツジ回路網1
1,11′の逆相の導通阻止用整流器21に印加
される。時刻t2′の点においては位相制御パルス
はグループ8の主整流器13,14に印加され
る。
A similar phenomenon takes place during the second half cycle of the supply voltage. At the time t 1 ' (Fig. 13),
When the supply voltage curve passes through 0, the phase control pulse is applied to the main rectifier 1 to eliminate the short circuit in the secondary winding 3.
3, 14 and group 10 bridge network 1
The voltage is applied to the conduction blocking rectifiers 21 of opposite phases 1 and 11'. At time t 2 ', the phase control pulse is applied to the main rectifiers 13, 14 of group 8.

キヤパシタ4における基本の振動電流は、キヤ
パシタ4における電流の固有の振動の電流と電圧
に対する初期の0の条件のもとでは停止する。ス
イツチングの間の時間間隔の期間中負荷22の合
計電流に対応する電流は変圧器2および牽引回路
(図示されていない)に流れ込む。ブリツジ回路
網9,9′,11,11′の整流器は与えられた手
順で制御されるので変圧器2の巻線3および転流
間隔の間牽引回路においては電流の変化はない。
The fundamental oscillating current in the capacitor 4 stops under the initial zero condition for the current and voltage of the natural oscillation of the current in the capacitor 4. During the time interval between switching, a current corresponding to the total current of the load 22 flows into the transformer 2 and the traction circuit (not shown). The rectifiers of the bridge network 9, 9', 11, 11' are controlled in a given sequence so that there is no change in the current in the winding 3 of the transformer 2 and in the traction circuit during the commutation interval.

最後に述べた条件は単一の牽引回路から給電さ
れた電気車輌の多くのユニツトの並列運転の場合
においては厳密には満足できない。各キヤパシタ
4における電流の固有の振動の周波数は鉄道変電
所の給電線において一つのユニツトの位置によつ
て異なつた大きさとなり、またこのことは、ユニ
ツトは他のユニツトに関する転流間隔の間に特に
電動機の電圧の制御の異なつた角度において、転
流されるという事実のためである。
The last mentioned condition cannot be strictly satisfied in the case of parallel operation of many units of an electric vehicle fed from a single traction circuit. The frequency of the natural oscillations of the current in each capacitor 4 will be of different magnitude depending on the position of one unit in the feeder of a railway substation, and this also means that a unit will be oscillated during commutation intervals with respect to other units. This is especially due to the fact that the motor voltage is commutated at different angles of control.

前述の場合は整流器の転流の終において必然的
に普通の電気車輌の場合変圧器の巻線の短絡を伴
なうので増大した周波数における電流振動は牽引
回路のある部分で可能である。
Current oscillations at increased frequencies are possible in certain parts of the traction circuit, since the aforementioned case necessarily involves a short-circuit of the transformer windings in the case of ordinary electric vehicles at the end of the commutation of the rectifier.

半導体変換器1を制御する開示された方法に従
つて変圧器2における電流i3(第2図)は転流間
隔τ,τ(第14図)においてなめらかに立
上りそして下る、一方変換器1の負荷22の合計
電流に対応する電流は前述の時間間隔の期間中
(転流間隔)牽引回路および変圧器2に流入す
る。
According to the disclosed method of controlling the semiconductor converter 1, the current i 3 (FIG. 2) in the transformer 2 rises and falls smoothly in the commutation intervals τ 1 , τ 2 (FIG. 14), while the converter A current corresponding to the total current of one load 22 flows into the traction circuit and into the transformer 2 during the aforementioned time interval (commutation interval).

もし時刻t1において電流が同じ牽引回路から給
電されている他の一つの電気車輌に属する変換器
へと転流されると、電流変化が与えられた電気車
輌に生ずる。完全な転流間隔内でこの電流変化を
除くためキヤパシタ4の回路は、第14図に示す
ような変化を減少させる動作をするチヨーク5を
提供する。これのため供給電圧の半サイクルごと
に位相制御パルスが第1に重要な主整流器12,
15(第1図)へ、同時に両方向にチヨーク5を
分路することに用いられる電子スイツチ6の整流
器8へ印加される。供給電圧の半サイクルの第2
半分の間、位相制御パルスは第1に重要な導通阻
止用整流器20,21へ、同時に電子スイツチ6
の整流器7へ印加される。結果として転流間隔τ
,τ(第14図)の間チヨーク5は電子スイ
ツチ6の導通状態にある整流器7によつて分路さ
れ、それによつて変換器1で行なわれる制御と調
節動作を妨げることができない。電子スイツチ6
の整流器7に印加される位相制御パルスの幅は、
位相制御パルスが変換器1の主整流器14,15
および導通阻止用整流器20,21の双方に最初
と最後に印加された時間間隔以上でなければなら
ないことを注意すべきである。
If at time t 1 the current is diverted to a converter belonging to another electric vehicle that is powered from the same traction circuit, a current change occurs in the given electric vehicle. In order to eliminate this current variation within a complete commutation interval, the circuit of capacitor 4 provides a yoke 5 which operates to reduce the variation as shown in FIG. For this purpose, the main rectifier 12, in which a phase control pulse is of primary importance every half cycle of the supply voltage,
15 (FIG. 1) to the rectifier 8 of the electronic switch 6, which is used to shunt the chain 5 in both directions simultaneously. The second half cycle of the supply voltage
During the half, the phase control pulses are passed to the primary conduction-blocking rectifiers 20, 21 and at the same time to the electronic switch 6.
is applied to the rectifier 7. As a result, the commutation interval τ
1 , τ 2 (FIG. 14), the chain 5 is shunted by the conducting rectifier 7 of the electronic switch 6, so that the control and regulating operations carried out in the converter 1 cannot be disturbed. electronic switch 6
The width of the phase control pulse applied to the rectifier 7 is
The phase control pulse is transmitted through the main rectifiers 14 and 15 of the converter 1.
It should be noted that the time interval must be greater than or equal to the time interval between the first and last application of both conduction blocking rectifiers 20, 21.

各転流間隔の終において電子スイツチ6の整流
器7は自発的にカツトオフへと駆動され、チヨー
ク5はキヤパシタ4の回路にとり込まれる。それ
によつて変圧器2および他の一つの電気車輌の並
列運転から導かれる牽引回路における電流の不要
な振動の発生を除く。
At the end of each commutation interval, the rectifier 7 of the electronic switch 6 is spontaneously driven into cut-off and the choke 5 is integrated into the circuit of the capacitor 4. This eliminates the occurrence of unnecessary oscillations of the current in the traction circuit resulting from the parallel operation of the transformer 2 and one other electric vehicle.

前述の開示された方法は、電気車輌に対し0.95
以上の力率を提供しかつ変換器の整流器を転流す
るとき変圧器巻線の短絡を除去することを可能に
する。これは必然的に自発的転流を行なう今日の
電気車輌に関する条件である。このことは牽引回
路において誘導効果のため2倍または3倍の電圧
損失の減少を確保しかつ通信線路における牽引回
路の妨害動作の3倍または4倍の減少を確保す
る。
The above-mentioned disclosed method has a 0.95
Provides a power factor above and makes it possible to eliminate short circuits in the transformer windings when commutating the rectifier of the converter. This is a condition for today's electric vehicles, which necessarily carry out spontaneous commutation. This ensures a two- or three-fold reduction in voltage losses due to inductive effects in the traction circuit and a three- or four-fold reduction in the disturbance behavior of the traction circuit in the communication line.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明により提案された方法を実現す
るため設計された整流器ブリツジ回路網の2組を
有する半導体変換器の第1の実施例の回路図であ
り、第2図のa,b,cは本発明による中間の調
節段階において、整流モードで動作中の半導体変
換器の要素における電圧および電流の時間的変化
を示し、第3図のa,b,cは本発明による最初
および最後の調節段階において、整流モードで動
作中の半導体変換器の要素における電圧および電
流の時間的変化を示し、第4図のa,b,cは本
発明によるインバータモードで動作中の半導体変
換器の要素における電圧および電流の時間的変化
を示し、第5図は本発明により提案された方法を
実現するため設計された整流器ブリツジ回路網の
2組を有する半導体変換器の第2の実施例の回路
図であり、第6図は本発明により提案された方法
を実現するため設計された整流器ブリツジ回路網
の2組を有する半導体変換器の第3の実施例の回
路図であり、第7図は本発明による複数個の整流
器ブリツジ回路網を有する半導体整流器の回路図
であり、第8図のa,b,cは本発明による第7
図の半導体変換器の要素における電圧および電流
の時間的変化を示し、第9図は本発明により提案
された方法を実現するため設計された単一の整流
器ブリツジ回路網を有する半導体変換器の回路図
であり、第10図のa,b,c,d,eは本発明
による第9図の半導体変換器の変圧器巻線および
キヤパシタにおける電圧および電流の時間的変化
を示し、第11図のa,b,c,d,e,f,k
は本発明による整流モードで動作中の第9図の半
導体変換器の要素における電圧および電流の時間
的変化を示し、第12図のa,b,c,d,e,
f,kは本発明によるインバータモードで動作中
の第9図の半導体変換器の要素における電圧およ
び電流の時間的変化を示し、第13図のa,b,
c,は本発明による、誘導効果のために変圧器の
電圧損失が減少される提供された方法を実現する
ように設計された第4図の半導体変換器の変圧器
巻線およびキヤパシタにおける電圧の時間的変化
を示し、第14図のa,b,cは本発明による、
外部消費者の影響を減少する半導体変換器の要素
における電圧および電流の時間的変化を示す。 1…半導体変換器、2…変圧器、3…2次巻
線、4…キヤパシタ、5…チヨーク、6…電子ス
イツチ、8…整流器ブリツジ回路網のグループ、
9,9′…整流器ブリツジ回路網、10…整流器
ブリツジ回路網のグループ、11,11′…整流
器ブリツジ回路網、12,13,14,15…主
整流器、20,21…導通阻止用整流器、22…
負荷、23,24,25,26,27…整流器ブ
リツジ回路網、28…負荷、29,30,31,
32…主整流器、33,34…導通阻止用整流
器、35…2次巻線3の中間点、36…単相整流
器ブリツジ回路網、37…負荷、38,39…2
次巻線3の部分、40,41…キヤパシタ4の部
分、42,43,44…整流器ブリツジ回路網3
6の脚部、45…主整流器、46…導通阻止用整
流器、47…主整流器、48…導通阻止用整流
器、49,50…脚部44の主整流器。
FIG. 1 is a circuit diagram of a first embodiment of a semiconductor converter with two sets of rectifier bridge networks designed to realize the method proposed by the invention, a, b of FIG. c shows the temporal variation of the voltage and current in the elements of a semiconductor converter operating in rectification mode in an intermediate adjustment stage according to the invention, and a, b, c of FIG. 4a, b, c show the temporal variations of the voltage and current in the elements of the semiconductor converter operating in the rectifier mode during the adjustment phase; FIG. FIG. 5 is a circuit diagram of a second embodiment of a semiconductor converter with two sets of rectifier bridge networks designed to realize the method proposed by the invention; and FIG. 6 is a circuit diagram of a third embodiment of a semiconductor converter with two sets of rectifier bridge networks designed to implement the method proposed by the present invention, and FIG. 8 is a circuit diagram of a semiconductor rectifier having a plurality of rectifier bridge networks according to the invention, a, b and c of FIG.
FIG. 9 shows a circuit of a semiconductor converter with a single rectifier bridge network designed to realize the method proposed by the invention, and FIG. 10, a, b, c, d, and e of FIG. 10 show temporal changes in voltage and current in the transformer winding and capacitor of the semiconductor converter of FIG. 9 according to the present invention; a, b, c, d, e, f, k
9 show the time variations of voltage and current in the elements of the semiconductor converter of FIG. 9 during operation in rectification mode according to the invention, and a, b, c, d, e, of FIG.
f, k show the temporal variations of voltage and current in the elements of the semiconductor converter of FIG. 9 during operation in inverter mode according to the invention, a, b, of FIG. 13;
c, of the voltage in the transformer windings and capacitors of the semiconductor converter of FIG. Fig. 14 shows a, b, and c according to the present invention.
2 shows the temporal variation of voltage and current in the elements of a semiconductor converter, reducing the influence of external consumers. 1... semiconductor converter, 2... transformer, 3... secondary winding, 4... capacitor, 5... choke, 6... electronic switch, 8... rectifier bridge network group,
9, 9'... Rectifier bridge network, 10... Group of rectifier bridge networks, 11, 11'... Rectifier bridge network, 12, 13, 14, 15... Main rectifier, 20, 21... Continuity blocking rectifier, 22 …
Load, 23, 24, 25, 26, 27... Rectifier bridge network, 28... Load, 29, 30, 31,
32... Main rectifier, 33, 34... Continuity blocking rectifier, 35... Midpoint of secondary winding 3, 36... Single phase rectifier bridge network, 37... Load, 38, 39... 2
Next winding 3 part, 40, 41... Capacitor 4 part, 42, 43, 44... Rectifier bridge network 3
6 leg portion, 45... Main rectifier, 46... Continuity blocking rectifier, 47... Main rectifier, 48... Continuity blocking rectifier, 49, 50... Main rectifier of leg portion 44.

Claims (1)

【特許請求の範囲】 1 変圧器2から給電されている半導体変換器1
の制御方法であつて、該変圧器は、キヤパシタ4
とチヨーク5の直列配置をしたものと並列に接続
された2次巻線3を有し、該チヨークは電子スイ
ツチ6により分路されており、該半導体変換器1
は主および導通阻止用整流器12,13,14,
15および20,21を備えた少なくとも一つの
単相整流器ブリツジ回路網9を有し、該整流器ブ
リツジ回路網9はそれに接続された負荷22を有
する制御方法であり、該制御方法は次の各段階、
すなわち、供給電圧の半サイクルごとにおよび半
サイクルの完全な持続期間内に、位相制御パルス
が、キヤパシタ4における電流の固有の振動の最
初の半サイクルの間、主整流器12,13,1
4,15に対して交番的に印加され、該固有の振
動は位相制御パルスが印加されると直に開始され
る段階と、供給電圧の半サイクルごとにおよび半
サイクルの第2半分の間、位相制御パルスは、キ
ヤパシタ4における電流の固有の振動の最初の半
サイクルの間、導通阻止用整流器20,21に交
番的に印加され、該固有の振動は位相制御パルス
が印加されたとき直に開始される段階とを具備す
る変圧器から給電されている半導体変換器の制御
方法。 2 該半導体変換器1は単相整流器ブリツジ回路
網9,9および11,11′の2個のグループ
8,10が同数の回路網9,9′および11,1
1′を有し、かつそれぞれの回路網9,9′および
11,11′は、それに接続された等しい負荷2
2を有する、単相整流器ブリツジ回路網9,9′
および11,11′の2個のグループ8,10を
合体しており、該半導体変換器1の制御方法が次
の各段階、すなわち、供給電圧の半サイクルごと
におよび半サイクルの完全な持続期間内に、位相
制御パルスがグループ8のブリツジ回路網9,
9′の主整流器12,13,14,15に対して
交番的に印加され、その後、キヤパシタ4におけ
る電流の固有の振動の半サイクルに等しい時間間
隔をもつて、グループ10のブリツジ回路網1
1,11′の主整流器12,13,14,15に
対して印加される段階と、供給電圧の半サイクル
ごとにおよび半サイクルの第2半分の間、位相制
御パルスが、グループ8のブリツジ回路網9,
9′の導通阻止用整流器20,21に対して交番
的に印加され、その後キヤパシタ4における電流
の固有の振動の半サイクルに等しい時間間隔をも
つて、グループ10のブリツジ回路網11,1
1′の導通阻止用整流器20,21に印加される
段階とを具備する特許請求の範囲第1項に記載の
半導体変換器の制御方法。 3 該半導体変換器1は複数個の単相整流器ブリ
ツジ回路網23,24,25,26,27を合体
しており、該単相整流器ブリツジ回路網は、それ
らに接続された等しい負荷28を有し、該半導体
変換器1の制御方法が次の各段階、すなわち、供
給電圧の半サイクルごとにおよび半サイクルの完
全な持続期間内に、位相制御パルスが、第1およ
び第2のブリツジ回路網23,24に印加される
パルスの間の時間間隔をもつて、各ブリツジ回路
網23,24,25,26,27の主整流器2
9,30,31,32へ交番的に印加され、また
パルスは、キヤパシタ4における電流の固有の振
動の半サイクルの1/3に等しい中間のブリツジ回
路網24,25,26に印加されるパルスの間の
時間間隔と同様に、キヤパシタ4における電流の
固有の振動の半サイクルの2/3に等しく終りから
2番目と最後のブリツジ回路網26,27へと印
加される段階と、供給電圧の半サイクルごとにお
よび半サイクルの第2半分の間位相制御パルス
は、第1および第2のブリツジ回路網23,24
に印加されるパルスの間の時間間隔で各ブリツジ
回路網23,24,25,26,27の導通阻止
用整流器33,34へ交番的に印加され、またパ
ルスは、キヤパシタ4における電流の固有の振動
の半サイクルの1/3に等しい中間のブリツジ回路
網24,25,26に印加されるパルスの間の時
間間隔と同時に、キヤパシタ4における電流の固
有の振動の半サイクルの2/3に等しく終りから2
番目と最後のブリツジ回路網26,27に印加さ
れる段階とを具備する特許請求の範囲第1項に記
載の半導体変換器の制御方法。 4 該半導体変換器1は変圧器2から給電され、
該変圧器2は2個の同一部分38,39に分割さ
れる2次巻線3を有し、かつそれの同一の部分4
0,41が2次巻線3の対応する部分38,39
と並列に接続されているキヤパシタ4を有し、単
相整流器ブリツジ回路網36を有する該半導体変
換器1は全2次巻線3に接続される中間点を有す
る2本の脚部42,43と、その中間点が2次巻
線3およびキヤパシタ4の中間点35に接続され
る1本の脚部44とを有し、半導体変換器1の制
御方法が次の各段階、すなわち、供給電圧の半サ
イクルごとにおよび完全な半サイクルの持続期間
内、位相制御パルスがブリツジ回路網36の脚部
43,44の主整流器49,50へ交番的に印加
され、その後キヤパシタ4における電流の固有の
振動の半サイクルに等しい時間間隔をもつて、ブ
リツジ回路網36の脚部42の主整流器47に印
加される段階と、供給電圧の半サイクルごとに半
サイクルの第2半分の間位相制御パルスがキヤパ
シタ4における電流の固有の振動の半サイクルに
等しい時間間隔をもつて、脚部43の導通阻止用
整流器46および脚部42の導通阻止用整流器4
8へと交番的に印加される段階を具備する特許請
求の範囲第1項に記載の半導体変換器の制御方
法。 5 位相制御パルスが、半導体変換器1のブリツ
ジ回路網9,9′の主整流器15へ印加されると
直に、位相制御パルスが半導体変換器1のブリツ
ジ回路網9,9′の反対側の腕の導通阻止用整流
器20に付加的に印加される段階を更に具備する
特許請求の範囲第1項から第4項までのいずれか
一項に記載の方法。 6 最初の位相制御パルスが半導体変換器1の主
整流器15に印加され、かつ最初の位相制御パル
スが半導体変換器1の導通阻止用整流器21に印
加されるそのとき位相制御パルスが半導体変換器
1の電子スイツチ6に付加的に印加される段階を
更に具備する特許請求の範囲第1項から第5項ま
でのいずれか一項に記載の方法。
[Claims] 1. Semiconductor converter 1 supplied with power from transformer 2
In the control method, the transformer includes a capacitor 4
The semiconductor converter 1 has a secondary winding 3 connected in parallel with a series arrangement of a circuit 5 and a circuit 5, which circuits are shunted by an electronic switch 6.
are main and conduction blocking rectifiers 12, 13, 14,
15 and 20, 21, said rectifier bridge network 9 having a load 22 connected thereto, said control method comprising the following steps: ,
That is, every half cycle of the supply voltage and within the full duration of a half cycle, a phase control pulse is applied to the main rectifier 12, 13, 1 during the first half cycle of the natural oscillation of the current in the capacitor 4.
4, 15 alternately, the characteristic oscillation is started immediately upon application of the phase control pulse, and every half cycle of the supply voltage and during the second half of the half cycle. The phase control pulses are applied alternately to the conduction blocking rectifiers 20, 21 during the first half cycle of the characteristic oscillations of the current in the capacitor 4, which characteristic oscillations are applied immediately when the phase control pulses are applied. 1. A method for controlling a semiconductor converter powered from a transformer, comprising: starting the converter; 2 The semiconductor converter 1 consists of two groups 8, 10 of single-phase rectifier bridge networks 9, 9 and 11, 11' with an equal number of networks 9, 9' and 11, 1
1' and each network 9,9' and 11,11' has an equal load 2 connected to it.
2, a single-phase rectifier bridge network 9,9'
and 11, 11', the control method of the semiconductor converter 1 follows each step of the supply voltage, i.e. for every half cycle of the supply voltage and for the complete duration of the half cycle. The phase control pulse is connected to the bridge network 9 of group 8,
9' are applied alternately to the main rectifiers 12, 13, 14, 15, and then with a time interval equal to half a cycle of the natural oscillation of the current in the capacitor 4.
1, 11' to the main rectifiers 12, 13, 14, 15 and during every half cycle of the supply voltage and during the second half of the half cycle, a phase control pulse is applied to the bridge circuit of group 8. net 9,
bridge networks 11, 1 of group 10 with a time interval equal to half a cycle of the natural oscillation of the current in capacitor 4.
1'. A method for controlling a semiconductor converter according to claim 1, further comprising the step of applying the voltage to the conduction blocking rectifiers 20, 21 of 1'. 3. The semiconductor converter 1 incorporates a plurality of single-phase rectifier bridge networks 23, 24, 25, 26, 27, which have an equal load 28 connected to them. The control method of the semiconductor converter 1 is such that in each of the following steps, i.e. for every half cycle of the supply voltage and within the complete duration of the half cycle, a phase control pulse is applied to the first and second bridge networks. The main rectifier 2 of each bridge network 23, 24, 25, 26, 27 with a time interval between the pulses applied to 23, 24
9, 30, 31, 32 and the pulses are applied to the intermediate bridge network 24, 25, 26 equal to 1/3 of the half cycle of the natural oscillation of the current in the capacitor 4. as well as the time interval between the steps applied to the penultimate and last bridge network 26, 27 equal to 2/3 of the half cycle of the natural oscillation of the current in the capacitor 4 and the period of the supply voltage. Every half cycle and during the second half of the half cycle a phase control pulse is applied to the first and second bridge networks 23, 24.
The pulses are applied alternately to the conduction blocking rectifiers 33, 34 of each bridge network 23, 24, 25, 26, 27 with time intervals between the pulses applied to the The time interval between the pulses applied to the intermediate bridge network 24, 25, 26 equal to 1/3 of the half cycle of oscillation and at the same time equal to 2/3 of the half cycle of the natural oscillation of the current in the capacitor 4. 2 from the end
2. A method as claimed in claim 1, comprising the steps of: applying the voltage to the first and last bridge networks (26, 27). 4 the semiconductor converter 1 is powered by a transformer 2;
The transformer 2 has a secondary winding 3 which is divided into two identical parts 38, 39 and whose identical part 4
0, 41 are corresponding parts 38, 39 of the secondary winding 3
The semiconductor converter 1 with a single-phase rectifier bridge network 36 has a capacitor 4 connected in parallel with the two legs 42, 43 with an intermediate point connected to the entire secondary winding 3. and one leg 44 whose intermediate point is connected to the intermediate point 35 of the secondary winding 3 and the capacitor 4, the control method of the semiconductor converter 1 being carried out in each of the following stages, namely the supply voltage and within the duration of a complete half cycle, phase control pulses are applied alternately to the main rectifiers 49, 50 of the legs 43, 44 of the bridge network 36, after which the characteristic of the current in the capacitor 4 is With a time interval equal to a half cycle of oscillation, a phase control pulse is applied to the main rectifier 47 of the leg 42 of the bridge network 36 and for every half cycle of the supply voltage during the second half of the half cycle. The conduction-blocking rectifier 46 of the leg 43 and the conduction-blocking rectifier 4 of the leg 42 with a time interval equal to half a cycle of the natural oscillation of the current in the capacitor 4.
8. A method as claimed in claim 1, comprising the steps of: 5 As soon as the phase control pulse is applied to the main rectifier 15 of the bridge network 9, 9' of the semiconductor converter 1, the phase control pulse is applied to the main rectifier 15 of the bridge network 9, 9' of the semiconductor converter 1. 5. A method as claimed in any one of claims 1 to 4, further comprising the step of additionally applying a current to the arm conduction blocking rectifier 20. 6 A first phase control pulse is applied to the main rectifier 15 of the semiconductor converter 1 and a first phase control pulse is applied to the conduction blocking rectifier 21 of the semiconductor converter 1. 6. A method as claimed in any one of claims 1 to 5, further comprising the step of additionally applying the voltage to the electronic switch 6.
JP2461279A 1979-03-05 1979-03-05 Method of controlling semiconductor converter Granted JPS55117470A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2461279A JPS55117470A (en) 1979-03-05 1979-03-05 Method of controlling semiconductor converter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2461279A JPS55117470A (en) 1979-03-05 1979-03-05 Method of controlling semiconductor converter

Publications (2)

Publication Number Publication Date
JPS55117470A JPS55117470A (en) 1980-09-09
JPS6149912B2 true JPS6149912B2 (en) 1986-10-31

Family

ID=12142965

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2461279A Granted JPS55117470A (en) 1979-03-05 1979-03-05 Method of controlling semiconductor converter

Country Status (1)

Country Link
JP (1) JPS55117470A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5780269A (en) * 1980-11-04 1982-05-19 Mitsubishi Electric Corp Thyristor converting device
JP4614439B2 (en) * 2005-03-23 2011-01-19 東芝三菱電機産業システム株式会社 Uninterruptible power supply and input current control method thereof

Also Published As

Publication number Publication date
JPS55117470A (en) 1980-09-09

Similar Documents

Publication Publication Date Title
US4730242A (en) Static power conversion and apparatus having essentially zero switching losses
JP2636918B2 (en) Quasi-resonant current mode static power conversion method and apparatus
US4864483A (en) Static power conversion method and apparatus having essentially zero switching losses and clamped voltage levels
US6301130B1 (en) Modular multi-level adjustable supply with parallel connected active inputs
CA1070763A (en) Ac inverter with constant power output
JP4910078B1 (en) DC / DC converter and AC / DC converter
US5852558A (en) Method and apparatus for reducing common mode voltage in multi-phase power converters
US5905642A (en) Apparatus and method to reduce common mode voltage from current source drives
RU2175918C2 (en) Method of and device for direct voltage supply of traction system
US6014323A (en) Multiphase power converter
JP3544838B2 (en) Multiple inverter device and control method thereof
EP2605396B1 (en) A track-bound vehicle inverter
CN101203820A (en) Multi-level active filter
CA2844939C (en) Power conversion system and method
JP5022910B2 (en) Matrix converter
US4884185A (en) Pulse width modulation converter
CZ290973B6 (en) Current supply method of electric appliance and circuit arrangement for making the same
JPS6149912B2 (en)
JP3220924B2 (en) Electric vehicle power converter
JPH08230523A (en) Voltage control method and voltage control device for switching section in AC feeding circuit
JPS6127989B2 (en)
JPS6117231B2 (en)
US4567554A (en) Static convertor means
JP2527866B2 (en) Exciter for synchronous generator
SU1140211A1 (en) Versions of a.c.voltage converter