[go: up one dir, main page]

JPS6149742B2 - - Google Patents

Info

Publication number
JPS6149742B2
JPS6149742B2 JP15876477A JP15876477A JPS6149742B2 JP S6149742 B2 JPS6149742 B2 JP S6149742B2 JP 15876477 A JP15876477 A JP 15876477A JP 15876477 A JP15876477 A JP 15876477A JP S6149742 B2 JPS6149742 B2 JP S6149742B2
Authority
JP
Japan
Prior art keywords
amplitude
signal
output
control
level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP15876477A
Other languages
Japanese (ja)
Other versions
JPS5491164A (en
Inventor
Takao Nagaoke
Tadahiko Yanajima
Shuichi Takanami
Kyoichi Arai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Fujitsu Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, Nippon Telegraph and Telephone Corp filed Critical Fujitsu Ltd
Priority to JP15876477A priority Critical patent/JPS5491164A/en
Publication of JPS5491164A publication Critical patent/JPS5491164A/en
Publication of JPS6149742B2 publication Critical patent/JPS6149742B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03GCONTROL OF AMPLIFICATION
    • H03G3/00Gain control in amplifiers or frequency changers
    • H03G3/20Automatic control
    • H03G3/30Automatic control in amplifiers having semiconductor devices
    • H03G3/3005Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Control Of Amplification And Gain Control (AREA)
  • Digital Magnetic Recording (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)

Description

【発明の詳細な説明】 本発明は自動振幅制御回路に係り、特に磁気デ
イスク装置におけるヘツド効率のばらつきや媒体
の不均一等による信号の振幅変動を吸収するため
の自動振幅制御方式に関するものである。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to an automatic amplitude control circuit, and more particularly to an automatic amplitude control method for absorbing signal amplitude fluctuations due to variations in head efficiency, non-uniformity of media, etc. in magnetic disk drives. .

磁気デイスク装置においては、ヘツド効率のば
らつき、媒体の不均一性、ヘツドの浮上特性の不
安定、あるいは素子の経時変化等により、磁気デ
イスクの同一トラツク上でも読出し信号に振幅変
動があり、さらにインナー・トラツクとアウタ
ー・トラツクの信号間にもレベル差が生じてい
る。
In magnetic disk drives, there are amplitude fluctuations in the read signal even on the same track of the magnetic disk due to variations in head efficiency, non-uniformity of the medium, instability of the flying characteristics of the head, or changes in the element over time. - There is also a level difference between the track and outer track signals.

第1図は、従来の磁気デイスク装置の自動振幅
制御方式を示すブロツク図、第2図は第1図の
AGC特性曲線図、第3図は第1図の振幅弁別器
とローパスフイルタの一部の接続図、第4図a,
bは第1図の入力および出力波形図である。
Fig. 1 is a block diagram showing the automatic amplitude control method of a conventional magnetic disk device, and Fig. 2 is the same as Fig. 1.
AGC characteristic curve diagram, Figure 3 is a connection diagram of a part of the amplitude discriminator and low-pass filter in Figure 1, Figure 4 a,
b is an input and output waveform diagram of FIG. 1;

いま、第4図aに示すような入力信号Vsiが可
変利得増幅器GCAで増幅され、振幅弁別器DET
で検波されると、実線に示すような検波出力Vd
が得られるので、これをローパス・フイルタLF
に通過させることにより点線のような直流の制御
信号VAGCを得る。この制御信号VAGCで増幅器
GCAの利得Gを制御すると、第2図に示すよう
に、制御信号VAGCの直流レベルが大きいときに
は利得Gは下り、直流レベルが小さいときには利
得Gは上る。
Now, the input signal V si as shown in Fig. 4a is amplified by the variable gain amplifier GCA,
When the wave is detected, the detection output V d as shown in the solid line
is obtained, so this can be converted into a low pass filter LF
By passing it through, a DC control signal V AGC as shown by the dotted line is obtained. Amplifier with this control signal V AGC
When the gain G of GCA is controlled, as shown in FIG. 2, the gain G decreases when the DC level of the control signal V AGC is high, and increases when the DC level is low.

そこで、曲線上の適当な点Pを選び、一定の範
囲内の利得GU〜GDが得られるようにしている。
Therefore, an appropriate point P on the curve is selected so that gains G U to G D within a certain range can be obtained.

通常、入力信号Vsiはヘツド、空隙、媒体等に
より制限を受け、データ・パターンによつて振幅
に違いが生じる。したがつて、検波出力Vd、制
御信号VAGCも入力信号Vsiの振幅の違いに応じ
て変化するので、この制御信号VAGCで出力信号
SOを制御すると、第4図bに示すように出力信
号Vspは一部振幅増大する部分Aおよび減少する
部分Bが生じる。ピーク点の検出は一般的に、原
波形をコンパレータで一定のレベルでスライスし
たとき、そのレベルを超えた出力と、その出力を
微分した信号における傾斜零の点に対応する出力
すなわち微分零交差出力とのアンド条件によつて
作成する。この場合、原波形のレベル変動が大き
いと、制御量が大きくなるため定常状態に落着く
迄のレベル変動が大きくなり、上述のコンパレー
タのスライスレベルの設定マージンが減少して、
ピーク検出を正しく行うことができる範囲が狭く
なり、ピーク点の確実な検出が困難になる。なお
同図においてCLVLは制御目標レベルを示し、定
常状態ではこのレベルに収斂する。
Typically, the input signal V si is limited by the head, air gap, medium, etc., and has different amplitudes depending on the data pattern. Therefore, since the detection output V d and the control signal V AGC also change according to the difference in the amplitude of the input signal V si , when the output signal V SO is controlled by this control signal V AGC , the result as shown in Fig. 4b is obtained. In the output signal V sp , a portion A where the amplitude increases and a portion B where the amplitude decreases occur. The peak point is generally detected by slicing the original waveform at a certain level using a comparator, and then using the output that exceeds that level and the output that corresponds to the point of zero slope in the signal obtained by differentiating that output, that is, the differential zero crossing output. Created by the AND condition. In this case, if the level fluctuation of the original waveform is large, the control amount becomes large, so the level fluctuation until it reaches a steady state becomes large, and the setting margin of the slice level of the comparator described above decreases.
The range in which peak detection can be performed correctly becomes narrower, making it difficult to detect peak points reliably. Note that in the figure, CLVL indicates the control target level, and converges to this level in a steady state.

この対策として、従来、データのランダム性を
仮定して、フイルタLFの時定数を十分大きくす
る方法、およびトラツクの特定な部分(例えばオ
ール“1”)でループをオンにして入力レベルを
サンプルし、制御信号VAGCを固定する一方、ル
ープをオフにしたときにはそのレベルを保持する
AGCループ制御方法等がある。時定数を大きく
すれば、データ“0”のところで、レベルの落込
みを小さくすることはできるが、データ“1”が
続くところで、高速の変調信号に追従できない。
また、制御信号VAGCを固定する方法もトラツク
のインナー、アウター等の出力レベル差しか吸収
できない等の欠点がある。
Conventional countermeasures have been to assume randomness of the data and make the time constant of the filter LF sufficiently large, and to sample the input level by turning on a loop at a specific part of the track (for example, all 1's). , fixes the control signal V AGC while retaining its level when the loop is turned off.
There are AGC loop control methods, etc. By increasing the time constant, it is possible to reduce the drop in level at data "0", but it is not possible to follow a high-speed modulation signal where data "1" continues.
Furthermore, the method of fixing the control signal V AGC also has the disadvantage that it can only absorb the difference in output level between the inner and outer parts of the truck.

本発明の目的は、上記の欠点を除去するため、
検波出力Vdのデータ・パターンに対する依存性
を少くすることにより、ローパス・フイルタの時
定数を小さくして、高速変調信号の振幅変動を吸
収することにある。
The object of the invention is to eliminate the above-mentioned drawbacks:
The purpose is to reduce the dependence of the detection output V d on the data pattern, thereby reducing the time constant of the low-pass filter and absorbing amplitude fluctuations of the high-speed modulation signal.

本発明の自動振幅制御回路は、磁気記録装置の
媒体より読み出された読み出し信号を増幅する可
変利得増幅器と、該可変利得増幅器の出力信号の
振幅を弁別する振幅弁別器と、該振幅弁別器の出
力信号が入力されるローパスフイルタとを具え、
該ローパスフイルタの出力により該可変利得増幅
器の利得を制御するように構成した自動振幅制御
回路であつて、前記振幅弁別器の前段に(1−
Kcosωτ)e-j〓〓(ただしτは遅延量、ωは
角周波数、Kは制御係数を示す)で表される伝達
特性を有うる振幅等化器を設けたことによつて上
記目的を達成する。
The automatic amplitude control circuit of the present invention includes a variable gain amplifier that amplifies a read signal read from a medium of a magnetic recording device, an amplitude discriminator that discriminates the amplitude of an output signal of the variable gain amplifier, and the amplitude discriminator and a low-pass filter into which the output signal of is input,
An automatic amplitude control circuit configured to control the gain of the variable gain amplifier by the output of the low-pass filter, the circuit including (1-
The above objective was achieved by providing an amplitude equalizer with a transfer characteristic expressed as Kcosωτ)e -j 〓〓 (where τ is the amount of delay, ω is the angular frequency, and K is the control coefficient). do.

以下、本発明の実施例を、図面により説明す
る。
Embodiments of the present invention will be described below with reference to the drawings.

第5図は自動振幅制御回路のブロツク図、第6
図は第5図の具体的回路、第6A図は読み出し信
号波形を示す図、第7図a,bは第5図における
入力および出力波形図、第8図は第6図の振幅等
化器の振幅および位相特性曲線図、第9図a〜c
は第6図の振幅等化器の動作説明図である。
Figure 5 is a block diagram of the automatic amplitude control circuit, and Figure 6 is a block diagram of the automatic amplitude control circuit.
The figure shows the specific circuit of Fig. 5, Fig. 6A shows the readout signal waveform, Fig. 7 a and b show the input and output waveforms in Fig. 5, and Fig. 8 shows the amplitude equalizer of Fig. 6. Amplitude and phase characteristic curve diagrams, Figures 9 a to c
6 is an explanatory diagram of the operation of the amplitude equalizer of FIG. 6. FIG.

本発明は、第5図に示すように、AGCループ
内の振幅弁別器DETの直前に振幅等化器EQLを
挿入したもので、これにより入力信号Vsiのレベ
ルを揃えるとともに、入力信号Vsiの高調波成分
を強調してパルスを細くし、ピーク・シフトを減
少する。
In the present invention, as shown in FIG. 5, an amplitude equalizer EQL is inserted immediately before the amplitude discriminator DET in the AGC loop, thereby aligning the levels of the input signals V si and Emphasizes the harmonic content of , narrowing the pulse and reducing peak shift.

また、本発明は、AGCループ内に振幅等化器
EQLを設けるとともに、第5図の点線で示すよ
うに、出力信号パス中にも振幅等化器EQL′を設
けてもよい。
The present invention also provides an amplitude equalizer in the AGC loop.
In addition to providing the EQL, an amplitude equalizer EQL' may also be provided in the output signal path, as shown by the dotted line in FIG.

この振幅等化器EQL′は、自動利得制御された
磁気デイスク装置出力信号Vspの振幅変化すなわ
ち振幅の均等化と、ピーク点の位置ずれの防止の
ために設けられるものである。
This amplitude equalizer EQL' is provided to equalize the amplitude change, that is, the amplitude, of the automatically gain-controlled magnetic disk device output signal V sp , and to prevent the peak point from shifting.

第6図において、入力信号Vsiが可変利得増幅
器GCAで増幅されると、特性インピーダンスZ0
を介して振幅等化器EQLに入力し、遅延時間τ
を有するデイレイ・ラインDLを通つて差動増幅
器DIFAMPの一方の入力に加わるとともに、高
入力インピーダンスのために反射されて戻つてく
る遅延時間2τの信号が、遅延時間0の信号に続
いて減衰器Kを通つて差動増幅器DIF AMPの他
方の入力に加わる。第9図a,bは、それぞれ差
動増幅器DIF AMPの両入力信号波形であり、こ
れらの差がとられると第9図cに示すようなパル
ス幅の小さい信号が得られる。
In FIG. 6, when the input signal V si is amplified by the variable gain amplifier GCA, the characteristic impedance Z 0
input to the amplitude equalizer EQL via the delay time τ
The signal with a delay time of 2τ that is applied to one input of the differential amplifier DIFAMP through the delay line DL having K to the other input of the differential amplifier DIF AMP. FIGS. 9a and 9b are the waveforms of both input signals of the differential amplifier DIF AMP, respectively, and when these differences are taken, a signal with a small pulse width as shown in FIG. 9c is obtained.

また、振幅等化器EQLは後述のような伝達特
性を有する余弦等化器であつて、第8図に示すよ
うな周波数対振幅、位相特性を有している。すな
わち低周波の利得は小さく、高周波の利得は大き
い。“1111”パターンは第6A図の実線に示され
るように、基本波成分のみを有し高調波は殆んど
ない。従つて振幅変化器EQLを通過しても波形
は変らずに振幅だけが減少する。一方、“1010”
パターンの場合は同じく第6A図に示されるよう
に、“1111”パターンの半分の周波数の基本波成
分と、その第3次高調波とが含まれている。従つ
て振幅等化器EQLを通過すると、基本波は減衰
し第3高調波が増幅される。第3高調波成分はも
ともと小さいので、振幅等化器EQLの出力では
信号レベルは減少し、パルス幅も小さくなる。こ
のような理由によつて振幅等化器EQLの出力信
号Vseqのレベルは均等化される。振幅等化器
EQLにおける遅延時間τおよび制御係数Kとし
ては、後述のように一定の値が与えられる。
The amplitude equalizer EQL is a cosine equalizer having transfer characteristics as described below, and has frequency versus amplitude and phase characteristics as shown in FIG. That is, the gain for low frequencies is small and the gain for high frequencies is large. As shown by the solid line in FIG. 6A, the "1111" pattern has only a fundamental wave component and almost no harmonics. Therefore, even if the signal passes through the amplitude changer EQL, the waveform remains unchanged and only the amplitude decreases. On the other hand, “1010”
In the case of the pattern, as shown in FIG. 6A, the fundamental wave component with half the frequency of the "1111" pattern and its third harmonic are included. Therefore, when passing through the amplitude equalizer EQL, the fundamental wave is attenuated and the third harmonic is amplified. Since the third harmonic component is originally small, the signal level and pulse width at the output of the amplitude equalizer EQL decrease. For this reason, the level of the output signal V seq of the amplitude equalizer EQL is equalized. amplitude equalizer
The delay time τ and control coefficient K in EQL are given constant values as described later.

第5図の可変利得増幅器GCAに入力する信号
siの振幅は、第7図aに示すように、磁化反転
のない領域から磁化反転のある領域に移る際に、
大きなレベル変変動を生じる。第6A図はこれを
説明したものであつて、読み出し信号は一般的に
破線で示す孤立波の合成されたものとなる。そこ
で第6A図に示されるように、磁化反転のない領
域から磁化反転のある領域に移るときに、隣接の
孤立波との間の波形干渉が少なくなり、レベルは
大きくなる。しかしながら、振幅等化器EQLを
通つた信号Vseqは、第7図bのように信号レベ
ルが均等化されパルス波形も尖鋭になるととも
に、基本波成分の減少に伴つて隣接波との波形干
渉が減少してピーク位置のずれも小さくなる。第
6A図において、a,bは孤立波の合成によつて
生じたピークのずれを示している。
As shown in FIG. 7a, the amplitude of the signal V si input to the variable gain amplifier GCA in FIG. 5 changes as shown in FIG.
Causes large level fluctuations. FIG. 6A explains this, and the readout signal is generally a combination of solitary waves indicated by broken lines. Therefore, as shown in FIG. 6A, when moving from a region without magnetization reversal to a region with magnetization reversal, waveform interference with adjacent solitary waves decreases and the level increases. However, as shown in Figure 7b, the signal V seq that has passed through the amplitude equalizer EQL has an equalized signal level and a sharp pulse waveform, and as the fundamental wave component decreases, waveform interference with adjacent waves occurs. decreases, and the deviation of the peak position also becomes smaller. In FIG. 6A, a and b indicate peak shifts caused by the synthesis of solitary waves.

このような等振幅の出力信号Vseqが弁別器
DETを通つて、低域通過フイルタLFで直流制御
信号VAGCとなり、この信号VAGCで増幅器GCA
の利得を制御する。しかし、このためインナー・
トラツクとアウター・トラツクの出力レベルの差
は吸収される。
This equal amplitude output signal V seq is the discriminator
Through DET, the DC control signal V AGC is generated by the low-pass filter LF, and this signal V AGC is used to control the amplifier GCA.
control the gain of. However, because of this, the inner
The difference in output level between the track and the outer track is absorbed.

振幅等化器EQLは、本件発明者等が昭和51年
8月30日付けで発表した、新居他「余弦形等化器
を用いた再生波形修正」(電子通信学会技術研究
報告〔信学技報Vol.76、No.102〕)に記載されて
いるような余弦形等化器からなり、その特性は一
般に(1−Kcosωτ)ej〓〓で表わされる。こ
こでτはデイレイラインDLの遅延量であつて、
孤立波の半値幅1/2程度が目安となる。またωは
角周波数を示し、Kは制御係数であつて0.5程度
が目安であり、実験的に決定する。
The amplitude equalizer EQL was developed by the inventors of the present invention on August 30, 1976, entitled "Reproduced Waveform Modification Using a Cosine Equalizer" (IEICE Technical Research Report [IEICE Tech. It consists of a cosine-shaped equalizer as described in [Report Vol. 76, No. 102]), and its characteristics are generally expressed as (1-Kcosωτ)e j 〓〓. Here, τ is the delay amount of the delay line DL,
A rough guideline is approximately 1/2 the half-width of a solitary wave. Further, ω indicates the angular frequency, and K is a control coefficient, which is approximately 0.5 and is determined experimentally.

また、振幅等化器EQLの振幅特性および位相
特性は、第8図に示されるように制御係数K(0
≦K≦1)を0にすれば、すべての周波数成分に
対して振幅が一定になるが制御係数Kを大きくす
るにしたがつて各周波数成分に対する振幅化が大
きくなる。但し遅延は定遅延(τ)である。
Furthermore, the amplitude characteristics and phase characteristics of the amplitude equalizer EQL are as shown in FIG.
If ≦K≦1) is set to 0, the amplitude becomes constant for all frequency components, but as the control coefficient K increases, the amplitude for each frequency component increases. However, the delay is a constant delay (τ).

第10図は、他の実施例を示す自動振幅制御回
路のブロツク図である。
FIG. 10 is a block diagram of an automatic amplitude control circuit showing another embodiment.

第10図に示すように、可変利得増幅器GCA
の前段に振幅等化器EQLを設置することもでき
る。
As shown in Figure 10, variable gain amplifier GCA
It is also possible to install an amplitude equalizer EQL at the front stage.

この場合には、入力信号Vsiの振幅を均一化
し、位相ずれをなくしてから増幅器GCAに入力
するので、可変利得増幅器GCAの動作は鈍感と
なるが、低域通過フイルタLFの時定数を小さく
して、高速モジユレーシヨンを吸収することがで
きる。
In this case, the amplitude of the input signal V si is equalized and the phase shift is eliminated before inputting it to the amplifier GCA, so the operation of the variable gain amplifier GCA becomes insensitive, but the time constant of the low-pass filter LF can be reduced. can absorb high-speed modulation.

以上のように、本発明によれば、出力振幅をデ
ータ・パターンによらず、厳密に制御できるの
で、低域通過フイルタの時定数を小さくして、高
速モジユレーシヨンを吸収でき、引込み時間を短
くできる。
As described above, according to the present invention, the output amplitude can be strictly controlled regardless of the data pattern, so the time constant of the low-pass filter can be made small, high-speed modulation can be absorbed, and the pull-in time can be shortened. .

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は従来の磁気デイスク装置のAGC方式
を示すブロツク図、第2図は第1図のAGC特性
曲線図、第3図は第1図の振幅弁別器とローパス
フイルタの一部の接続図、第4図a,bは第1図
の入力および出力波形図、第5図は本発明の一実
施例を示す自動振幅制御回路のブロツク図、第6
図は第5図の具体的回路図、第6A図は読み出し
信号波形を示す図、第7図a,bは第5図におけ
る入力および出力波形図、第8図は第6図の振幅
等化器の振幅および位相特性曲線図、第9図a〜
cは第6図の振幅等化器の動作波形図、第10図
は本発明の他の実施例を示す自動振幅制御回路の
ブロツク図である。 GCA……可変利得増幅器、LF……低域通過フ
イルタ、EQL,EQL′……振幅等化器、DET……
振幅弁別器、VAGC……制御信号、CLVL……制
御目標レベル、Vd……弁別器出力信号、G……
利得、K……制御係数。
Figure 1 is a block diagram showing the AGC system of a conventional magnetic disk device, Figure 2 is a diagram of the AGC characteristic curve of Figure 1, and Figure 3 is a partial connection diagram of the amplitude discriminator and low-pass filter in Figure 1. , FIGS. 4a and 4b are input and output waveform diagrams of FIG. 1, FIG. 5 is a block diagram of an automatic amplitude control circuit showing an embodiment of the present invention, and FIG.
The figure is a specific circuit diagram of Figure 5, Figure 6A is a diagram showing the readout signal waveform, Figures 7a and b are input and output waveform diagrams in Figure 5, and Figure 8 is the amplitude equalization of Figure 6. Amplitude and phase characteristic curve diagrams of the device, Figure 9 a~
c is an operating waveform diagram of the amplitude equalizer shown in FIG. 6, and FIG. 10 is a block diagram of an automatic amplitude control circuit showing another embodiment of the present invention. GCA...variable gain amplifier, LF...low pass filter, EQL, EQL'...amplitude equalizer, DET...
Amplitude discriminator, V AGC ... Control signal, CLVL... Control target level, V d ... Discriminator output signal, G...
Gain, K...control coefficient.

Claims (1)

【特許請求の範囲】 1 磁気記録装置の媒体より読み出された読み出
し信号を増幅する可変利得増幅器と、該可変利得
増幅器の出力信号の振幅を弁別する振幅弁別器
と、該振幅弁別器の出力信号が入力されるローパ
スフイルタとを具え、 該ローパスフイルタの出力により該可変利得増
幅器の利得を制御するように構成した自動振幅制
御回路であつて、前記振幅弁別器の前段に(1−
Kcosωτ)e-j〓〓(ただしτは遅延量、ωは
角周波数、Kは制御係数を示す。)で表される伝
達特性を有する振幅等化器を設けたことを特徴と
する自動振幅制御回路。
[Scope of Claims] 1. A variable gain amplifier that amplifies a read signal read from a medium of a magnetic recording device, an amplitude discriminator that discriminates the amplitude of an output signal of the variable gain amplifier, and an output of the amplitude discriminator. an automatic amplitude control circuit comprising a low-pass filter to which a signal is input, and configured to control the gain of the variable gain amplifier by the output of the low-pass filter,
Automatic amplitude control characterized by being provided with an amplitude equalizer having a transfer characteristic expressed as Kcosωτ)e -j 〓〓 (where τ is the amount of delay, ω is the angular frequency, and K is the control coefficient) circuit.
JP15876477A 1977-12-28 1977-12-28 Agc system Granted JPS5491164A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15876477A JPS5491164A (en) 1977-12-28 1977-12-28 Agc system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15876477A JPS5491164A (en) 1977-12-28 1977-12-28 Agc system

Publications (2)

Publication Number Publication Date
JPS5491164A JPS5491164A (en) 1979-07-19
JPS6149742B2 true JPS6149742B2 (en) 1986-10-30

Family

ID=15678819

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15876477A Granted JPS5491164A (en) 1977-12-28 1977-12-28 Agc system

Country Status (1)

Country Link
JP (1) JPS5491164A (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60113362A (en) * 1983-11-24 1985-06-19 Rohm Co Ltd Floppy disk device
JP2921375B2 (en) * 1993-11-29 1999-07-19 日本電気株式会社 Audio limiter device

Also Published As

Publication number Publication date
JPS5491164A (en) 1979-07-19

Similar Documents

Publication Publication Date Title
JP3467041B2 (en) MR head read signal preprocessing circuit
US9971913B1 (en) Adaptively combining waveforms
JPH0458112B2 (en)
JPS6149742B2 (en)
JPH05244025A (en) Digital mobile radio receiver
KR100206334B1 (en) Preamplifiers on Optical Discs for Signal Processing
US5223946A (en) Apparatus using comparator to detect drop-out of recorded video signal
JP2617474B2 (en) Optical disk reorganization device
CA2003240A1 (en) Signal processing circuit
JP2507525B2 (en) Magnetic recording / reproducing circuit
JP2795647B2 (en) Differentiating circuit and magnetic recording / reproducing circuit using the differentiating circuit
JPH0719335B2 (en) Floppy disk drive data playback device
JP2770886B2 (en) Magnetic recording / reproducing device
JPH0473236B2 (en)
JP2667161B2 (en) Loop gain control device
JPH0554311A (en) Data reproducing device
JPH02310802A (en) Digital signal recording and reproducing device
US20080013428A1 (en) Servo System, Record Carrier and Playback Device
JPH01178168A (en) Wave equalization circuit for disk recording medium regenerating signal
JPH03120603A (en) Reproduction device for digital signal
JPS62180505A (en) Waveform equalization circuit
JPS63195809A (en) Readout circuit of magnetic recording device
JPH0362362A (en) Data demodulation circuit
JPH067403B2 (en) Digital magnetic reproducing circuit
JPH0474763B2 (en)