[go: up one dir, main page]

JPS6149496A - 無機基板上にはんだ層を形成する方法 - Google Patents

無機基板上にはんだ層を形成する方法

Info

Publication number
JPS6149496A
JPS6149496A JP16869185A JP16869185A JPS6149496A JP S6149496 A JPS6149496 A JP S6149496A JP 16869185 A JP16869185 A JP 16869185A JP 16869185 A JP16869185 A JP 16869185A JP S6149496 A JPS6149496 A JP S6149496A
Authority
JP
Japan
Prior art keywords
layer
copper
photoresist
thickness
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16869185A
Other languages
English (en)
Inventor
フエドアー・モデイク
ヴオルフガンク・ライプフリート
マンフレツト・ニツチユ
クルト・スピツツエンベルガー
ヘルベルト・ツインマーマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPS6149496A publication Critical patent/JPS6149496A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は無機基板上にはんだ層を形成する方法に関する
[従来技術] 厚膜技術を用いて作られるプリント回路では導体路間の
距離は約0.2mm以上に狭くすることができないこと
が知られている。というのはそれ以上狭くすると各導体
間がすぐ接触してしまうからである。一方薄膜技術を用
いて作られるプリント回路では、導体路間の距離は0.
1mmより狭くすることができる。この場合、先ず無電
流でニッケル或いは銅の層を0.5〜5μmの厚さで被
覆し、続いて電気めっきにより5〜40μmの銅の補強
層を形成することが行なわれている。
[発明が解決しようとする問題点] この方法は比較的安価であるが、セラミック。
ガラス或いはエナメル等の@@基板上に無電流で金属層
を析出させた場合、非常に付着性が悪く、後でめっき処
理を行なった場合付着性はさらに減少してしまうという
欠点を持っている。又真空中で蒸着或いはスパッタリン
グして0.05〜0.5μm厚さの銅、ニッケル、銀か
ら成る金属層を基板に形成し、続いて無電流でその後め
っき処理により全体の厚さを10〜45pmとして補強
する方法も知られている。この方法は最初に述べた方法
よりも付着性は良いが、コストが高く又複雑であるとい
う欠点がある。
従って本発明はこのような従来の欠点を除□去するため
に成されたもので、無機基板上に確実にはんだ層を形成
することが可能な方法を提供することを目的とする。
[問題点を解決するための手段] 本発明は、この問題点を解決するために、イ)付着導体
層(2)として機能する銅の導体ペーストを無機基板上
に塗布して焼き付けする工程と、 口)フォトレジスト(3)を塗布して所定模様のネガで
露光し、前記フォトレジストを現像して硬化させる工程
と、 ハ)付着導体層(2)の非被覆部分にめっき処理により
補強層(4)を形成する工程と、二)はんだ層(5)を
前記補強層上に−めっき処理により形成する工程と、 ホ)フォトレジスト層を除去する工程と、へ)フォトレ
ジスト層(3)により被覆された箇所の付着導体層(2
)をエツチングする工程と、 ト)前記はんだ層(5)を溶解する工程から成る構成を
採用した。
[実施例] 以下、図面に示す実施例に従い本発明の詳細な説明する
プリント基板模様を作るために、先ず第1図(a)で図
示したように例えば酸化アルミニウムセラミックから成
る無機基板1の全面にスクリーン印刷法により市販され
ている銅の導体ペーストが塗布される。このペーストは
銅粉及び分散剤並びにCu2O或いはCuOで表わされ
る酸化銅及びガラス粉或いはCu2O,CuOで表わさ
れる酸化鋼及び酸化鉛並びに場合によりさらに酸化ビス
マスを含んでいる。付着導体層2として塗布されたペー
ストは焼き付け後その厚さが5〜12μm、好ましくは
約87bmとなるように塗布される。この導体ペースト
の焼き付けは窒素から成る不活性ガス中で900〜95
0°Cの温度で行なわれる。続いてこの付着導体層2上
に25〜708Lrn、好ましくは約38ルm厚さのフ
ォトレジスト層3が塗布される。その上に所望の模様を
有するネガが配置され、その全体が露光される。続いて
よく知られた方法で現像並びに硬化が行なわれる。この
ようにして第1図(b)に図示したようなフォトマスク
3が形成される。続く(c)の工程で銅を含むめっき槽
において付着導体層2に配線を行なった後被覆されてい
ない箇所に補強用に電気めっきにより銅めっき層4が形
成される。その厚さは3〜127pm、好ましくは約7
pmであるので、層2,4は全体として!     約
15pLmの厚さとなる。銅めっき層を形成する代わり
にニッケル層2〜5#Lm或いは銅とニッケルを用いて
所定の順序でめっき層を形成することも可能である。続
く (d)の工程で銅めっき層4上に20〜60km、
好ましくは約35JLm厚さのはんだ層5が電気めっき
により形成される。このはんだ層は鉛及び錫からなるは
んだ層である。
このはんだ層はほぼ共融合金として、又合金層及び錫或
いは亜鉛層から成る組み合わせとして形成される。(c
)、(d)から明らかなようにフォトマスク層3は銅め
っき層4よりも厚いので、はんだ層5は明確な輪郭を描
くことになる。(e)の工程でフォトマスク3が除去さ
れる。これは通常よく行なわれるように有機溶剤を用い
て行なわれる。しかしフォトマスクがアルカリ性溶液で
剥離しやすい場合には、ドイツ特許第2842249号
に記載されているようにフォトマスクをアルカリを用い
て除去することも可能である。続いて(f)で図示した
ように以前フォトマスクが上に存在していた付着導体層
2がエツチングされる。その場合はんだ層5はアンモニ
ア性エツチング溶剤を用イタ時エツチングレジスト層と
して機能する。このレジスト層の下方はヱッチング時少
しエツチングされるので、レジスト層でもあるはんだ層
5は銅R2,4をより幾分突出することになる。しかし
くg)で示した工程ではんだ層5は保護ガス雰囲気中で
環流路において溶解されるので、(g)で図示したよう
な断面が形成される。
[効 果] このようにして形成される導体路は非常に明確な輪郭を
有するので、厚膜技術と、前もってフォトマスキングを
した後めっきにより補強層を形成する方法を組み合わせ
ることによって簡単な厚膜技術を用い導体路間を約50
ALmの極めて細い間隔に減少させることが可能になる
【図面の簡単な説明】
第1図&(a) 〜(g)は本発明方法における各工程
を示す断面図である。 2・・・付着導体層   3・・・フォトレジスト層第
1図

Claims (1)

  1. 【特許請求の範囲】 1)イ)付着導体層(2)として機能する銅の導体ペー
    ストを無機基板上に塗布して焼き付けする工程と、 ロ)フォトレジスト(3)を塗布して所定模様のネガで
    露光し、前記フォトレジストを現像して硬化させる工程
    と、 ハ)付着導体層(2)の非被覆部分にめっき処理により
    補強層(4)を形成する工程 と、 ニ)はんだ層(5)を前記補強層上にめっき処理により
    形成する工程と、 ホ)フォトレジスト層を除去する工程と、 へ)フォトレジスト層(3)により被覆された箇所の付
    着導体層(2)をエッチングする工程と、 ト)前記はんだ層(5)を溶解する工程 とから成ることを特徴とする無機基板上にはんだ層を形
    成する方法。 2)前記イ)の工程における銅の導体ペーストは銅分及
    び分散剤並びにCU_2O或いはCuOで表わされる酸
    化銅及びガラス粉或いはCU_2O,CuOで表わされ
    る酸化銅及び酸化鉛並びに場合によりさらに酸化ビスマ
    スを含む特許請求の範囲第1項に記載の方法。 3)前記イ)の工程の銅の導体ペーストは層(2)が焼
    き付け後5〜12μmの厚さになるように塗布される特
    許請求の範囲第1項に記載の方法。 4)前記銅の導体ペーストはスクリーン印刷法により塗
    布される特許請求の範囲第3項に記載の方法。 5)前記イ)の工程における銅の導体ペーストは900
    〜950℃の温度で窒素の雰囲気で焼き付けられる特許
    請求の範囲第1項、第2項又は第3項に記載の方法。 6)前記ロ)の工程におけるフォトレジスト層(3)は
    25〜70μmの厚さで塗布される特許請求の範囲第1
    項に記載の方法。 7)前記ハ)の工程における補強層(4)は3〜12μ
    mの厚さで形成される特許請求の範囲第1項に記載の方
    法。 8)前記ニ)の工程におけるはんだ層(5)は20〜6
    0μmの厚さで塗布される特許請求の範囲第1項に記載
    の方法。 9)前記ニ)の工程におけるフォトレジスト層(3)の
    除去は有機溶剤或いはアルカリを用いて行なわれる特許
    請求の範囲第1項に記載の方法。 10)前記へ)の工程における銅の付着導体層(2)の
    エッチングはアンモニア性のエッチング溶液を用いて行
    なわれ、はんだ層(5)がレジスト層として機能する特
    許請求の範囲第1項に記載の方法。 11)前記ト)の工程におけるはんだ層(5)の溶解は
    保護気体雰囲気で行なわれる特許請求の範囲第1項に記
    載の方法。
JP16869185A 1984-08-16 1985-08-01 無機基板上にはんだ層を形成する方法 Pending JPS6149496A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE3430001 1984-08-16
DE3430001.5 1984-08-16
DE3433251.0 1984-09-11

Publications (1)

Publication Number Publication Date
JPS6149496A true JPS6149496A (ja) 1986-03-11

Family

ID=6243083

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16869185A Pending JPS6149496A (ja) 1984-08-16 1985-08-01 無機基板上にはんだ層を形成する方法

Country Status (1)

Country Link
JP (1) JPS6149496A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106181A (ja) * 1982-12-10 1984-06-19 東洋紙業株式会社 プリント配線基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59106181A (ja) * 1982-12-10 1984-06-19 東洋紙業株式会社 プリント配線基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383093A (en) * 1986-05-19 1995-01-17 Nippondenso Co., Ltd. Hybrid integrated circuit apparatus
US5897724A (en) * 1986-05-19 1999-04-27 Nippondenso Co., Ltd. Method of producing a hybrid integrated circuit

Similar Documents

Publication Publication Date Title
US4605471A (en) Method of manufacturing printed circuit boards
US4640739A (en) Process of producing galvanic layers of solder of precise contour on inorganic substrates
EP0361752B1 (en) Selective solder formation on printed circuit boards
US3691632A (en) Method of making multi layer circuit boards
GB2137421A (en) Printed circuits
US4394223A (en) Tin and gold plating process
US3890177A (en) Technique for the fabrication of air-isolated crossovers
US4525246A (en) Making solderable printed circuit boards
JPS61194794A (ja) 混成集積回路基板の製造方法
EP0042943A1 (en) Multilayer integrated circuit substrate structure and process for making such structures
EP0095256B1 (en) Method of making printed circuits
JPS6149496A (ja) 無機基板上にはんだ層を形成する方法
CA1051559A (en) Process for the production of printed circuits with solder rejecting sub-zones
JPH05283853A (ja) プリント回路基板
JPH0951155A (ja) ソルダーマスクの形成方法
JPH03173195A (ja) 窒化アルミニウム基板における導体回路の形成方法
JPS6210039B2 (ja)
JPS61113296A (ja) プリント回路板の製造方法
JP2625203B2 (ja) プリント基板におけるソルダーコートの形成方法
JP3130707B2 (ja) プリント基板およびその製造方法
JPS6156879B2 (ja)
JPS6285496A (ja) 回路基板の製造方法
JPS61158166A (ja) 突起金属形成用基板の製造方法
GB2131624A (en) Thick film circuits
JPS63283097A (ja) パタ−ン形成法