JPS6148976A - 薄膜トランジスタ - Google Patents
薄膜トランジスタInfo
- Publication number
- JPS6148976A JPS6148976A JP59170914A JP17091484A JPS6148976A JP S6148976 A JPS6148976 A JP S6148976A JP 59170914 A JP59170914 A JP 59170914A JP 17091484 A JP17091484 A JP 17091484A JP S6148976 A JPS6148976 A JP S6148976A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- single crystal
- region
- film transistor
- channel region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000010409 thin film Substances 0.000 title claims description 6
- 239000010408 film Substances 0.000 claims description 16
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 30
- 239000013078 crystal Substances 0.000 description 13
- 230000003647 oxidation Effects 0.000 description 12
- 238000007254 oxidation reaction Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- VXUYXOFXAQZZMF-UHFFFAOYSA-N titanium(IV) isopropoxide Chemical group CC(C)O[Ti](OC(C)C)(OC(C)C)OC(C)C VXUYXOFXAQZZMF-UHFFFAOYSA-N 0.000 description 3
- 239000002800 charge carrier Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000001953 recrystallisation Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004857 zone melting Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0312—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes
- H10D30/0314—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] characterised by the gate electrodes of lateral top-gate TFTs comprising only a single gate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/01—Manufacture or treatment
- H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
- H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
- H10D30/0321—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT] comprising silicon, e.g. amorphous silicon or polysilicon
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
- H10D30/6713—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device characterised by the properties of the source or drain regions, e.g. compositions or sectional shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
- H10D30/673—Thin-film transistors [TFT] characterised by the electrodes characterised by the shapes, relative sizes or dispositions of the gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/67—Thin-film transistors [TFT]
- H10D30/674—Thin-film transistors [TFT] characterised by the active materials
- H10D30/6741—Group IV materials, e.g. germanium or silicon carbide
- H10D30/6743—Silicon
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、薄膜トランジスタの構造に関するものである
。
。
近年、7v膜トランジスタ(以下TPTと記す)の、デ
バイスへの応用が急速に進んでいる。
バイスへの応用が急速に進んでいる。
この理由としては、製造工程が簡単なこと、素子間分離
が、絶縁基板上に形成するので、容易に行なえること、
さらに浮遊容量が減らせるなどが考えられる。
が、絶縁基板上に形成するので、容易に行なえること、
さらに浮遊容量が減らせるなどが考えられる。
しかしながら、単結晶シリコンに形成するバルクMO3
)ランジスタと比較すると、TPTは電荷担体が運ばれ
る半導体領域が非単結晶シリコン層(以下非単結晶Si
層)であることから、電荷担体の移動度が低い値におさ
えられる。したがってトランジスタ特性は、第4図の破
線に示すような、しきい値電圧が高く応答速度の鈍い9
、Y性である。
)ランジスタと比較すると、TPTは電荷担体が運ばれ
る半導体領域が非単結晶シリコン層(以下非単結晶Si
層)であることから、電荷担体の移動度が低い値におさ
えられる。したがってトランジスタ特性は、第4図の破
線に示すような、しきい値電圧が高く応答速度の鈍い9
、Y性である。
そこで特性を向上させる為に種々の工程が考えられてい
る。例えば、非単結晶81層のレーザーアニール、ある
いは帯域溶融法による再結晶化である。しかしこれら方
法では、大面積を均一に再結晶化することは、非常に困
難であり、構成されたTPTはその特性に、大きなバラ
ツキが生ずるこのような不均一性を解決する手段として
は、再結晶化を行なう前の結晶状態のままで特性を上げ
ることを考える必要がある。すなわち構造を変えること
で特性を上げる必要がある。その為の具体的な手段は、
チャネル領域の非単結晶Si層の薄膜化である。薄膜化
を進めることで、TFTは、低ゲート電圧で、オン状態
となり、しきい値電圧が下がり、オン電流が増加し、応
答速度およびオン/オフ比等の特性の向上が可能となる
。
る。例えば、非単結晶81層のレーザーアニール、ある
いは帯域溶融法による再結晶化である。しかしこれら方
法では、大面積を均一に再結晶化することは、非常に困
難であり、構成されたTPTはその特性に、大きなバラ
ツキが生ずるこのような不均一性を解決する手段として
は、再結晶化を行なう前の結晶状態のままで特性を上げ
ることを考える必要がある。すなわち構造を変えること
で特性を上げる必要がある。その為の具体的な手段は、
チャネル領域の非単結晶Si層の薄膜化である。薄膜化
を進めることで、TFTは、低ゲート電圧で、オン状態
となり、しきい値電圧が下がり、オン電流が増加し、応
答速度およびオン/オフ比等の特性の向上が可能となる
。
しかし従来のTPTの製造方法は、非単結晶81層の熱
酸化によるゲート酸化膜形成の際、非単結晶Si層全面
を熱酸化する為、熱酸化後の非単結晶81層膜厚は、ソ
ース領域・ドレイン領域・チャネル領域すべて等しくな
る。故に、チャネル領域の熱酸化後の非単結晶81層膜
厚を薄くしてTUFTを作製すると、ソース領域・ドレ
イン領域の非単結晶Si層が薄い為、゛1+i、極材料
とのコンタクト形成の際必要となるコンタクトホールの
形成が困難となる上、コンタクト抵抗およびソース領域
・ドレイン領域の抵抗が増大し、TFl13性が、制約
されるという問題点があった。
酸化によるゲート酸化膜形成の際、非単結晶Si層全面
を熱酸化する為、熱酸化後の非単結晶81層膜厚は、ソ
ース領域・ドレイン領域・チャネル領域すべて等しくな
る。故に、チャネル領域の熱酸化後の非単結晶81層膜
厚を薄くしてTUFTを作製すると、ソース領域・ドレ
イン領域の非単結晶Si層が薄い為、゛1+i、極材料
とのコンタクト形成の際必要となるコンタクトホールの
形成が困難となる上、コンタクト抵抗およびソース領域
・ドレイン領域の抵抗が増大し、TFl13性が、制約
されるという問題点があった。
本発明はこのような問題点を解決するもので、その目的
とするところは、非単結晶Si、4の熱酸化によりゲー
ト絶縁膜形成の隙、窒化シリコンをマスクとして用い、
非単結晶Si層のチャネル領域を選択的に熱酸化し、ソ
ース領域・ドレイン領域の熱酸化後の非単結晶81層膜
厚は厚く、チャネル領域は荀<シて、コンタクト特性・
トランジスタ特性等の良好なTIPTの構造を提供する
ことにある。
とするところは、非単結晶Si、4の熱酸化によりゲー
ト絶縁膜形成の隙、窒化シリコンをマスクとして用い、
非単結晶Si層のチャネル領域を選択的に熱酸化し、ソ
ース領域・ドレイン領域の熱酸化後の非単結晶81層膜
厚は厚く、チャネル領域は荀<シて、コンタクト特性・
トランジスタ特性等の良好なTIPTの構造を提供する
ことにある。
本発明は絶縁基板上に、非単結晶81層および絶縁層を
、層構造にして構成されるTIPTの、非単結晶Si層
に形成されるソース領域とドレイン領域間のチャネル領
域の膜厚を、窒化シリコンをマスクとして用いた、選択
的熱酸化により、局所的に薄くした構造を有することを
特徴とする。
、層構造にして構成されるTIPTの、非単結晶Si層
に形成されるソース領域とドレイン領域間のチャネル領
域の膜厚を、窒化シリコンをマスクとして用いた、選択
的熱酸化により、局所的に薄くした構造を有することを
特徴とする。
以下、本発明について実施例に基づき説明する第1図に
、従来の製造工程により形成された一般的なでFTの構
造を、第2図に、本発明に基づき形成したTPTの構造
を示す。
、従来の製造工程により形成された一般的なでFTの構
造を、第2図に、本発明に基づき形成したTPTの構造
を示す。
構造上の差は、従来例では、熱酸化後の非単結晶81層
膜厚が均一であるが、本発明によるTPTは、ソース領
域・ドレイン領域のコンタクト形成部では厚く、チャネ
ル領域では薄くなっていることにある。また選択的熱酸
化のマスクに使用したffl化シリコン層は、コンタク
トホール形成時に、眉間絶縁膜6と同時にエツチングす
れば、コンタクト特性に問題とならないので、選択熱酸
化後エツチングする必要はなく、工程の上でも簡略に行
なうことができる。
膜厚が均一であるが、本発明によるTPTは、ソース領
域・ドレイン領域のコンタクト形成部では厚く、チャネ
ル領域では薄くなっていることにある。また選択的熱酸
化のマスクに使用したffl化シリコン層は、コンタク
トホール形成時に、眉間絶縁膜6と同時にエツチングす
れば、コンタクト特性に問題とならないので、選択熱酸
化後エツチングする必要はなく、工程の上でも簡略に行
なうことができる。
次に、製造工程について、第3図を用いて説明する。
まず絶縁基板上に、化学気相成長法等により、非単結晶
81層を形成し、エツチングして島状にする。続いて、
同様な方法により酸化シリコン居および窒化シリコン層
を形成、選択エツチングをすれば、第3図(α)のよう
になる。ここで、熱酸化を行なうと、第3図(b)の様
になる。酸化膜の厚さは、処理時間等により正確に制御
できるので、熱酸化後のチャネル領域の非単結晶j9
i %3の膜厚は、任意に設定できる。次に、非単結晶
S1層への不純物元素の導入により、導電性を良好にし
たゲート電極、あるいは他の導電性の優れた材料により
ゲート電極を形成し、続いて、ホウ紫あるいはリン等の
不純物元素を、非単結晶Si層9にイオン打ち込み等に
より導入して、ソース領域・ドレイン領域を形成する。
81層を形成し、エツチングして島状にする。続いて、
同様な方法により酸化シリコン居および窒化シリコン層
を形成、選択エツチングをすれば、第3図(α)のよう
になる。ここで、熱酸化を行なうと、第3図(b)の様
になる。酸化膜の厚さは、処理時間等により正確に制御
できるので、熱酸化後のチャネル領域の非単結晶j9
i %3の膜厚は、任意に設定できる。次に、非単結晶
S1層への不純物元素の導入により、導電性を良好にし
たゲート電極、あるいは他の導電性の優れた材料により
ゲート電極を形成し、続いて、ホウ紫あるいはリン等の
不純物元素を、非単結晶Si層9にイオン打ち込み等に
より導入して、ソース領域・ドレイン領域を形成する。
ゲート電極5を厚く設定すれば、不純物元素のチャネル
領域への進入はないので自己整合により、ソース領域・
ドレイン領域の形成が可能となる。これらにより、第6
図(c)の如く構成となる。次に、1間絶縁膜6を形成
し、コンタクトホールを開け、アルミニウム等電極材料
の形成、エツチングにより、第3図(d)の如く構造の
TNTが、構成される。
領域への進入はないので自己整合により、ソース領域・
ドレイン領域の形成が可能となる。これらにより、第6
図(c)の如く構成となる。次に、1間絶縁膜6を形成
し、コンタクトホールを開け、アルミニウム等電極材料
の形成、エツチングにより、第3図(d)の如く構造の
TNTが、構成される。
第4図に、従来の非単結晶領域が、ソース領域・ドレイ
ン領域・チャネル領域にわたって均一の膜厚で、コンタ
クトホールの形成が量産を考慮した上で、容易にでき、
しかも良好なコンタクト特性が容易に得られる程度の膜
厚(〜7QOλ)のTPT特性(破#りと、本発明の構
造で、チャネル領域が約2801で、ソース領域・ドレ
イン領域は前記同様的700XであるTIFTの特性を
示す。
ン領域・チャネル領域にわたって均一の膜厚で、コンタ
クトホールの形成が量産を考慮した上で、容易にでき、
しかも良好なコンタクト特性が容易に得られる程度の膜
厚(〜7QOλ)のTPT特性(破#りと、本発明の構
造で、チャネル領域が約2801で、ソース領域・ドレ
イン領域は前記同様的700XであるTIFTの特性を
示す。
しきい値電圧が下がり、ドレイン電流の立ち上がりが急
峻となっていることが明確である。ゲート電圧5vで比
較すれば、従来のTIPTより、ドレイン電流は、5桁
以上の増加である。
峻となっていることが明確である。ゲート電圧5vで比
較すれば、従来のTIPTより、ドレイン電流は、5桁
以上の増加である。
またオフ電流も従来の構造のものより、1桁以上下がっ
ている。
ている。
第4図は例としてNチャネルTIFTの特性が示しであ
るが、PチャネルTPTについても同様の特性が出力で
きる。
るが、PチャネルTPTについても同様の特性が出力で
きる。
加えて、選択的熱酸化後、窒化シリコン層をエツチング
により取り去り、第5図の如く構造と、したTIFTも
可能である。このような構造にすることにより、コンタ
クトホール形成の際、二酸化シリコンのエツチングのみ
で行なうことができる。
により取り去り、第5図の如く構造と、したTIFTも
可能である。このような構造にすることにより、コンタ
クトホール形成の際、二酸化シリコンのエツチングのみ
で行なうことができる。
以上述べたように、本発明によれば、ソース・ドレイン
・チャネル領域の膜厚が量産時に効率良く適切なコンタ
クトホール形成ができ、さらに良好なコンタクト特性を
可能にする膜厚である非単結晶Si層を用いる従来の構
造のTIFTと比較して、窒化シリコン層をマスクとし
た、選択的熱酸化により、チャネル領域のみ、非単結晶
81層の膜厚を薄くするという構造にしたことで、しき
い値電圧が下がり、オン電流が増加、さらに、オフ電流
が減少し、TNT特性が大巾に向上したので、応答速度
の速いTNT特性を必要とするデバイスへの応用を可能
にするものであり、また特に1量産時にも安定した特性
を提供できるなど、多大な効果を有するものである。
・チャネル領域の膜厚が量産時に効率良く適切なコンタ
クトホール形成ができ、さらに良好なコンタクト特性を
可能にする膜厚である非単結晶Si層を用いる従来の構
造のTIFTと比較して、窒化シリコン層をマスクとし
た、選択的熱酸化により、チャネル領域のみ、非単結晶
81層の膜厚を薄くするという構造にしたことで、しき
い値電圧が下がり、オン電流が増加、さらに、オフ電流
が減少し、TNT特性が大巾に向上したので、応答速度
の速いTNT特性を必要とするデバイスへの応用を可能
にするものであり、また特に1量産時にも安定した特性
を提供できるなど、多大な効果を有するものである。
第1図は、従来の構造のTII’T構造を示す図。
第2図は、本発明による構造を示す図。
第3図(α)〜Cd)は、一実施例を工程順に示す図で
ある。 第4図は、従来のTPT特性(破線)と、本発明のTP
T特性(実線)を示す図。条件はドレイン電圧5v、形
成はチャネル長が5μ犠で、チャネル幅が10μ惧であ
る。 第5図は、窒化シリコン層を除去して、形成したTPT
の構造を示す図。 1・・・・・・絶縁基板 2・・・・・・ソースあるいはドレイン領域3・・・・
・・チャネル領域 4・・・・・・ゲート絶縁層 5・・・・・・ゲート電極 6・・・・・・層間絶縁層 7・・・・・・電極 8・・・・・・窒化シリコン層 9・・・・・・非単結晶シリコン 10・・・イオンビーム 以 上
ある。 第4図は、従来のTPT特性(破線)と、本発明のTP
T特性(実線)を示す図。条件はドレイン電圧5v、形
成はチャネル長が5μ犠で、チャネル幅が10μ惧であ
る。 第5図は、窒化シリコン層を除去して、形成したTPT
の構造を示す図。 1・・・・・・絶縁基板 2・・・・・・ソースあるいはドレイン領域3・・・・
・・チャネル領域 4・・・・・・ゲート絶縁層 5・・・・・・ゲート電極 6・・・・・・層間絶縁層 7・・・・・・電極 8・・・・・・窒化シリコン層 9・・・・・・非単結晶シリコン 10・・・イオンビーム 以 上
Claims (3)
- (1)絶縁基板上に、非単結晶シリコン層および絶縁層
を、層構造にして構成される薄膜トランジスタの、前記
非単結晶シリコン層に形成されるソース領域とドレイン
領域間のチャネル領域の膜厚を、局所的に薄くした構造
を有することを特徴とする薄膜トランジスタ。 - (2)前記非単結晶シリコン層上のゲート絶縁膜の膜厚
は、前記チャネル領域およびその近傍上の方がその他の
領域より厚いことを特徴とする特許請求の範囲第1項記
載の薄膜トランジスタ。 - (3)少なくとも前記ソース領域およびドレイン領域上
に、窒化シリコン層が存在することを特徴とする特許請
求の範囲第1項記載の薄膜トランジスタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59170914A JPS6148976A (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP59170914A JPS6148976A (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6148976A true JPS6148976A (ja) | 1986-03-10 |
Family
ID=15913681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP59170914A Pending JPS6148976A (ja) | 1984-08-16 | 1984-08-16 | 薄膜トランジスタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6148976A (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05127192A (ja) * | 1991-11-06 | 1993-05-25 | Sharp Corp | アクテイブマトリクス基板及びその製造方法 |
EP0635880A1 (fr) * | 1993-07-22 | 1995-01-25 | Commissariat A L'energie Atomique | Procédé de fabrication d'un transistor en technologie silicium sur isolant |
US5459347A (en) * | 1991-12-30 | 1995-10-17 | Nippon Telegraph And Telephone Corporation | Method of making field-effect semiconductor device on SOI |
US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
US6797550B2 (en) | 2001-12-21 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US6911358B2 (en) | 2001-12-28 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
-
1984
- 1984-08-16 JP JP59170914A patent/JPS6148976A/ja active Pending
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05127192A (ja) * | 1991-11-06 | 1993-05-25 | Sharp Corp | アクテイブマトリクス基板及びその製造方法 |
US5459347A (en) * | 1991-12-30 | 1995-10-17 | Nippon Telegraph And Telephone Corporation | Method of making field-effect semiconductor device on SOI |
EP0635880A1 (fr) * | 1993-07-22 | 1995-01-25 | Commissariat A L'energie Atomique | Procédé de fabrication d'un transistor en technologie silicium sur isolant |
FR2708142A1 (fr) * | 1993-07-22 | 1995-01-27 | Commissariat Energie Atomique | Procédé de fabrication d'un transistor en technologie silicium sur isolant. |
US5439836A (en) * | 1993-07-22 | 1995-08-08 | Commissariat A L'energie Atomique | Method for producing a silicon technology transistor on a nonconductor |
US6541795B2 (en) | 1994-06-14 | 2003-04-01 | Semiconductor Energy Laboratory Co., Ltd. | Thin film semiconductor device and production method for the same |
US6337232B1 (en) | 1995-06-07 | 2002-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabrication of a crystalline silicon thin film semiconductor with a thin channel region |
US6797550B2 (en) | 2001-12-21 | 2004-09-28 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method therefor |
US7319055B2 (en) | 2001-12-21 | 2008-01-15 | Semiconductor Energy Laboratory Co., Ltd. | Method of fabricating a semiconductor device utilizing crystallization of semiconductor region with laser beam |
US6911358B2 (en) | 2001-12-28 | 2005-06-28 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7129121B2 (en) | 2001-12-28 | 2006-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
US7635883B2 (en) | 2001-12-28 | 2009-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6049106A (en) | Large grain single crystal vertical thin film polysilicon MOSFETs | |
JP2929291B2 (ja) | 絶縁ゲート電界効果トランジスタの製造方法 | |
JPH02210871A (ja) | 半導体装置 | |
JPS6148975A (ja) | 薄膜トランジスタ | |
JPS6148976A (ja) | 薄膜トランジスタ | |
JPH07273349A (ja) | 半導体集積回路 | |
JPS61125174A (ja) | 半導体装置 | |
JP2543416B2 (ja) | 半導体装置 | |
JPH06260644A (ja) | 半導体装置の製造方法 | |
JPH0350771A (ja) | 半導体装置 | |
JPH01302768A (ja) | 逆スタガー型シリコン薄膜トランジスタ | |
JP3522440B2 (ja) | 薄膜半導体装置 | |
JPS63226070A (ja) | Misトランジスタ | |
JP2637186B2 (ja) | 半導体装置 | |
JP3091800B2 (ja) | Soi基板の製造方法 | |
JP2761496B2 (ja) | 薄膜状絶縁ゲイト型半導体装置およびその作製方法 | |
JPH1154755A (ja) | 半導体素子の製造方法および薄膜トランジスタ | |
JPS61100967A (ja) | 薄膜トランジスタの製造方法 | |
JPS62296563A (ja) | 絶縁ゲ−ト型トランジスタおよびその製造方法 | |
JPH04233758A (ja) | 半導体装置とその製造方法 | |
JPH05136168A (ja) | 薄膜トランジスタの製造方法 | |
JPH0785480B2 (ja) | 薄膜トランジスタとその製造方法 | |
JPH03284878A (ja) | 薄膜トランジスタ | |
JPS635559A (ja) | 半導体装置の製造方法 | |
JPH0616546B2 (ja) | 半導体装置 |