JPS6135646A - Line exchange switch with packet exchange function - Google Patents
Line exchange switch with packet exchange functionInfo
- Publication number
- JPS6135646A JPS6135646A JP15682284A JP15682284A JPS6135646A JP S6135646 A JPS6135646 A JP S6135646A JP 15682284 A JP15682284 A JP 15682284A JP 15682284 A JP15682284 A JP 15682284A JP S6135646 A JPS6135646 A JP S6135646A
- Authority
- JP
- Japan
- Prior art keywords
- packet
- network
- intra
- switch
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【発明の詳細な説明】
(技術分野)
本発明はパケット交換機能付回線交換スイッチに関する
。DETAILED DESCRIPTION OF THE INVENTION (Technical Field) The present invention relates to a circuit switching switch with a packet switching function.
(従来技術)
従来、回線交換を基本としパケット交換をも実行しうる
時分割スイッチ網においては、入力側のパケット交換装
置と出力側のパケット交換装置との間に回線交換による
パスを設定し、このパスを通してパケット通信を行うよ
うに構成されている。(Prior Art) Conventionally, in a time-division switch network that is based on circuit switching and can also perform packet switching, a circuit-switched path is established between an input-side packet switching device and an output-side packet switching device. It is configured to perform packet communication through this path.
このためパスを設定するための手順と時間が必要であり
、パケット交換トラヒックの急激な変動に対して十分な
パスの設定変更を行えず、パケットが途中のバッファメ
モリに渋滞してしまい、結局、パケット伝送遅延時間が
大きくなってしまうという欠点があった。また、入力側
のパケット交換装置と出力側のパケット交換装置との間
のパスの途中にパケット交換機能を入れることによりパ
スの設定を行わないでパケット転送ができるようにする
と、lパケットを完全に受信したのちパケット転送が開
始されるため、パケット蓄積用メモリが増加し、かつパ
ケット伝送遅延時間も大きくなってしまうという欠点が
あった。For this reason, a procedure and time are required to set up a path, and the path settings cannot be changed sufficiently in response to sudden changes in packet switching traffic, resulting in packets becoming jammed in the buffer memory along the way. This method has the drawback of increasing packet transmission delay time. In addition, by inserting a packet switching function in the middle of the path between the input side packet switching device and the output side packet switching device, it is possible to transfer packets without setting up a path. Since packet transfer is started after reception, the disadvantage is that the memory for storing packets increases and the packet transmission delay time also increases.
(発明の目的)
本発明の目的は、パケットを分割しスイッチ網内パケッ
トとして短いパケット長を持つ固定長のパケット形式に
再構盛する手段をスイッチ網内の時分割空間スイッチの
前段に設置し、かつ該時分割空間スイッチに該スイッチ
網内パケットを交換する回路を、回線交換を行う回路と
並置することにより上記欠点を解決し、回線交換機能は
従来どおりでありながら短い伝送遅延時間でパケット交
換を実行できるようにしたパケット交換機能付回線交換
スイッチを提供することKある。(Objective of the Invention) An object of the present invention is to install a means for dividing a packet and reassembling it into a fixed-length packet format having a short packet length as a packet within a switch network at a stage upstream of a time-division space switch within a switch network. , and by placing a circuit for exchanging packets within the switch network in the time-division space switch in parallel with a circuit for circuit switching, the above disadvantages are solved, and the circuit switching function remains the same as before, but packets can be exchanged with a short transmission delay time. It is an object of the present invention to provide a circuit switching switch with a packet switching function capable of performing switching.
(発明の構成)
本実%によれば、パケットを分割して短い網内パケット
として再構成する網内パケット作成回路と、前記網内パ
ケットと回線交換用データのいずれかを選択する切替ス
イッチと、該切替スイッチを経由した前記網内パケット
が時分割空間スイッチを通る時該時分割空間スイッチの
前で分岐してこれを抽出して蓄積し該時分割空間スイッ
チの出側ハイウェイの空タイムスロットに該蓄積した網
内パケットを挿入する手段を有する時分割空間スイッチ
と、前記出側ハイウェイの前記網内パケットを受信して
蓄積し元のパケットに戻すパケット再生回路とを備える
ことt−特徴とするパケット交換機能付回線交換スイッ
チが得られる。(Structure of the Invention) According to the present invention, there is provided an intra-network packet creation circuit that divides a packet and reconfigures it into a short intra-network packet, and a changeover switch that selects either the intra-network packet or circuit switching data. , when the intra-network packet that has passed through the changeover switch passes through the time-division space switch, it branches before the time-division space switch, extracts and stores it, and stores it in an empty time slot on the outgoing highway of the time-division space switch. a time division space switch having means for inserting the accumulated intra-network packets into the network; and a packet reproducing circuit that receives and stores the intra-network packets on the outgoing highway and returns them to the original packets. A circuit switching switch with a packet switching function is obtained.
(実施例) 次に図面を参照して本発明について説明する。(Example) Next, the present invention will be explained with reference to the drawings.
第1図は本発明のパケット交換機能付回線交換スイッチ
の一実施例を示すブロック図、第2図および第3図はそ
れぞれ第1図における入力ハイウェイ/出力ハイウェイ
信号形式および網内パケット形式の一例を示す図である
。FIG. 1 is a block diagram showing an embodiment of the circuit switching switch with packet switching function of the present invention, and FIGS. 2 and 3 are examples of the input highway/output highway signal format and the intra-network packet format in FIG. 1, respectively. FIG.
第1図において、本実施例は発信側パケット交換装置(
以下NA)lと、該NA、と入力ハイウェイ2で接続さ
れる時分割空間スイッチ(以下sw)3と、SW3と出
力ハイウェイ4で接続される着信側パケット交換装置(
以下NB)5とからなる。NA1は回線交換用入力端子
11.パケット交換用入力端子12.パケット交換用入
力端子12に接続される網内パケット作成回路13゜回
路交換用入力端子11および網内パケット作成回路13
の出力を入力し、骸入力から1つを選択する切替スイッ
チ14を含み構成され、切替スイッチ4の出力は入力I
・イウェイ2を介して8W3に入力される。また、8W
3は入カッ・イウエイ2に接続されるパケット抽出回路
31.パケット抽出回路31の出力に接続されるパケッ
ト検出分析回路32.パケット検出分析回路32の出力
に接続されるパケットバッファ331.332、〜33
M。In FIG. 1, this embodiment shows the originating packet switching device (
a time-division space switch (hereinafter referred to as SW) 3 connected to the NA by an input highway 2;
(hereinafter referred to as NB) 5. NA1 is the line switching input terminal 11. Packet exchange input terminal 12. Intra-network packet creation circuit 13° connected to packet exchange input terminal 12 Circuit exchange input terminal 11 and intra-network packet creation circuit 13
The output of the changeover switch 4 is input to the input I
- Input to 8W3 via iway 2. Also, 8W
3 is a packet extraction circuit 31 connected to the input cable 2; A packet detection and analysis circuit 32 connected to the output of the packet extraction circuit 31. Packet buffers 331, 332, to 33 connected to the output of the packet detection and analysis circuit 32
M.
入力ハイウェイ2に接続される入力301および他の同
様1−構成のN−1個のブロックからの各入力302.
〜3ONとに接続され該8個の入力301゜302.7
−soNのうち1つを選択する回線セレクタ34.バケ
ットバッファ331からの入力351および他の同様な
構成のN−1個のブロックからの各人力352.〜35
Nとに接続され該8個の入力351.352、〜35N
のうち1つを選択するパケットセレクタ35を含み構成
され、回線セレクタ34およびパケットセレクタ35の
いずれかの出力が出力ハイウェイ4を介してNB5に入
力嘔れる。さらにNB5は出力ハイウェイ4に接続され
るパケット再生回路51.出力ハイウェイ4に接続され
る回線交換用出力端子52.パケット再生回路51の出
力と接続されるパケット交換用出力端子53を含み構成
される。Input 301 connected to input highway 2 and each input 302 from other similarly 1-configured N-1 blocks.
~3ON and the eight inputs 301°302.7
- line selector 34 for selecting one of the soNs. Input 351 from bucket buffer 331 and each input 352 from other similarly configured N-1 blocks. ~35
N and the eight inputs 351, 352, ~35N
The output of either the line selector 34 or the packet selector 35 is input to the NB 5 via the output highway 4. Furthermore, NB5 is a packet reproducing circuit 51. connected to output highway 4. A line switching output terminal 52 connected to the output highway 4. It includes a packet exchange output terminal 53 connected to the output of the packet reproduction circuit 51.
次に第2図において、入力ハイウェイおよび出力ハイウ
ェイにおける信号形式は8ビツトのデータPCMにパケ
ット表示ビットPが追加され、9ビツトで1データを形
成する。また第3図において、網内パケット形式はフラ
グFからパケットは始まり宛先番号りと発信元番号0が
あり、そのあとにデータエリアDAとエラーチェックコ
ードEがあり、最後にフラグFでパケットは終了する。Next, in FIG. 2, the signal format on the input highway and the output highway is 8-bit data PCM with a packet display bit P added to form one data with 9 bits. Also, in Figure 3, the network packet format starts with flag F, has the destination number and source number 0, then has data area DA and error check code E, and finally ends with flag F. do.
続いて第1図〜第3図を用いて本実施例の作用。Next, the operation of this embodiment will be explained using FIGS. 1 to 3.
動作等について順を追って説明する。The operation etc. will be explained step by step.
通常の回線交換の場合、NAlの回線交換用入力端子1
1から入った入力信号は切替スイッチ14を経て入力ハ
イウェイ2へと直接抜けてい@、SW3に接続される。In the case of normal line switching, input terminal 1 for line switching of NAL
The input signal inputted from 1 passes through the selector switch 14, goes directly to the input highway 2, and is connected to SW3.
該入力ハイウェイ2から入った入力信号は回線セレクタ
34を通って出力/Sイ9エイ4に出力される。該出力
aNB5へ入力され、回線交換用出力端子52へと伝え
られる。したがって、遅延時間は最小であり、従来の時
分割空間スイッチの動作と変わるところはない。The input signal from the input highway 2 passes through the line selector 34 and is output to the output/S9A4. The signal is input to the output aNB 5 and transmitted to the line switching output terminal 52. Therefore, the delay time is minimal and the operation is no different from that of a conventional time-division space switch.
次にパケット交換の場合、NAlのパケット交換用入力
端子12から入ったパケットは網内パケット作成回路1
3でパケットの宛先を調べ、どの着信側パケット交換装
置にこのパケットをスイッチ網内で転送するかを決め、
この着信側パケット交換装置(例えばNB5)の番号を
宛先番号りとし、NAlの番号を発信元番号0とする網
内パケットに再構成する。すなわち、第3図における7
272間の1パケット全体を小さく分けて、パケットの
先頭から順に網内パケット内のデータエリアDAに収容
し順次送出する。この網内パケットが8W3内を伝送さ
れるときには、入力ハイウェイ信号(第2図に図示)の
なかのパケット表示ビットPt−論理値11″とする。Next, in the case of packet switching, the packet input from the packet switching input terminal 12 of NAL is sent to the network packet creation circuit 1.
In step 3, check the destination of the packet, decide which destination packet switching device to forward this packet to within the switch network,
The number of the destination packet switching device (for example, NB5) is used as the destination number, and the packet is reconfigured into an intra-network packet with the number of NAl as the source number 0. In other words, 7 in Figure 3
The entire packet between 272 and 272 is divided into small pieces, stored in the data area DA in the intra-network packet in order from the beginning of the packet, and sequentially sent out. When this intra-network packet is transmitted within 8W3, the packet indicator bit Pt in the input highway signal (shown in FIG. 2) is set to logic value 11''.
該入力ハイウェイ信号のなかで回線交換に使用されてい
ないタイムスロットを使用して、SW3に送られてきた
網内パケットはパケット抽出回路31により前記パケッ
ト表示ビットPが論理値″1″の時に入力ハイウェイ2
から取り出されてパケット検出分析回路32に送られる
。パケット検出分析回路32は入力ハイウェイ2から取
り出された信号系を調べてフラグFを検出し、宛先番号
りと発信元番号0を33Mのうちの1つのパケットバッ
ファにこの網内パケットを送りこむ。パケットセレクタ
3,5は出力ハイウェイ4上で回線交換に使用されてい
ないタイムスロッtf見つけると、該出力ハイウェイ方
面の網内パケットが入っているバケットバッファ331
から網内パケットを取り出し、l網内パケット1一完
全に送出し終わるまで該出力ハイウェイ4上で回線交換
に使われていない前記タイムスロットに対して連続して
該網内パケットを送出する。この際出力ハイウェイ4上
で網内パケットに使用されたタイムスロットではパケッ
ト表示ビットPが論理値″11″に設定される。こうし
て1つの網内パケットを送出し終わると、次のバケット
バッファ332から新しい網内パクッIt取り出して出
力ハイウェイ4に乗せる動作をする。バケットバッファ
に送出すべき網内パケットがないときは、順次別のバケ
ットバッファを捜しバケットバッファ33M1で行った
らバケットバッファ331に戻る。送出すべき網内パケ
ットがない場合は、出力ハイウェイ4上でパケット表示
ビットPft論理値10”に設定する。NB5ではこの
ように出力ハイウェイ4からの網内パケットをバクット
表示ピッ)Pにしたがって取り出し、パケット再生回路
51において発信元番号0によってこれを分類し、発信
元番号Oごとに別々に蓄積して元のパケットに再生する
。再生されたパケットはパケット交換用出力端子53か
ら出力される。このようにして、NAlで網内パケット
に分割され8Waを経由して転送されたパケットは、N
B5 ・において順序正しく再生されることとなる。An intra-network packet sent to SW3 using a time slot that is not used for circuit switching in the input highway signal is input by the packet extraction circuit 31 when the packet display bit P is a logical value of "1". highway 2
and sent to the packet detection and analysis circuit 32. The packet detection and analysis circuit 32 examines the signal system taken out from the input highway 2, detects the flag F, and sends this intra-network packet with the destination number and source number 0 to one of the packet buffers 33M. When the packet selectors 3 and 5 find a time slot tf that is not used for circuit switching on the output highway 4, the packet selectors 3 and 5 select the bucket buffer 331 containing the intra-network packets for the output highway.
The intra-network packets are extracted from the network packet 1 and are continuously transmitted to the time slots which are not used for circuit switching on the output highway 4 until the intra-network packet 1 is completely transmitted. At this time, in the time slot used for the intra-network packet on the output highway 4, the packet indication bit P is set to the logical value "11". When one intra-network packet is sent out in this manner, a new intra-network packet It is taken out from the next bucket buffer 332 and placed on the output highway 4. When there is no intra-network packet to be sent to the bucket buffer, another bucket buffer is sequentially searched for, and after searching for the bucket buffer 33M1, the process returns to the bucket buffer 331. If there is no intra-network packet to be sent, set the packet indication bit Pft to logical value 10'' on the output highway 4.The NB 5 extracts the intra-network packet from the output highway 4 according to the backcut indication bit P. In the packet reproducing circuit 51, the packets are classified by source number 0, stored separately for each source number O, and reproduced into original packets.The reproduced packets are outputted from the output terminal 53 for packet exchange. In this way, the packets divided into intra-network packets by NAl and transferred via 8Wa are
They will be played back in order in B5.
(発明の効果)
以上の説明により明らかなように本発明のパケット交換
機能付回線交換スイッチによれば、時分割空間スイッチ
にパケット交換機能を付加することにより、入力ハイウ
ェイ、出力ハイウェイでは発信側パケット交換装置と着
信側パケット交換装置とを直接つなぐバスが存在するし
ないにもかかわらず回線交換に使用していないタイムス
ロットをすべてパケット伝送に使用することができるの
で、入力ハイウェイおよび出力ハイウェイの使用率を高
くできるという効果が生じる。また、入力ハイウエイ、
出力ハイウェイは独立にパケット伝送を行うことができ
るので制御が簡単になるばかりでなく、パケットを網内
パケットに小さく分割することにより1つのパケットを
完全に蓄積してから転送する場合に比べてパケット伝送
の遅延時間を短縮できるという効果が生じる。(Effects of the Invention) As is clear from the above explanation, according to the circuit switching switch with a packet switching function of the present invention, by adding a packet switching function to a time division space switch, it is possible to Even though there is no bus that directly connects the switching equipment and the destination packet switching equipment, all time slots not used for circuit switching can be used for packet transmission, so the utilization rate of input highways and output highways can be reduced. This has the effect of increasing the In addition, the input highway,
Output highways can transmit packets independently, which not only simplifies control, but also allows packets to be divided into smaller intra-network packets, compared to the case where one packet is completely stored and then transferred. This has the effect of reducing transmission delay time.
第1図は本発明のバクット交換機能付回線交換スイッチ
の一実施例を示すブロック図、第2図および第3図はそ
れぞれ第1図における入力ハイウェイ/出力ハイウェイ
信号形式および網内パケット形式の一例を示す図である
。
図において、l・・・・・・発信側バクット交換装置N
As2・・・・・・入力ハイウェイ、3・・・・・・時
分割空間スイッチsw、4・・・・・・出力ハイウェイ
、5・・・・・・着信側パケット交換装置NB、11・
・・・・・回線交換用入力端パケット検出分析回路、3
31.332、〜33M・・・・・・パケットバッファ
、34・・・・・・回線セレクタ、35・・・・・−パ
ケットセレクタ、51・・・・・・パケット再生回路、
52・・・・・・回線交換用出力端子、53・・・・・
・パケット交換用出力端子。FIG. 1 is a block diagram showing an embodiment of the circuit switching switch with backt switching function of the present invention, and FIGS. 2 and 3 are examples of the input highway/output highway signal format and the intra-network packet format in FIG. 1, respectively. FIG. In the figure, l... Sending side Bakut exchange device N
As2...Input highway, 3...Time division space switch sw, 4...Output highway, 5...Destination side packet switching device NB, 11.
...Input end packet detection and analysis circuit for circuit switching, 3
31.332, ~33M...Packet buffer, 34...Line selector, 35...-Packet selector, 51...Packet reproducing circuit,
52... Output terminal for line exchange, 53...
・Output terminal for packet exchange.
Claims (1)
網内パケット作成回路と、前記網内パケットと回線交換
用データのいずれかを選択する切替スイッチと、該切替
スイッチを経由した前記網内パケットが時分割空間スイ
ッチを通る時該時分割空間スイッチの前で分岐してこれ
を抽出して蓄積し該時分割空間スイッチの出側ハイウェ
イの空タイムスロットに該蓄積した網内パケットを挿入
する手段を有する時分割空間スイッチと、前記出側ハイ
ウェイの前記網内パケットを受信して蓄積し元のパケッ
トに戻すパケット再生回路とを備えることを特徴とする
パケット交換機能付回線交換スイッチ。an intra-network packet creation circuit that divides the packet and reconfigures it into short intra-network packets; a changeover switch that selects either the intra-network packet or the circuit switching data; and the intra-network packet that has passed through the changeover switch. Means for branching before the time-division space switch when passing through the time-division space switch, extracting and accumulating the packet, and inserting the accumulated intra-network packet into an empty time slot on the outgoing highway of the time-division space switch. 1. A circuit switching switch with a packet switching function, comprising: a time division space switch having a packet switching function; and a packet regeneration circuit that receives and stores the intra-network packets on the outgoing highway and returns them to the original packets.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15682284A JPS6135646A (en) | 1984-07-27 | 1984-07-27 | Line exchange switch with packet exchange function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15682284A JPS6135646A (en) | 1984-07-27 | 1984-07-27 | Line exchange switch with packet exchange function |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6135646A true JPS6135646A (en) | 1986-02-20 |
Family
ID=15636100
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15682284A Pending JPS6135646A (en) | 1984-07-27 | 1984-07-27 | Line exchange switch with packet exchange function |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6135646A (en) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6313451A (en) * | 1986-06-20 | 1988-01-20 | アメリカン テレフオン アンド テレグラフ カムパニ− | Apparatus for transmitting line exchange information and packet exchange information |
JPH01276512A (en) * | 1988-04-28 | 1989-11-07 | Kawaguchiko Seimitsu Kk | Offset printing ink composition for transparent conductive film |
US5734655A (en) * | 1986-09-16 | 1998-03-31 | Hitachi, Ltd. | Distributed type switching system |
US6618372B1 (en) | 1986-09-16 | 2003-09-09 | Hitachi, Ltd. | Packet switching system having-having self-routing switches |
US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
-
1984
- 1984-07-27 JP JP15682284A patent/JPS6135646A/en active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6313451A (en) * | 1986-06-20 | 1988-01-20 | アメリカン テレフオン アンド テレグラフ カムパニ− | Apparatus for transmitting line exchange information and packet exchange information |
US5734655A (en) * | 1986-09-16 | 1998-03-31 | Hitachi, Ltd. | Distributed type switching system |
US5745495A (en) * | 1986-09-16 | 1998-04-28 | Hitachi, Ltd. | Apparatus for monitoring and controlling autonomous switching of trunk/subscriber lines in a distributed switching system |
US6304570B1 (en) | 1986-09-16 | 2001-10-16 | Hitachi, Ltd. | Distributed type switching system |
US6335934B1 (en) | 1986-09-16 | 2002-01-01 | Hitachi, Ltd. | Distributed type switching system |
US6389025B2 (en) | 1986-09-16 | 2002-05-14 | Hitachi, Ltd. | Distributed type switching system |
US6618372B1 (en) | 1986-09-16 | 2003-09-09 | Hitachi, Ltd. | Packet switching system having-having self-routing switches |
US6639920B2 (en) | 1986-09-16 | 2003-10-28 | Hitachi, Ltd. | Distributed type switching system |
US7058062B2 (en) | 1986-09-16 | 2006-06-06 | Hitachi, Ltd. | Packet switching system having self-routing switches |
JPH01276512A (en) * | 1988-04-28 | 1989-11-07 | Kawaguchiko Seimitsu Kk | Offset printing ink composition for transparent conductive film |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5457679A (en) | Channel sharing and memory sharing in a packet switching system | |
EP0420493B1 (en) | Broadcast packet switch network | |
US4494230A (en) | Fast packet switching system | |
US4893303A (en) | Method and apparatus for parallel computation | |
US7116633B2 (en) | Packet switching system and method | |
EP0420492B1 (en) | packet switching network for multiple packet types | |
JPS6211344A (en) | Fast packet exchanger | |
JPH06203001A (en) | Electronic message communication path selection method | |
JPS62501045A (en) | Self-routing packet containing stage address identification field | |
JP3172477B2 (en) | Method for transmitting ATM cells, method for transmitting ATM cells over an ATM link, and method for receiving ATM cells from an ATM link | |
AU657578B2 (en) | Packet transfer control arrangement | |
EP0683949B1 (en) | A method for handling redundant switching planes in packet switches and a switch for carrying out the method | |
JPS6135646A (en) | Line exchange switch with packet exchange function | |
JP2910770B2 (en) | Self-routing switching system and current / standby switching method for self-routing switching system | |
JPH09172456A (en) | Circuit and method for multiplexing and data service unit | |
JPH05260060A (en) | Communication equipment | |
JPH05160851A (en) | Electronic exchange method for asynchronous transfer mode communication system | |
JP2852072B2 (en) | Network system | |
JP2755402B2 (en) | Self-routing switching system and asynchronous transfer mode switching system | |
JP2747305B2 (en) | ATM switch | |
JPS63287294A (en) | Line packet composite switch system | |
JP3055547B2 (en) | Cell assembling method, cell disassembling method, and ATM cell communication device | |
JP2802400B2 (en) | Line switching method | |
JP2004356792A (en) | Scalable node | |
KR100970954B1 (en) | Clock Extraction Circuit for Linearly Scalable Broadcast Routers |