JPS61288490A - Aligned mounting of semiconductor element - Google Patents
Aligned mounting of semiconductor elementInfo
- Publication number
- JPS61288490A JPS61288490A JP60130249A JP13024985A JPS61288490A JP S61288490 A JPS61288490 A JP S61288490A JP 60130249 A JP60130249 A JP 60130249A JP 13024985 A JP13024985 A JP 13024985A JP S61288490 A JPS61288490 A JP S61288490A
- Authority
- JP
- Japan
- Prior art keywords
- mounting
- positioning
- substrate
- alignment
- jig
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Supply And Installment Of Electrical Components (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
(産業上の利用分野)
この発明は基板上に多数の半導体素子をそれぞれ対応す
る接着パッド上に位置決めして整列実装する方法に関す
る。DETAILED DESCRIPTION OF THE INVENTION (Field of Industrial Application) The present invention relates to a method for aligning and mounting a large number of semiconductor elements on a substrate by positioning them on their corresponding bonding pads.
(従来の技術)
従来から、多数の半導体素子例えば発光素子を基板上に
整列させたアレイがプリンタ、ファクシミリ或いはその
他の装置に利用されている・このように半導体素子アレ
イを形成するに当り、多数の半導体素子(以下、チップ
ともいう)を基板に設けたそれぞれ専用の接着パッド上
に位置決めして整列させるための半導体素子整列実装方
法が提案されている(例えば文献:特公昭59−375
77号及び日経エレクトロニクス (1982年6月7
日号)ptes〜202に開示された原理を応用した装
置を利用した方法がある)、シかしながら、このような
装置を使用した実装方法では、実装するチップの大きさ
が一定以上のものに限られ、また、位置決め精度も充分
ではなかった。(Prior Art) Conventionally, arrays in which a large number of semiconductor elements, such as light emitting elements, are arranged on a substrate have been used in printers, facsimile machines, or other devices. A semiconductor element alignment and mounting method has been proposed for positioning and aligning semiconductor elements (hereinafter also referred to as chips) on respective dedicated adhesive pads provided on a substrate (for example, document: Japanese Patent Publication No. 59-375).
No. 77 and Nikkei Electronics (June 7, 1982)
There is a method using a device that applies the principle disclosed in PTES ~ 202). However, with the mounting method using such a device, the size of the chip to be mounted is larger than a certain level. Furthermore, the positioning accuracy was not sufficient.
そこで、この出願人に係る特願昭60−59320号に
おいて、実装する素子の大きさに拘らず、正確に位置決
め出来る半導体素子の整列実装方法が提案された。Therefore, in Japanese Patent Application No. 60-59320 filed by the same applicant, a method for aligning and mounting semiconductor devices was proposed, which allows accurate positioning regardless of the size of the devices to be mounted.
この方法につき第5図〜第8図を参照して簡単に説明す
る。This method will be briefly explained with reference to FIGS. 5 to 8.
第5図において、11は基板であり、例えば36債の素
子を実装するための実装用接着パッド12が素子すなわ
ちチップの整列方向に多数形成されている。そのパッド
12に銀糸導電性接着剤13を例えば印刷方法で供給す
る。14は配線パターンである。In FIG. 5, reference numeral 11 denotes a substrate, on which a large number of mounting adhesive pads 12 for mounting, for example, 36 elements are formed in the direction in which the elements, that is, the chips are aligned. A silver thread conductive adhesive 13 is supplied to the pad 12 by, for example, a printing method. 14 is a wiring pattern.
第6図はこの基板11上に素子を整列するための、先に
提案された位置決め用突き当て治具の一例を概略的に示
す斜視図である。FIG. 6 is a perspective view schematically showing an example of a previously proposed positioning abutment jig for aligning elements on this substrate 11.
図示例の治具は、ベース部15、この上に順次に積層し
て固定した肉薄の第一及び第二位置決め板113及び1
7及びその上側に固定された肉厚の押え板18をネジ等
の固定具19で固定した構造体と、基板11をセットし
た時にこれを固定するための基板固定金具20とからな
っている。これらベース部15、位置決め板18.17
及び押え板18を例えばステンレス材料で形成する。The illustrated jig includes a base portion 15, thin first and second positioning plates 113 and 1 which are sequentially stacked and fixed on the base portion 15.
7 and a thick presser plate 18 fixed on the upper side thereof with a fixing device 19 such as a screw, and a substrate fixing fitting 20 for fixing the substrate 11 when it is set. These base portion 15, positioning plate 18.17
And the presser plate 18 is formed of stainless steel material, for example.
この突き当て治具は、基板11を搭載するベース部15
の面15aと、素子整列の直線方向の位置精度を出すた
めの側面21と、整列の第一素子を固定する側面22と
を有している。This abutting jig has a base portion 15 on which the board 11 is mounted.
, a side surface 21 for achieving positional accuracy in the linear direction of element alignment, and a side surface 22 for fixing the first element for alignment.
第7図は基板11を突き当て治具にセットした状態を示
す斜視図であり、基板11を固定金具20を用いて治具
にセットする。FIG. 7 is a perspective view showing the state in which the substrate 11 is set on the abutment jig, and the substrate 11 is set on the jig using the fixture 20.
第8図は素子を基板11上に整列実装した状態を概略的
に示す治具要部の斜視図である。−例として1mmX3
.5mmX0.25mmの寸法の素子を36個、−直線
上に、整列実装する場合を示す、整列の第一番目の素子
23を素子付き当て治具の直線方向の位置精度を出す側
面21及び固定側面22にそれぞれ押しつけて位置決め
する。FIG. 8 is a perspective view of the main parts of the jig, schematically showing a state in which elements are aligned and mounted on the substrate 11. -Example: 1mm x 3
.. A side surface 21 and a fixed side surface that provide positional accuracy in the linear direction of the jig with the element for the first element 23 in alignment, showing a case where 36 elements with dimensions of 5 mm x 0.25 mm are aligned and mounted on a straight line. 22 to position them.
次に、第二、第三番目の素子24.25等を順次に実装
する。この実装に先立ち、第一素子23と第二素子24
との間に所要の間隔を確保するため、例えば30JLm
の径のアルミワイヤ等のスペーサ2Bをセットし、次に
、第二素子24を直線方向の位置決め精度を出す側面2
1の方向及び、スペーサ2B及び位置決め済みの素子2
3を介して、側面22の方向に押しつける。このように
、下位の順位の各素子をスペーサ27.2811・・を
設けてこの押しつけ方法で実装する。Next, the second and third elements 24, 25, etc. are sequentially mounted. Prior to this mounting, the first element 23 and the second element 24
For example, 30 JLm to ensure the required distance between
A spacer 2B such as an aluminum wire with a diameter of
1 direction, spacer 2B and positioned element 2
3 in the direction of the side surface 22. In this way, each element of the lower order is provided with spacers 27, 2811, etc. and mounted by this pressing method.
このような各素子の位置決め後に、150℃で安定した
恒温層中に入れて30分間加熱し、よって銀糸導電接着
剤13を硬化させて基板11と素子23.24.25、
・・・とを固定する。After positioning each element in this way, it is placed in a constant temperature layer stabilized at 150° C. and heated for 30 minutes, thereby curing the silver thread conductive adhesive 13 and bonding the substrate 11 and the elements 23, 24, 25,
... and fix it.
その後、冷却し、基板11を突き当て治具かち取り外し
、スペーサ2B、27.28・φ・を除去するか或いは
適当に処理して素子間に残存させておく。Thereafter, the substrate 11 is cooled, the abutment jig is removed, and the spacers 2B and 27.28.phi. are removed or treated appropriately to remain between the elements.
このようにして素子を実装した場合には、その実装精度
は、直線方向の位置精度で±501Lmであり、間隔は
30Bm±74mで実装することが出来る。When the elements are mounted in this manner, the mounting accuracy is ±501 Lm in the linear direction positional accuracy, and the mounting can be performed with an interval of 30 Bm±74 m.
(発明が解決しようとする問題点)
しかしながら、このうような構成の素子突き当て治具を
使用して半導体素子すなわちチップを実装する方法では
、突き当て治具とスペーサとが別々になっているため、
30pmの径というような微細なスペーサをチップ間に
その都度セットしたり、所要に応じチップ間に挟まって
いるスペーサを取り除く等の繊細で困難な操作を行わね
ばならず、工程数及び製造コストが掛るという問題があ
った。(Problem to be Solved by the Invention) However, in the method of mounting a semiconductor element, that is, a chip, using an element abutment jig having such a configuration, the abutment jig and the spacer are separate. For,
Delicate and difficult operations such as setting fine spacers with a diameter of 30 pm between chips each time and removing spacers sandwiched between chips as necessary are required, which increases the number of steps and manufacturing costs. There was a problem with hanging.
この発明の目的は、これらの困難な操作を必要とせずに
、基板上に素子を精度良く容易に整列実装することが出
来る半導体素子の実装方法を提供することにある。An object of the present invention is to provide a semiconductor device mounting method that allows devices to be easily aligned and mounted on a substrate with high precision without requiring these difficult operations.
(問題点を解決するための手段)
この目的の達成を図るため、この発明によれば、基板上
に多数の半導体素子をそれぞれ対応する接着パッド上に
位置決めして整列実装するに当り、素子整列方向及びこ
れと直交する方向に位置決めするための直線状の第一及
び第二位置決め部と、実装する各素子間を離間させるた
めのスペーサとが一体形成された整列実装治具を使用し
て、各素子を基板上に実装して整列させる方法である。(Means for Solving the Problem) In order to achieve this object, according to the present invention, when aligning and mounting a large number of semiconductor elements on a substrate by positioning them on their corresponding adhesive pads, the elements are aligned and mounted. Using an alignment mounting jig in which linear first and second positioning parts for positioning in the direction and a direction perpendicular thereto, and a spacer for separating each element to be mounted are integrally formed, This is a method in which each element is mounted on a substrate and aligned.
この場合、第一位置決め部の端部と、スペーサとの間に
空隙を設けておくのが好適である。In this case, it is preferable to provide a gap between the end of the first positioning part and the spacer.
(作用)
この方法によれば、予め、素子整列実装治具に整列方向
の位置決め精度を確保する第一位置決め部としての側面
と、この方向と直交する方向の第一番目の素子の位置決
め精度を確保するための第二位置決め部である側面と、
各素子間を離間させるためのスペーサとが予め設けられ
ている治具を使用して素子を整列実装するのであるから
、スペーサセットやその取り除き等の繊細で困難な操作
を行うことなく、従って、簡単かつ容易に実装作業を行
うことが出来る。(Function) According to this method, in advance, the element alignment mounting jig has a side surface as a first positioning part that ensures positioning accuracy in the alignment direction, and a side surface as a first positioning part that ensures positioning accuracy in the alignment direction, and a positioning accuracy of the first element in a direction perpendicular to this direction. A side surface that is a second positioning part for securing the
Since the elements are aligned and mounted using a jig in which spacers are pre-installed to separate each element, there is no need to perform delicate and difficult operations such as setting and removing spacers. Implementation work can be done simply and easily.
(実施例)
以下、第1図〜第4図を参照してこの発明の詳細な説明
する。尚、これら図に示す各構成成分は概略的に示しで
あるにすぎず、これら構成成分の寸法、形状及び配置関
係は図示の例に限定されるものではないことを理解され
たい。(Example) Hereinafter, the present invention will be described in detail with reference to FIGS. 1 to 4. It should be noted that the components shown in these figures are merely schematic illustrations, and it should be understood that the dimensions, shapes, and arrangement relationships of these components are not limited to the illustrated examples.
第1図はこの発明の素子整列実装方法の実施例を説明す
るための説明図であり、第2図はこの実装方法に使用す
る素子整列実装治具を概略的に示す平面図である。FIG. 1 is an explanatory diagram for explaining an embodiment of the element alignment and mounting method of the present invention, and FIG. 2 is a plan view schematically showing an element alignment and mounting jig used in this mounting method.
この発明においても、−例として、第5図に示す基板に
チップを実装するものとする・第2図に示す治具は、整
列の直線方向の位置決を行うための第一位置決め部とし
ての第一側面30と、第一番目の素子を位置決め固定す
るための第゛二位置決め部としての第二側面31と、ス
ペーサ32とを一体にして設けた構造となっている。In this invention, as an example, it is assumed that a chip is mounted on the board shown in FIG. 5.The jig shown in FIG. It has a structure in which a first side surface 30, a second side surface 31 as a second positioning portion for positioning and fixing the first element, and a spacer 32 are integrally provided.
この一体構造の治具を形成する方法として、例えば、ス
テンレス板33を化学的にミーリングする方法、或いは
、スペーサ32を、直線方向の位置を出す第一側面30
及び第一番目の素子を位置決め固定する第二側面31が
設けられているステンレス板33に、スポット溶接、半
田付け、耐熱接着剤等で固定する方法がある。従って、
第3図に示すように、このステンレス板33には、これ
ら第一及び第二側面30及び31と、スペーサ32とで
、素子の整列実装方向に素子を実装するための穴34が
形成された状態となっている。また、第3図に示すよう
に、このステンレス板33には素子の実装の際に挿入が
円滑に行えるように、第一側面30とスペーサ32との
間に空隙35を形成する。尚、第1図及び第2図におい
て、36はステンレス板33と基板11との間に介挿さ
れるあて板である。このあて板3Bの中央用には素子実
装用穴34を介して基板11の素子実装箇所を露出させ
るための穴37が設けられている。As a method of forming this integral structure jig, for example, a method of chemically milling the stainless steel plate 33, or a method of forming the spacer 32 on the first side surface 30 to determine the position in the linear direction.
There is also a method of fixing the first element to the stainless steel plate 33 provided with the second side surface 31 for positioning and fixing it by spot welding, soldering, heat-resistant adhesive, etc. Therefore,
As shown in FIG. 3, a hole 34 is formed in the stainless steel plate 33 by the first and second side surfaces 30 and 31 and the spacer 32 for mounting the device in the direction in which the device is aligned and mounted. It is in a state. Further, as shown in FIG. 3, a gap 35 is formed between the first side surface 30 and the spacer 32 in the stainless steel plate 33 so that the element can be inserted smoothly during mounting. In addition, in FIGS. 1 and 2, 36 is a cover plate inserted between the stainless steel plate 33 and the substrate 11. A hole 37 is provided in the center of the cover plate 3B for exposing the element mounting portion of the substrate 11 through the element mounting hole 34.
第1図に示すように、この治具に例えば36個の素子実
装用の接着バッド12に接着剤13が供給されている基
板11(第5図参照)をセットする。この場合、第一番
目の素子23を、直線方向の位置を出す第一側面30と
、この素子23の位置決め固定用の第二側面31とに突
き当ててセットする。As shown in FIG. 1, a substrate 11 (see FIG. 5) having adhesive 13 supplied to adhesive pads 12 for mounting 36 elements, for example, is set in this jig. In this case, the first element 23 is set against the first side surface 30 for determining the position in the linear direction and the second side surface 31 for positioning and fixing the element 23.
次に、第二番目の素子24をスペーサ32の側面と、第
一側面30とに突き当てて実装する。このようにして順
次に下位の素子を実装する。Next, the second element 24 is mounted by abutting against the side surface of the spacer 32 and the first side surface 30. In this way, lower elements are sequentially mounted.
このようにして、半導体素子23.24.25を基板1
1に実装した後、従来と同様に150℃に安定した恒温
槽で30分間加熱して銀糸導電接着剤を硬化させて、基
板11と素子23.24.25とを固定する。冷却後、
素子の整列実装治具と基板とのセットを外し、素子の整
列実装を完了する。In this way, the semiconductor elements 23, 24, 25 are placed on the substrate 1.
1, the substrate 11 and the elements 23, 24, and 25 are fixed by heating for 30 minutes in a constant temperature bath stabilized at 150° C. to harden the silver thread conductive adhesive. After cooling,
Remove the set of the element alignment mounting jig and the board to complete the alignment and mounting of the elements.
第4図はこの発明の詳細な説明するために使用する素子
整列治具の他の例を示す一部切欠平面図である。FIG. 4 is a partially cutaway plan view showing another example of the element alignment jig used to explain the present invention in detail.
この実施例では、整列方向すなわち直線方向の位置決め
精度を出す第一側面30と、第一番目の素子の固定用の
第二側面31とが形成されたステンレス板33にスペー
サ32が入る溝38を形成し、その溝38にスペーサ3
2をセットして、スポット溶接、接着剤、その他の好適
な手段を用いて固定する。このスペーサ32を固定した
部分を覆う覆い板38を設ける。この覆い板39と、あ
て板36との間にステンレス板33を挟んで固定して、
素子整列治具を構成する。In this embodiment, a groove 38 into which the spacer 32 is inserted is formed in a stainless steel plate 33 on which a first side surface 30 for providing positioning accuracy in the alignment direction, that is, a linear direction, and a second side surface 31 for fixing the first element are formed. spacer 3 in the groove 38.
2 and secure using spot welding, adhesive, or other suitable means. A cover plate 38 is provided to cover the portion where the spacer 32 is fixed. A stainless steel plate 33 is sandwiched and fixed between the cover plate 39 and the backing plate 36,
Configure an element alignment jig.
この場合の素子の実装方法は第一実施例と同様にして行
うことが出来る。The device mounting method in this case can be carried out in the same manner as in the first embodiment.
この発明は上述した実施例にのみ限定されるものではな
い0例えば、使用する治具の形態は素子整列のパターン
に応じて位置決め部の配置関係をはじめその他の点で種
々変更することが出来る。The present invention is not limited to the above-described embodiments; for example, the form of the jig used can be varied in various ways, including the arrangement of the positioning portions, depending on the element alignment pattern.
尚、接着パッドへの接着剤の供給は治具に基板をセット
する前に行っておいても良いし、セット後に対応する接
着パッド毎に行っても良い。Note that the supply of adhesive to the adhesive pads may be performed before setting the substrate on the jig, or may be supplied for each corresponding adhesive pad after setting the substrate.
(発明の効果)
上述した説明からも明らかなように、この発明による半
導体素子の整列実装方法によれば、素子を整列させる直
線方向の位置決めを行う第一側面と、これと直交する方
向の第一番目の素子の位置決め固定用の第二側面と、ス
ペーサとを設けると共に、これらを以って素子を実装す
るための位置決め用穴及び素子を円滑に実装するための
空隙を設けた素子実装治具を使用して、素子を整列実装
するので、微細なスペーサをチップ間にセットしたり、
実装後にスペーサを除去したりする微細で困難な操作を
行うことがない。(Effects of the Invention) As is clear from the above description, according to the method for aligning and mounting semiconductor elements according to the present invention, there is a first side surface for positioning the elements in a linear direction, and a second side surface in a direction perpendicular to this. An element mounting tool is provided with a second side surface for positioning and fixing the first element, a spacer, a positioning hole for mounting the element using these, and a gap for smoothly mounting the element. Since the elements are aligned and mounted using a tool, fine spacers can be set between the chips,
There is no need to perform delicate and difficult operations such as removing spacers after mounting.
従って、この発明の方法では、実装すべき素子の大きさ
等に拘らず、整列実装を簡単にかつ容易に行うことが出
来ると共に、製造コストの低減を図ることが出来、しか
も、高精度に実装を行うことが出来る。Therefore, with the method of the present invention, regardless of the size of the elements to be mounted, alignment and mounting can be performed simply and easily, manufacturing costs can be reduced, and the mounting can be performed with high precision. can be done.
従って・ この発明の整列実装方法は特に発光ダイオー
ド等の整列に適用して好適である。Therefore, the alignment mounting method of the present invention is particularly suitable for alignment of light emitting diodes and the like.
第1図はこの発明の半導体素子の整列実装方法の説明に
供する説明図、
第2図はこの発明の実施に使用する素子整列実装治具の
一実施例を示す平面図、
第3図はこの発明の実施に使用する素子整列実装治具の
一実施例を説明するためのステンレス板の平面図。
第4図はこの′発明の実施に使用する素子整列治具の他
の実施例を示す平面図、
第5図は従来の半導体素子の整列実装方法に使用する基
板の一例を示す斜視図。
第6図は従来の半導体素子の整列実装方法に使用する突
き当て治具の一実施例を示す斜視図。
第7図は及び第8図は従来の半導体素子の整列実装方法
を説明するための基板のセット状態を示す斜視図及び突
き当て治具の要部斜視図である。
11・・・基板、 12・・・接着パッド
13・・・接着剤、14・・・配線パターン23.24
.25・・・半導体素子
30・・・第一側面、 31・・・第二側面32
・・・スペーサ、33・・・ステンレス板34、37・
・・穴、 35・・・空隙3B・・・あて板、
38・・・溝39・・・覆い板。
特許出願人 沖電気工業株式会社)I
If−蟇隷 32ニスぜ−サ12 :
1ljJtf・7ト33 : Z’r>L−XJtlJ
:得盾剖 U:穴
7i u、 25:lチ 3f:空130:葉−
イ到0 36:あτ破、3f : 1=(I
’ll
二I>JiI−蛸の良薙方5式の説明の第1図
n:f。
1k 千 喚E 4ツ リc i *#、 を
月−イ j≦ αシ l。
第2図
基極の斜REJ
第5図
浦具の斜flIiEI
第6図
籠
1コ a)FIG. 1 is an explanatory diagram for explaining the semiconductor element alignment and mounting method of the present invention, FIG. 2 is a plan view showing an embodiment of the element alignment and mounting jig used in carrying out the present invention, and FIG. FIG. 2 is a plan view of a stainless steel plate for explaining one embodiment of an element alignment and mounting jig used for carrying out the invention. FIG. 4 is a plan view showing another embodiment of the device alignment jig used in carrying out this invention, and FIG. 5 is a perspective view showing an example of a substrate used in the conventional method for aligning and mounting semiconductor devices. FIG. 6 is a perspective view showing an embodiment of an abutting jig used in a conventional method for aligning and mounting semiconductor elements. 7 and 8 are a perspective view showing a set state of a substrate and a perspective view of a main part of an abutment jig for explaining a conventional method for aligning and mounting semiconductor elements. DESCRIPTION OF SYMBOLS 11... Board, 12... Adhesive pad 13... Adhesive, 14... Wiring pattern 23.24
.. 25... Semiconductor element 30... First side surface, 31... Second side surface 32
...Spacer, 33...Stainless steel plate 34, 37.
... hole, 35 ... gap 3B ... patch plate,
38...Groove 39...Covering plate. Patent applicant: Oki Electric Industry Co., Ltd.)
1ljJtf・7to33: Z'r>L-XJtlJ
: Tokushianai U: hole 7i u, 25: lchi 3f: sky 130: leaf-
I arrived 0 36: Ah τ break, 3f: 1=(I
'll II>JiI-Figure 1 n:f of the explanation of the octopus's Yoshinagi method 5 formula. 1k 1,000 calls E 4 tsuri c i *#,
Moon-i j≦αc l. Fig. 2 Diagonal REJ of base Fig. 5 Oblique flIiEI of Ura tool Fig. 6 1 basket a)
Claims (2)
着パッド上に位置決めして整列実装するに当り、 素子整列方向及びこれと直交する方向に位置決めするた
めの直線状の第一及び第二位置決め部と、実装する各素
子間を離間させるためのスペーサとを一体形成して成る
整列実装治具を使用して、各素子を基板上に実装して整
列させる ことを特徴とする半導体素子の整列実装方法。(1) When aligning and mounting a large number of semiconductor elements on a substrate by positioning them on their corresponding adhesive pads, linear first and second positioning is used to position them in the element alignment direction and in a direction perpendicular to this direction. An alignment of semiconductor devices characterized by mounting and aligning each device on a substrate using an alignment mounting jig which is formed by integrally forming a spacer and a spacer for separating each device to be mounted. How to implement.
を具えることを特許請求の範囲第1項記載の半導体素子
の整列実装方法。(2) The method for aligning and mounting semiconductor elements according to claim 1, further comprising providing a gap between the end of the first positioning portion and the spacer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60130249A JPS61288490A (en) | 1985-06-15 | 1985-06-15 | Aligned mounting of semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP60130249A JPS61288490A (en) | 1985-06-15 | 1985-06-15 | Aligned mounting of semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS61288490A true JPS61288490A (en) | 1986-12-18 |
Family
ID=15029718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP60130249A Pending JPS61288490A (en) | 1985-06-15 | 1985-06-15 | Aligned mounting of semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS61288490A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918362A (en) * | 1997-02-04 | 1999-07-06 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Jig for dual-side mounting PC boards |
JP2007157801A (en) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor module and its manufacturing method |
-
1985
- 1985-06-15 JP JP60130249A patent/JPS61288490A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5918362A (en) * | 1997-02-04 | 1999-07-06 | Mitsubishi Electric Semiconductor Software Co., Ltd. | Jig for dual-side mounting PC boards |
JP2007157801A (en) * | 2005-12-01 | 2007-06-21 | Matsushita Electric Ind Co Ltd | Semiconductor module and its manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5671531A (en) | Fabrication process for circuit substrate having interconnection leads | |
US6049656A (en) | Method of mounting an integrated circuit on a printed circuit board | |
US11355373B2 (en) | Assembly jig set and manufacturing method of semiconductor module | |
JPS61288490A (en) | Aligned mounting of semiconductor element | |
JP3905311B2 (en) | Thermal head unit, thermal head manufacturing method, and thermal head unit manufacturing method | |
JP4068647B2 (en) | Manufacturing method of thermal head | |
JP2001088338A (en) | Production method of thermal printing head and thermal printing head | |
JPS63302076A (en) | Light-emitting diode array printer head | |
JPH07249654A (en) | Semiconductor device and mounting method thereof | |
JPH1167945A (en) | Electronic circuit module | |
JPH07131141A (en) | Flux transfer method | |
JPS61218186A (en) | Method for mounting semiconductor element | |
US20050035441A1 (en) | Integrated circuit stack with partially etched lead frames | |
JPS62291037A (en) | Die bonding of semiconductor chip | |
JPS58125878A (en) | Light emitting element fixing board | |
KR200321066Y1 (en) | Zig for a Printing Circuit Board | |
JPH08288591A (en) | Pin fit optical module | |
JPH05315484A (en) | Radiator for semiconductor | |
KR100252860B1 (en) | Jig for measuring pattern dimensions of tape for tape carrier packages | |
JPS6092638A (en) | Supporter for mounting electric circuit device | |
JPS6387794A (en) | Reflow circuit board - soldering tool and soldering method | |
JP2004134436A (en) | Hybrid integrated circuit device and its manufacturing method | |
JPH1126932A (en) | Method for connecting terminal part | |
JPH095118A (en) | Optical encoder and mounting method of fixation-side element for optical encoder | |
JPS5927560A (en) | Mounting method for ic chip |