JPS6128150A - disk access device - Google Patents
disk access deviceInfo
- Publication number
- JPS6128150A JPS6128150A JP15002884A JP15002884A JPS6128150A JP S6128150 A JPS6128150 A JP S6128150A JP 15002884 A JP15002884 A JP 15002884A JP 15002884 A JP15002884 A JP 15002884A JP S6128150 A JPS6128150 A JP S6128150A
- Authority
- JP
- Japan
- Prior art keywords
- disk
- control circuit
- host computer
- data
- buffer memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
産業上の利用分野
本発明1d、コンピュータの補助記憶装置として用いら
れるディスク装置内に格納されている、データの読み出
しを高速に行うディスクアクセス装置に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention 1d relates to a disk access device that reads data at high speed, which is stored in a disk device used as an auxiliary storage device of a computer.
従来例の構成とその問題点
近年、コシピユータの補助記憶装置として用いられてい
るディスク装置内のデータを高速にアクセスする技術と
して、ディスク装置内のデータを一時的に格納しておく
ディスクバッファメモリ、あるいはディスクキャッシュ
メモリを備えたディスクアクセス装置が利用されるよう
になってきた。Conventional configurations and their problems In recent years, disk buffer memory, which temporarily stores data in a disk device, has been used as an auxiliary storage device for cocipiputers as a technology to access data in a disk device at high speed. Alternatively, disk access devices equipped with a disk cache memory have come into use.
以下図面を参照しながら、従来のディスクアクセス装置
について説明する。A conventional disk access device will be described below with reference to the drawings.
第1図は、従来のディスクアクセス装置の概要を示すも
のである。第1図において、1は外部補助記憶装置であ
るディスク装置、2はディスク装置1内のデータを一時
的に格納しておくディスクバッファメモリである。3は
ホストコンピュータ4の主記憶である。FIG. 1 shows an overview of a conventional disk access device. In FIG. 1, numeral 1 is a disk device which is an external auxiliary storage device, and 2 is a disk buffer memory for temporarily storing data in the disk device 1. As shown in FIG. 3 is the main memory of the host computer 4.
以上のように構成されたディスクアクセス装置について
、以下その動作を説明する。The operation of the disk access device configured as described above will be described below.
ホストコンピュータ4がディスク装置1内のデータを読
み出す場合、ディスク装置1内のデータは一旦ディスク
バッファメモリ2へ転送された後、ホストコンピュータ
4の主記憶部3へ転送サレ、ホストコンピュータ4が読
み出したデータを処理するよう構成されている。処理し
た後に、再度、同じデータをディスク装置1から読み出
したい時は、ディスクバッファメモリ2から主記憶3へ
、前もって格納しておいたデータを転送するだけなので
、アクセス速度は高速になるとされていた。When the host computer 4 reads data in the disk device 1, the data in the disk device 1 is first transferred to the disk buffer memory 2, then transferred to the main storage section 3 of the host computer 4, and then read by the host computer 4. Configured to process data. After processing, when you want to read the same data from the disk device 1 again, you just need to transfer the previously stored data from the disk buffer memory 2 to the main memory 3, so the access speed is said to be high. .
しかし、上記のような構成において、ディスクバッファ
メモリ2上に格納されていないデータを読み出す時は、
ディスク装置1から読み出されたデータはディスクバッ
ファメモリ2へ転送され、ディスクバッファメモリ2か
ら主記憶部3へ転送されるというディスクバッファメモ
リ2を使わない場合と比較して、データの転送回数がデ
ィスク装置1から直接読み出す場合よりも増えるので、
アクセス速度が遅くなる。またディスクバッファメモリ
2上に格納されているデータを読み出す場合ニモ、ディ
スクバッファメモリ2から主記憶部3へのデータ転送時
間よりもアクセス速度を高速にすることができないとい
う欠点を有していた。However, in the above configuration, when reading data that is not stored on the disk buffer memory 2,
Data read from the disk device 1 is transferred to the disk buffer memory 2, and from the disk buffer memory 2 to the main storage unit 3, which reduces the number of data transfers compared to the case where the disk buffer memory 2 is not used. This is more than when reading directly from disk device 1, so
Access speed becomes slower. Furthermore, when reading data stored on the disk buffer memory 2, the access speed cannot be made faster than the data transfer time from the disk buffer memory 2 to the main storage section 3.
発明の目的
本発明は、従来技術の持つ以上のような欠点を解消する
もので、ディスクバッファメモリを備えにディスクアク
セス装置のアクセス速度を向上させることができるディ
スクアクセス装置を提供するものである。OBJECTS OF THE INVENTION The present invention eliminates the above-mentioned drawbacks of the prior art and provides a disk access device that is equipped with a disk buffer memory and can improve the access speed of the disk access device.
発明の構成
上記目的を達成するために本発明は、ホストコンピュー
タからの動作指令を受取るコマンドレジスタm (!l
: 、実行結果k ポスステータスレジスタ部と、前記
コマンドレジスタ部及びステータスレジスタ部を制御す
るレジスタ制御回路と、ディスク装置に対するデータの
入出力動作を制御する内部制御回路と、データを一時的
に格納するディスクバッファメモリと、前記ディスクバ
ッファメモリを前記ホストコンピュータがアクセスでき
るウィンド制御回路と、ウィンドアドレス変換レジスタ
とを備え、前記ウィンド制御回路を介してホストコンピ
ュータが直接、前記ディスクバッファメモリをアクセス
できるようにしだものである。Structure of the Invention In order to achieve the above object, the present invention provides a command register m (!l
: , Execution result k A post status register section, a register control circuit that controls the command register section and the status register section, an internal control circuit that controls data input/output operations to and from the disk device, and temporarily stores data. A disk buffer memory, a window control circuit that allows the host computer to access the disk buffer memory, and a window address conversion register, and allows the host computer to directly access the disk buffer memory via the window control circuit. It is something.
実施例の説明
以下、本発明の一実施例について図面を参照しながら説
明する。DESCRIPTION OF EMBODIMENTS An embodiment of the present invention will be described below with reference to the drawings.
第2図は、本発明の一実施例におけるディスクアクセス
装置のブロック図を示すものである。FIG. 2 shows a block diagram of a disk access device in one embodiment of the present invention.
第2図において、5はホストコンピュータ4からの動作
指令をホスト内部バス6を介して受取るコマンドレジス
タ部、7は実行結果を示すステータスレジスタ部、8は
コマンドレジスタ部5及びステータスレジスタ部7を制
御するレジスタ制御回路である。9は内部制御部で、レ
ジスタ制御回路8を介してホストコンピュータ4がらの
動作指令を受取り、ディスク装置1に対するデータの入
出力動作を制御する。1oは内部制御回路9によりディ
スク装置1を制御するディスクコントローラ部で、)コ
ントローラ内部バス11を介j2てディスクバッファメ
モリ2ヘデータが転送される。In FIG. 2, 5 is a command register section that receives operation commands from the host computer 4 via the host internal bus 6, 7 is a status register section that shows execution results, and 8 is a control section for controlling the command register section 5 and status register section 7. This is a register control circuit. Reference numeral 9 denotes an internal control unit which receives operation commands from the host computer 4 via the register control circuit 8 and controls data input/output operations with respect to the disk device 1 . 1o is a disk controller unit that controls the disk device 1 by an internal control circuit 9, and data is transferred to the disk buffer memory 2 via the controller internal bus 11.
12はホストコンピュータ4がディスクバッファメモリ
2をアクセス可能とするウィンド制御回路、13はウィ
ンドアドレス変換レジスタ、14〜17は両方向トラン
シーバ、18〜19はバッファ、20はホスト内部メモ
リバスである。12 is a window control circuit that allows the host computer 4 to access the disk buffer memory 2; 13 is a window address conversion register; 14 to 17 are bidirectional transceivers; 18 to 19 are buffers; and 20 is a host internal memory bus.
以上のような構成のディスクアクセス装置について、以
下その動作を説明する。The operation of the disk access device configured as above will be described below.
マス、ホストコンピュータ4からの動作コマンドは、ホ
スト内部バス6を通じてレジスタ制御回路8によシコマ
ンドレジスタ部5にセットされ、内部制御回路9により
指示されたコマンド動作を実行スる。ホストコンピュー
タ4の主記憶3上のデータをディスク装置1へ書き込む
場合は、ホスト内部、メモリバス20を介して、内部制
御回路9によりディスクバッファメモリ2ヘデータが転
送サレ、ディスクバッファメモリ2からディスクコント
ローラ部10を介して内部制御回路9によりディスク装
置1ヘデータが書き込まれる。一方、ディスク装置1内
のデータをホストコンピュータ4の主記憶3に読み込む
場合は、ディスク装置1内のデータをディスクコントロ
ーラ部1oを介して内部制御回路9によりディスクバッ
ファメモリ2へ転送する。これ以降、従来技術では、デ
ィスクバッファメモリ2上のデータをホスト内部メモリ
バス20を介して内部制御回路9によりホストコンピュ
ータ4の主記憶3に転送されていた。しかし、本実施例
では、ホストコンピュータ4は、ウィンド制御回路12
を介してあたかもホストコンピュータ4の主記憶3をア
クセスするかのように、ディスクバッファメモリ2をア
クセスできるように構成している。An operation command from the host computer 4 is set in the command register unit 5 by the register control circuit 8 through the host internal bus 6, and the command operation instructed by the internal control circuit 9 is executed. When writing data on the main memory 3 of the host computer 4 to the disk device 1, the data is transferred to the disk buffer memory 2 by the internal control circuit 9 via the memory bus 20 inside the host, and from the disk buffer memory 2 to the disk controller. Data is written to the disk device 1 by the internal control circuit 9 via the section 10 . On the other hand, when data in the disk device 1 is read into the main memory 3 of the host computer 4, the data in the disk device 1 is transferred to the disk buffer memory 2 by the internal control circuit 9 via the disk controller section 1o. Since then, in the prior art, data on the disk buffer memory 2 has been transferred to the main memory 3 of the host computer 4 by the internal control circuit 9 via the host internal memory bus 20. However, in this embodiment, the host computer 4
The disk buffer memory 2 is configured to be accessible via the host computer 4 as if the main memory 3 of the host computer 4 were accessed.
以下、その動作を説明する。The operation will be explained below.
まス、ホス1−コンピュータ4は、自分のアドレス空間
内の特定エリアにウィンドを設定する。設定は、ホスl
−内部バスを介して、ウィンドエリアの先頭アドレスと
エリアの大きさをウィンド制御回路12に通知する。ウ
ィンドエリアが実際のディスクバッファメモリ2のどの
エリアに相当するかを決定するために、ウィンドアドレ
ス変換レジスタ13が用意されており、ホストコンピュ
ータ4は任意のアドレスをこのウィンドアドレス変換レ
ジスタ13に設定できる。このウィンド機能のm作指示
は、ウィンドオープンコマンド、ウィンドクローズコマ
ンドがそれぞれ用意されており、ホストコンピュータ4
がウィンド制御回路12へ送ることにより、ウィンド機
能が動作する。ウィンドオープンコマンドを送った後、
ホストコンピュータ4がディスク装置1内のデータを読
み込む場合は、そのデータがディスクバッファメモリ2
上に格納されていれば、そのディスクバッファメモリ2
上のアドレスをステータスレジスタ部7から知り、ウィ
ンドアドレス変換レジスタ13に設定する。そしてホス
トコンピュータ4は、ウィンドエリアをアクセスするこ
とにより、読み込みたいデータを直接アクセスすること
が可能となり、ディスクバッファメモリ2からホストコ
ンピュータ4の主記憶3ヘデータを転送する必要がなく
なる。ディスクバッファメモリ2上に読み込みたいデー
タが存在しない場合にも、ディスク装置1がらディスク
バッフ1メモリ2へ転送されてから、前記動作により、
ディスクバッファメモリ2からホス1−コンピュータ4
の主記憶3へ転送する必要はない。First, the host 1-computer 4 sets a window in a specific area within its own address space. The settings are
- Notify the window control circuit 12 of the start address of the window area and the size of the area via the internal bus. A window address translation register 13 is provided to determine which area of the actual disk buffer memory 2 the window area corresponds to, and the host computer 4 can set any address to this window address translation register 13. . The window open command and window close command are provided as instructions for creating this window function, and the host computer 4
The window function operates by sending the signal to the window control circuit 12. After sending the window open command,
When the host computer 4 reads data in the disk device 1, the data is stored in the disk buffer memory 2.
If it is stored on the disk buffer memory 2
The above address is learned from the status register unit 7 and set in the window address conversion register 13. By accessing the window area, the host computer 4 can directly access the data it wants to read, eliminating the need to transfer data from the disk buffer memory 2 to the main memory 3 of the host computer 4. Even if the data to be read does not exist on the disk buffer memory 2, the data is transferred from the disk device 1 to the disk buffer 1 memory 2, and then the above operation is performed.
Disk buffer memory 2 to host 1-computer 4
There is no need to transfer it to the main memory 3 of
以上本実施例によれば、ディスクバッファメモリ2上に
管理・格納されているディスク装置1内のデータをホス
トコンピュータ4が読み込む場合、ホストコンピュータ
4の主記憶3内にデータを転送することなしに直接ウィ
ンドエリアをアクセスすることにより、希望するデータ
をあたかもホストコンピュータ4の主記憶上にあるデー
タのようにアクセスできることにより、ディスクアクセ
ス時間に、おけるデータ転送時間を省略し、トータルの
アクセス時間を短縮することができる。As described above, according to this embodiment, when the host computer 4 reads data in the disk device 1 that is managed and stored on the disk buffer memory 2, the data is not transferred to the main memory 3 of the host computer 4. By directly accessing the window area, the desired data can be accessed as if it were data on the main memory of the host computer 4, thereby omitting the data transfer time in the disk access time and shortening the total access time. can do.
発明の効果
以」二のように本発明は、ディスクアクセス装置内に備
えられたディスクバッファメモリ上のデータをホストコ
ンピュータがウィンドを介して直接アクセススルるよう
構成したものであり、前記ディスクがソファメモリ上の
データをアクセススル゛−
場合のアクセス時間は、ステータスレジスタからアドレ
ス空間内、ウィンドアドレス変換レジスタに設定するだ
けの時間になるので非常に高速なディスクアクセスを行
うことができ、その効果は大なるものがある。Effects of the Invention As described above, the present invention is configured so that a host computer can directly access data on a disk buffer memory provided in a disk access device through a window, and the disk is connected to a sofa memory. When accessing the above data, the access time is just the time required to set the data from the status register to the address space and the window address conversion register, so very fast disk access can be achieved, and the effect is great. There is something.
第1図は従来のディスクアクセス装置の概要構成図、第
2図は本発明の一実施例におけるディスクアクセス装置
のブロック図である。
1・・・・・・ディスク装fit、2・・・・・・ディ
スクバッファメモリ、3・・・・・・主記憶、4・・川
・ホストコンピュータ、5・・・・・・コマンドレジス
タ部、6.、、、、・ホスl−内部バス、7・・・す・
ステータスレジスタ部、8・・・・・・レジスタ制御回
路、9・・・・・・内部制御回路、10由・・・デ゛イ
スクコン1−ローラ部、11・・・・・・コントローラ
内部バス、12・・・山ウィンド制御回路、13・・・
・・・ウィンドアドレス変換レジスタ、14,15゜1
6.17・・・・・・両方向トランシーバ、18.19
・・・・・・バッファ、20・・・・・・ホスト内部メ
モリバス。FIG. 1 is a schematic configuration diagram of a conventional disk access device, and FIG. 2 is a block diagram of a disk access device according to an embodiment of the present invention. 1...Disk unit, 2...Disk buffer memory, 3...Main memory, 4...Host computer, 5...Command register section ,6. ,,,,Hoss l-internal bus, 7...su...
Status register section, 8...Register control circuit, 9...Internal control circuit, 10...Disk controller 1-roller section, 11...Controller internal bus, 12...Mountain window control circuit, 13...
... Wind address conversion register, 14, 15°1
6.17... Bidirectional transceiver, 18.19
...Buffer, 20...Host internal memory bus.
Claims (1)
ジスタ部と、実行結果を示すステータスレジスタ部と、
前記コマンド部及びステータスレジスタ部を制御するレ
ジスタ制御回路と、前記レジスタ制御回路を介して前記
ホストコンピュータからの動作指令を受取り、ディスク
装置に対するデータの入出力動作を制御する内部制御回
路と、前記内部制御回路によりディスク装置に記憶され
ているデータを一時的に格納するディスクバッファメモ
リと、前記ディスクバッファメモリをホストコンピュー
タがアクセス可能なウィンド制御回路と、ウィンドアド
レス変換レジスタとを備えたことを特徴とするディスク
アクセス装置。a command register section that receives operation commands from the host computer; a status register section that indicates execution results;
a register control circuit that controls the command section and the status register section; an internal control circuit that receives operation commands from the host computer via the register control circuit and controls data input/output operations with respect to the disk device; A disk buffer memory for temporarily storing data stored in a disk device by a control circuit, a window control circuit that allows a host computer to access the disk buffer memory, and a window address conversion register. disk access device.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15002884A JPS6128150A (en) | 1984-07-19 | 1984-07-19 | disk access device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15002884A JPS6128150A (en) | 1984-07-19 | 1984-07-19 | disk access device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6128150A true JPS6128150A (en) | 1986-02-07 |
| JPH0120454B2 JPH0120454B2 (en) | 1989-04-17 |
Family
ID=15487915
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15002884A Granted JPS6128150A (en) | 1984-07-19 | 1984-07-19 | disk access device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6128150A (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7401286B1 (en) | 1993-12-02 | 2008-07-15 | Discovery Communications, Inc. | Electronic book electronic links |
-
1984
- 1984-07-19 JP JP15002884A patent/JPS6128150A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0120454B2 (en) | 1989-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6128150A (en) | disk access device | |
| JPH07230411A (en) | Flash memory card device | |
| JPH10254781A (en) | Auxiliary storage | |
| JPH01321540A (en) | Interface circuit | |
| JPS61237145A (en) | Controlling system for store buffer | |
| JPH0322156A (en) | magnetic disk device | |
| JPH05233451A (en) | Disk cache memory controller system | |
| JPS5847729B2 (en) | Data transfer method | |
| JPS635446A (en) | Microcomputer system | |
| JPH06149677A (en) | Cache memory system | |
| JPH07105106B2 (en) | Magnetic disk control system | |
| JPH0250743A (en) | External storage subsystem | |
| JPH02165247A (en) | Storage device | |
| JPH0352041A (en) | Local memory control circuit | |
| JPS5985563A (en) | disk control device | |
| JPH05143524A (en) | Counter control method | |
| JPH05257864A (en) | Direct memory access device | |
| JPH02219144A (en) | Cache memory with shortened write-back access time | |
| JPS63186358A (en) | Data transfer method | |
| JPH05189362A (en) | Bus conversion system | |
| JPH07334451A (en) | Direct memory access controller device | |
| JPS59123914A (en) | Channel device and its control | |
| JPH0477948A (en) | Memory access control method and information processing device using the same | |
| KR20020058419A (en) | Smart media controller optimized on writing stream data | |
| JPS6126703B2 (en) |