JPS61271894A - Manufacture of substrate for ceramic printed wiring - Google Patents
Manufacture of substrate for ceramic printed wiringInfo
- Publication number
- JPS61271894A JPS61271894A JP11357485A JP11357485A JPS61271894A JP S61271894 A JPS61271894 A JP S61271894A JP 11357485 A JP11357485 A JP 11357485A JP 11357485 A JP11357485 A JP 11357485A JP S61271894 A JPS61271894 A JP S61271894A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- printed wiring
- wiring board
- metal layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000919 ceramic Substances 0.000 title claims description 91
- 239000000758 substrate Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 29
- 238000000034 method Methods 0.000 claims description 51
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 24
- 230000017525 heat dissipation Effects 0.000 claims description 18
- 239000003795 chemical substances by application Substances 0.000 claims description 16
- 238000007747 plating Methods 0.000 claims description 14
- 235000011007 phosphoric acid Nutrition 0.000 claims description 13
- 238000007788 roughening Methods 0.000 claims description 12
- 239000000126 substance Substances 0.000 claims description 11
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 9
- 238000009713 electroplating Methods 0.000 claims description 8
- 239000000155 melt Substances 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- UEZVMMHDMIWARA-UHFFFAOYSA-N Metaphosphoric acid Chemical compound OP(=O)=O UEZVMMHDMIWARA-UHFFFAOYSA-N 0.000 claims description 3
- XPPKVPWEQAFLFU-UHFFFAOYSA-N diphosphoric acid Chemical compound OP(O)(=O)OP(O)(O)=O XPPKVPWEQAFLFU-UHFFFAOYSA-N 0.000 claims description 3
- 229940005657 pyrophosphoric acid Drugs 0.000 claims description 3
- 239000010949 copper Substances 0.000 description 14
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- 238000005530 etching Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 3
- PCEXQRKSUSSDFT-UHFFFAOYSA-N [Mn].[Mo] Chemical compound [Mn].[Mo] PCEXQRKSUSSDFT-UHFFFAOYSA-N 0.000 description 3
- 230000004913 activation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 239000010970 precious metal Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 229910052593 corundum Inorganic materials 0.000 description 2
- 238000010304 firing Methods 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000005476 soldering Methods 0.000 description 2
- 229910001845 yogo sapphire Inorganic materials 0.000 description 2
- 229910052845 zircon Inorganic materials 0.000 description 2
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 2
- TXUICONDJPYNPY-UHFFFAOYSA-N (1,10,13-trimethyl-3-oxo-4,5,6,7,8,9,11,12,14,15,16,17-dodecahydrocyclopenta[a]phenanthren-17-yl) heptanoate Chemical compound C1CC2CC(=O)C=C(C)C2(C)C2C1C1CCC(OC(=O)CCCCCC)C1(C)CC2 TXUICONDJPYNPY-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 1
- 229910000831 Steel Inorganic materials 0.000 description 1
- 229910021626 Tin(II) chloride Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 238000004026 adhesive bonding Methods 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 239000010953 base metal Substances 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910000365 copper sulfate Inorganic materials 0.000 description 1
- ARUVKPQLZAKDPS-UHFFFAOYSA-L copper(II) sulfate Chemical compound [Cu+2].[O-][S+2]([O-])([O-])[O-] ARUVKPQLZAKDPS-UHFFFAOYSA-L 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 229910052839 forsterite Inorganic materials 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- HCWCAKKEBCNQJP-UHFFFAOYSA-N magnesium orthosilicate Chemical compound [Mg+2].[Mg+2].[O-][Si]([O-])([O-])[O-] HCWCAKKEBCNQJP-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052574 oxide ceramic Inorganic materials 0.000 description 1
- 239000011224 oxide ceramic Substances 0.000 description 1
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 1
- 150000003016 phosphoric acids Chemical class 0.000 description 1
- 239000006187 pill Substances 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000013464 silicone adhesive Substances 0.000 description 1
- 238000002791 soaking Methods 0.000 description 1
- 239000002689 soil Substances 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000001119 stannous chloride Substances 0.000 description 1
- 235000011150 stannous chloride Nutrition 0.000 description 1
- 239000010959 steel Substances 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 239000012808 vapor phase Substances 0.000 description 1
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.
Description
【発明の詳細な説明】
〔技術分野〕
この発明は、セラミックＩＣパッケージ等に使用される
セラミックプリント配線用基板の製法に関する。DETAILED DESCRIPTION OF THE INVENTION [Technical Field] The present invention relates to a method for manufacturing a ceramic printed wiring board used for ceramic IC packages and the like.
（背景技術〕
セラミックＩＣパッケージ等に使用されるセラミックプ
リント配線用基板に要求される性能として、次に示す項
目があげられている。すなわち、セラミック基板と金属
層との密着が強固であること、金属層の抵抗率が低いこ
と、放熱性が良いこと、配線密度の向上、小型化等が可
能であること、等である。(Background Art) The following items are listed as the performance required of ceramic printed wiring boards used in ceramic IC packages, etc. In other words, strong adhesion between the ceramic board and the metal layer; These include low resistivity of the metal layer, good heat dissipation, improved wiring density, and the possibility of miniaturization.
従来、セラミックプリント配線用基板に金属層を形成す
る方法としては、タングステンあるいはモリブデン−マ
ンガン等の導体ペーストで焼成前のアルミナグリーンセ
ラミックシート上に回路パターンを描き、還元雰囲気中
で一体に焼成する方法、あるいは、Ａ ｇ ／ Ｐ ｄ
、 Ａ ｇ ／ Ｐ ｔ 、 Ａ ｕ等の貴金属微粉
末をガラスフリット、有機系ビヒクルと混合してペース
ト化し、セラミック基板上にスクリーン印刷した後、ガ
ラスフリットがセラミック基板に溶融接合する温度で焼
成し、回路パターンを形成する方法等が一般的である。Conventionally, the method of forming a metal layer on a ceramic printed wiring board is to draw a circuit pattern on an alumina green ceramic sheet before firing using a conductive paste such as tungsten or molybdenum-manganese, and then fire the sheet as one piece in a reducing atmosphere. , or A g / P d
, A g / P t , Au, etc. are mixed with glass frit and an organic vehicle to form a paste, screen printed on a ceramic substrate, and then fired at a temperature that melts and bonds the glass frit to the ceramic substrate. , a method of forming a circuit pattern, etc. are common.
ところが、前者の方法は、配線抵抗が大きいので微細配
線には不向きで、かつ、ファインパターンを形成しにく
い、後者の方法では貴金属を使っているためコストが高
くついてしまう、貴金属にかわってＣＵペーストを使用
する方法もあるが、この場合には、Ｃｕが反応して劣化
しやすいため、セラミック基板との密着力を得るために
は、ペースト組成や焼成条件を精度よく管理してやる必
要があり、量産には不向きである。また、ガラス質を含
むため、はんだ付着性が劣り、不良品が出やすく、使用
時に故障をおこしやすい等の欠点がある。However, the former method has high wiring resistance, making it unsuitable for fine wiring, and it is difficult to form fine patterns.The latter method uses precious metals, resulting in high costs.Cu paste is used instead of precious metals. There is also a method of using copper, but in this case, the Cu tends to react and deteriorate, so in order to obtain adhesion to the ceramic substrate, it is necessary to precisely control the paste composition and firing conditions, and mass production is difficult. It is not suitable for Furthermore, since it contains glass, it has disadvantages such as poor solder adhesion, a tendency to produce defective products, and a tendency to break down during use.
セラミック基板と銅箔とを接着剤を用いて貼着し、所定
回路パターン部分にエツチングレジスト被膜を形成し、
所定回路パターン部分以外をエツチング除去し、その後
、エツチングレジスト被膜を剥離することにより回路パ
ターンを形成する方法もある。しかしながら、現在、無
機系のよい接着剤がなく、有機系の接着剤は耐熱性、耐
薬品性、寸法安定性等の特性の点で劣るため、この方法
は一般に使用されていない。A ceramic substrate and copper foil are attached using adhesive, and an etching resist film is formed on a predetermined circuit pattern.
There is also a method of forming a circuit pattern by etching away portions other than a predetermined circuit pattern portion and then peeling off the etching resist film. However, at present, this method is not generally used because there is no good inorganic adhesive and organic adhesives are inferior in properties such as heat resistance, chemical resistance, and dimensional stability.
セラミックプリント配線用基板の製法としては、この他
、化学めっき法により形成する方法、または、蒸着、ス
パッタリング、あるいは、イオンブレーティングなどの
気相法により形成する方法がある。これらの方法は、上
に述べたような欠点を有しないため、実用性にすぐれた
方法と言える。ところが、これらの方法で形成された金
属膜は、セラミック基板に対する密着性が不充分であり
、金属膜とセラミック基板との密着性を向上させるため
には、基板表面を粗化した後にメタライズし、いわゆる
アンカー効果によって物理的に基板と金属層とを接合す
る必要があった。セラミック基板表面を粗化するために
、従来、ＨＦ、ＫＯＨ、ＮａＯＨ等の融液が使用されて
きた。ところが、これらの融液では、セラミック基板表
面を均一に、しかも、微細に粗化することはできず、ま
たｐ −、Ｋ ” 、 ＮＢ ”等のイオンが基板内に
残存しやすいため、基板上に形成された金属層がこれら
のイオンによって悪影響をうけやすく問題となっていた
。また、セラミック基板上に描画される回路パターンの
配線密度が向上し、セラミックＩＣパッケージが小型化
されればされる程、その放熱性の良さが要求されるよう
になってきた。セラミックＩＣパッケージの放熱性を向
上させるためには、一般に、セラミックプリント配線基
板の裏面にＡＩやＣｕ製のフィンを取付けることが行わ
れている。フィンをセラミック基板の裏面に取付ける方
法としては、従来、タングステンやモリブデン−マンガ
ン等の金属層を前述の方法で形成し、その上にフィンを
ハンダ付する方法や、シリコーン系接着剤を用いてフィ
ンを接着する方法等があった。ところが、このタングス
テンやモリブデン−マンガンあるいはシリコーン系接着
剤はいずれも熱伝導率が低いため、効果的な放熱を行う
ことができず問題となっていた。Other methods for manufacturing a ceramic printed wiring board include a chemical plating method, and a vapor phase method such as vapor deposition, sputtering, or ion blasting. Since these methods do not have the above-mentioned drawbacks, they can be said to be highly practical. However, the metal films formed by these methods have insufficient adhesion to the ceramic substrate, and in order to improve the adhesion between the metal film and the ceramic substrate, the substrate surface is roughened and then metallized. It was necessary to physically bond the substrate and the metal layer by a so-called anchor effect. Conventionally, melts of HF, KOH, NaOH, etc. have been used to roughen the surface of a ceramic substrate. However, with these melts, it is not possible to uniformly and finely roughen the surface of a ceramic substrate, and ions such as p-, K'', NB'', etc. tend to remain within the substrate, so it is difficult to roughen the surface of the ceramic substrate. This has been a problem because the metal layer formed on the metal layer is easily affected by these ions. Furthermore, as the wiring density of circuit patterns drawn on ceramic substrates increases and ceramic IC packages become smaller, better heat dissipation is required. In order to improve the heat dissipation of a ceramic IC package, a fin made of AI or Cu is generally attached to the back surface of a ceramic printed wiring board. Conventional methods for attaching fins to the back surface of a ceramic substrate include forming a metal layer of tungsten, molybdenum-manganese, etc. using the method described above and soldering the fins thereon, or attaching the fins using a silicone adhesive. There was a method of gluing the . However, these tungsten, molybdenum-manganese, and silicone-based adhesives all have low thermal conductivity, so they cannot effectively dissipate heat, which has been a problem.
この発明は、セラミック基板上に形成された金属層の導
電率が高く、セラミック基板とこの金属層との密着性が
良好で、しかも、放熱性にすぐれたセラミックプリント
配線用基板を低コストで製造することを目的としている
。This invention produces a ceramic printed wiring board at low cost that has a metal layer formed on a ceramic substrate with high conductivity, good adhesion between the ceramic substrate and the metal layer, and excellent heat dissipation. It is intended to.
以上の目的を達成するため、この発明は、セラミック基
板の表面に回路となる金属層を備えたセラミックプリン
ト配線用基板を作るにあたり、あらかじめ、セラミック
基板両面に、リン酸を含む溶液および融液のうちいずれ
か一方の処理剤を用いて粗化処理を施し、この両粗化面
上に、同時に金属層の形成処理を施すことによって一方
の面には回路となる金属層を形成し、他方の面には放熱
部となる金属層を形成することを特徴とするセラミック
プリント配線用基板の製法を、その要旨としている。In order to achieve the above object, the present invention has been developed by applying a solution containing phosphoric acid and a melt to both surfaces of the ceramic substrate in advance when producing a ceramic printed wiring board having a metal layer forming a circuit on the surface of the ceramic substrate. A roughening treatment is performed using one of the processing agents, and a metal layer formation treatment is performed simultaneously on both roughened surfaces, thereby forming a metal layer that will become a circuit on one surface, and forming a metal layer on the other surface. The gist of this paper is a method for manufacturing a ceramic printed wiring board, which is characterized by forming a metal layer on the surface to serve as a heat dissipation section.
以下に、この発明を、その一実施例をあられす図にもと
づいて説明する。Hereinafter, one embodiment of the present invention will be explained based on a hail diagram.
この実施例はこの発明を用いてセラミックＩＣパッケー
ジを製造する場合をあられしている。This embodiment describes the case where the present invention is used to manufacture a ceramic IC package.
この発明にかかるセラミックプリント配線用基板の製法
を用いたセラミックＩＣパッケージの製造プロセスを説
明する。A process for manufacturing a ceramic IC package using the method for manufacturing a ceramic printed wiring board according to the present invention will be described.
■ 焼結したセラミック基板を準備する。焼結基板の材
質としては、アルミナ、フォルステライトステアタイト
、ジルコン、ムライト、コージライト、ジルコニア、チ
タニア等の酸化物系セラミ７りを主として使用するが、
炭化物系、および、窒化物系セラミックも使用できる。■ Prepare a sintered ceramic substrate. As the material of the sintered substrate, oxide ceramics such as alumina, forsterite steatite, zircon, mullite, cordierite, zirconia, and titania are mainly used.
Carbide-based and nitride-based ceramics can also be used.
■ セラミ７り基板両面の粗化処理を行う、粗化処理に
用いる処理剤としては、従来より知られているエツチン
グ剤全てについて実験してみたが、処理剤が残っても密
着力を低下させず、化学メッキ金属に対して悪影響を与
えない処理剤は、オルトリン酸、ピロリン酸、メタリン
酸等のリン酸を含む溶液、あるいは溶融液であることが
分り、これを採用した。その方法は、加熱したリン酸を
含む溶液または融液にセラミック基板を浸漬するか、あ
るいは、常温でこの溶液をセラミック基板上に塗布した
のち、これを加熱処理して、基板を粗化するものであっ
て、非常に密着効果のすぐれたものである。−例として
、リン酸単独からなる処理剤を加熱して、セラミック基
板の表面粗化を行う場合には、処理温度を２５０〜３６
（１，浸漬時間を１〜３０分、より好ましくは３〜１０
分間とすることで好ましい粗化面を得ることができるが
、処理剤がりん酸単独でない場合には、さらに異なった
処理温度および時間が選ばれることはいうまでもない。■ We experimented with all conventionally known etching agents to roughen both sides of the ceramic substrate. First, it was found that solutions or melts containing phosphoric acids such as orthophosphoric acid, pyrophosphoric acid, and metaphosphoric acid were used as processing agents that did not have any adverse effects on chemically plated metals. The method involves immersing the ceramic substrate in a solution or melt containing heated phosphoric acid, or applying this solution on the ceramic substrate at room temperature and then heat-treating it to roughen the substrate. It has a very good adhesion effect. - For example, when roughening the surface of a ceramic substrate by heating a treatment agent consisting of phosphoric acid alone, the treatment temperature is 250-360℃.
(1, Soaking time is 1 to 30 minutes, more preferably 3 to 10 minutes)
A preferable roughened surface can be obtained by setting the treatment time to 1 minute, but it goes without saying that if the treatment agent is not phosphoric acid alone, a different treatment temperature and time will be selected.
以上の様な粗化処理を行うことによって、このセラミッ
ク基板上に形成される金属層との密着力は、粗化処理を
行なわない場合にくらべて１ケタ以上向上する。セラミ
ック基板両面の粗化処理の方法としては、以上の方法の
他に、ローラーあるいはスピナーを用いて処理剤をセラ
ミック基板上に塗布し、３００〜５００℃で１０〜６０
分間の加熱処理を行う方法も使用できる。しかし、セラ
ミック基板がスルーホールを有するものである場合には
、このスルーホール内壁にも粗化処理を行う必要がある
ため、粗化処理の方法としては、最初にあげた方法か、
あるいは、常温の処理剤中にセラミック基板を浸漬し、
塗布してから加熱処理を行う方法を使用するのが好まし
い。By performing the roughening treatment as described above, the adhesion with the metal layer formed on the ceramic substrate is improved by one order of magnitude or more compared to the case where the roughening treatment is not performed. In addition to the method described above, methods for roughening both surfaces of the ceramic substrate include applying a treatment agent onto the ceramic substrate using a roller or spinner, and applying the treatment agent to the ceramic substrate at 300 to 500°C for 10 to 60°C.
A method of heat treatment for minutes can also be used. However, if the ceramic substrate has through-holes, it is necessary to roughen the inner walls of the through-holes.
Alternatively, immerse the ceramic substrate in a treatment agent at room temperature,
It is preferable to use a method in which heat treatment is performed after coating.
■ セラミック基板表面を水、温水、酸等で洗浄後、よ
く水洗し乾燥する。■ After cleaning the ceramic substrate surface with water, hot water, acid, etc., rinse thoroughly with water and dry.
■ 前もって、表面活性化処理を行った後、化学メッキ
でセラミック基板両面および、スルーホールがある場合
にはこのスルーホールの内壁面にも金属層を形成する。(2) After surface activation treatment is performed in advance, a metal layer is formed on both sides of the ceramic substrate and, if there is a through hole, on the inner wall surface of the through hole by chemical plating.
この表面活性化処理は、普通、塩化第−錫溶液と塩化パ
ラジウム溶液を用いたセンシタイジングーアクチベーシ
ッン法により、セラミック基板表面に金属パラジウムを
析出させるものである。そののち、化学鋼、あるいはニ
ッケルメッキを行う。This surface activation treatment usually involves depositing metallic palladium on the surface of the ceramic substrate by a sensitizing-activation method using a stannous chloride solution and a palladium chloride solution. After that, chemical steel or nickel plating is applied.
■ 必要に応じ、電解メッキを行う、電解メッキは、必
要とする金属層の厚みが厚い場合、前記化学メッキを基
板上に施したのち、銅メッキ、あるいは、ニッケルメッ
キをして行う。(2) Perform electrolytic plating if necessary. If the required metal layer is thick, electrolytic plating is performed by applying the chemical plating on the substrate and then plating with copper or nickel.
■ 必要に応じ、セラミック基板表面の金属層にはエツ
チングによる回路パターンの形成を行うが、裏面は金属
層をそのまま残しておく、化学メッキ、または、その上
への電解メッキによって直ちに必要な回路パターンが形
成される場合もあるが、全面メッキ等の場合は、エツチ
ングによる回路パターン形成を行うのである０回路パタ
ーン形成法は、一般に用いられている方法による。■ If necessary, a circuit pattern is formed on the metal layer on the surface of the ceramic substrate by etching, but the metal layer is left as it is on the back side, or the necessary circuit pattern is immediately formed by chemical plating or electroplating on top of it. However, in the case of full-surface plating, the circuit pattern is formed by etching.The zero-circuit pattern forming method is a commonly used method.
この製法によると、従来、世の中になかった配線抵抗の
小さい卑金属導体により、微細パターンを形成すること
が可能であり、また、金属層とセラミック基板との密着
力も均一で、安定して強固なセラミックプリント配線用
基板を作ることができる。With this manufacturing method, it is possible to form fine patterns using base metal conductors with low wiring resistance, which have never existed before, and the adhesion between the metal layer and the ceramic substrate is uniform, making it possible to create stable and strong ceramics. You can make printed wiring boards.
■ 必要に応じ、表面の回路パターン上にはチップ、金
線およびリードフレーム等を実装し、スルーホールがあ
る場合にはこのスルーホールにピンを挿入する等して回
路を形成し、裏面の金属層上にはＡＩ、Ｃｕ等のフィン
をハンダ付などによって接合して放熱部を形成し、セラ
ミックＩＣパッケージを得る。■ If necessary, mount a chip, gold wire, lead frame, etc. on the circuit pattern on the front side, and if there is a through hole, insert a pin into the through hole to form a circuit, and then mount the metal wire on the back side. Fins made of AI, Cu, or the like are bonded to the layer by soldering or the like to form a heat dissipation portion, thereby obtaining a ceramic IC package.
このセラミックＩＣパッケージは、この発明のセラミッ
クプリント配線用基板の製法を用いているため、セラミ
ック基板の両面に導電率および熱伝導率の高い金属層を
高い密着性をもって形成できる。このため、このセラミ
ックＩＣパッケージは、その配線密度を向上させること
もでき、小型化も可能となり、さらに、放熱性も向上し
、しかも、コストを低減することもできる。Since this ceramic IC package uses the method for manufacturing a ceramic printed wiring board of the present invention, metal layers with high electrical conductivity and high thermal conductivity can be formed with high adhesion on both sides of the ceramic substrate. Therefore, this ceramic IC package can improve its wiring density, can be made smaller, has improved heat dissipation, and can also reduce costs.
以下に、この発明のセラミックプリント配線用基板の製
法を用いてセラミックＩＣパッケージを製造した実施例
を、その図にもとづいて説明する（実施例１）
この実施例では、第２図に示したようなピングリッドア
レイＩＣパッケージを製造した。まず、所定の位置にス
ルーホール１を備えたＡｌ２Ｏ３基板２を予熱した後、
２５０〜３６０℃に加熱したリン酸を含む溶液中に３〜
１０分間浸漬し、基板２の両面およびスルーホール１の
内壁面を微細に粗化した。このとき、基板表面の表面粗
さＲｍａＸは２．５〜１４μｍであった。つぎに、セン
シタイジングーアクチベーシッン法によって表面活性化
処理を行い、化学銅メッキを行ったのち、硫酸銅電解メ
ッキを行い、基板２の両面およびスルーホール１内壁面
に、それぞれ、銅層３を形成した。このとき、銅層３の
膜厚は約３５μｍであった。銅層３と基板２との密着力
を測定したところ、垂直引張り強度試験で２．５ｋｇ／
−輪２．９０°ピ一ル強度で１．２ｋｇ／ｃ−を示し、
銅層３が充分な密着強度をもって基Ｉｉ！２に密着して
いることがわかった。続いて、スクリーン印刷により、
基板２の表面には回路パターンを描画するように、裏面
には放熱部を形成するように、レジス）ＩＩＩを形成し
、エツチングを行った。エツチングの終了後、レジスト
膜を除去し、基板２の表面には回路パターン３ａを、裏
面には放熱層３ｂを、そしてスルーホールの内壁面には
導電部３Ｃをそれぞれ形成した。その後、必要に応じて
、回路パターン３ａの表面をＮ１メッキで被覆し、さら
に、ＩＣチップ４を実装する部分および金線５をボンデ
ィングする部分には金メッキを施し、チップ４および金
線５の実装を行って基板２表面に回路を形成した。Below, an example in which a ceramic IC package was manufactured using the method for manufacturing a ceramic printed wiring board of the present invention will be explained based on the drawings (Example 1). A pin grid array IC package was manufactured. First, after preheating the Al2O3 substrate 2 with through holes 1 at predetermined positions,
3 to 3 in a solution containing phosphoric acid heated to 250 to 360°C.
After immersion for 10 minutes, both surfaces of the substrate 2 and the inner wall surface of the through hole 1 were finely roughened. At this time, the surface roughness RmaX of the substrate surface was 2.5 to 14 μm. Next, surface activation treatment is performed using the sensitizing-activation method, chemical copper plating is performed, and copper sulfate electrolytic plating is performed to form a copper layer 3 on both sides of the substrate 2 and the inner wall surface of the through hole 1, respectively. was formed. At this time, the thickness of the copper layer 3 was approximately 35 μm. When the adhesion between the copper layer 3 and the substrate 2 was measured, it was found to be 2.5 kg/2 in a vertical tensile strength test.
- Wheel 2.90°pill strength shows 1.2kg/c-,
The copper layer 3 has sufficient adhesion strength to form the base Ii! It was found that it is closely related to 2. Then, by screen printing,
A resist III was formed and etched on the front surface of the substrate 2 so as to draw a circuit pattern and on the back surface to form a heat dissipation section. After etching, the resist film was removed, and a circuit pattern 3a was formed on the front surface of the substrate 2, a heat dissipation layer 3b was formed on the back surface, and a conductive portion 3C was formed on the inner wall surface of the through hole. Thereafter, if necessary, the surface of the circuit pattern 3a is coated with N1 plating, and further, the part where the IC chip 4 is mounted and the part where the gold wire 5 is bonded are plated with gold, and the chip 4 and the gold wire 5 are mounted. A circuit was formed on the surface of the substrate 2.
基板２の裏面に形成された放熱層３ｂ上には、Ｃｕ製の
フィン６を高温ハンダ７で接合し、基板２の表面にはス
ペーサ８およびフタ９を低融点ガラスで取りつけ、さら
に、スルーホール１にピン１０を挿入してピングリット
アレイＩＣパッケージを製造した。このピングリットア
レイＩＣは回路密度が高く小型で、しかも、放熱性も良
好であった。On the heat dissipation layer 3b formed on the back surface of the substrate 2, a fin 6 made of Cu is bonded with high-temperature solder 7, and on the surface of the substrate 2, a spacer 8 and a lid 9 are attached with low melting point glass, and through holes are attached. A pin 10 was inserted into 1 to manufacture a pin grid array IC package. This pin grid array IC had high circuit density, was small in size, and had good heat dissipation.
（実施例２）
この実施例では、第３図に示したようなデュアルインラ
インＩＣパッケージを製造したｅ Ａ １２０３基板２
′がスルーホールを有していない以外は、実施例１と同
様にして、Ａｌ２Ｏ３基板２′の両面に銅層３を形成し
、エツチングを行って、基板２′表面には回路パターン
３ａを、裏面には放熱層３ｂをそれぞれ形成した。さら
に、必要に応じて、回路パターン３ａの表面をＮｌメッ
キで被覆し、ＩＣチップ４を実装する部分および金線５
をボンディングする部分には金メッキを施し、チップ４
．金線５および銅合金からなるリードフレーム１１を実
装し、回路を形成した。基板２゛の裏面に形成された放
熱層３ｂ上には、Ｃｕ製のフィン６′を高温ハンダ７で
接合して放熱部を形成し、さらに基板表面にフタ９′を
取りつけて、デュアルインラインＩＣパッケージを製造
した。(Example 2) In this example, an eA 1203 board 2 was used to manufacture a dual in-line IC package as shown in FIG.
Copper layers 3 are formed on both sides of the Al2O3 substrate 2' and etched in the same manner as in Example 1, except that ' does not have a through hole, and a circuit pattern 3a is formed on the surface of the substrate 2'. A heat dissipation layer 3b was formed on each back surface. Furthermore, if necessary, the surface of the circuit pattern 3a is coated with Nl plating to cover the portion where the IC chip 4 is mounted and the gold wire 5.
The bonding part is gold-plated, and the chip 4
．． A lead frame 11 made of gold wire 5 and a copper alloy was mounted to form a circuit. On the heat dissipation layer 3b formed on the back surface of the substrate 2'', a heat dissipation part is formed by bonding a Cu fin 6' with high temperature solder 7, and a lid 9' is attached to the surface of the substrate to form a dual in-line IC. Manufactured the package.
このデュアルインラインＩＣも実施例１と同様に、回路
密度が高く小形で、しかも、放熱性も良好であった。Like Example 1, this dual in-line IC also had high circuit density, was small, and had good heat dissipation.
（発明の効果〕
この発明のセラミックプリント配線用基板の製法は、以
上のように構成されており、セラミック基板の両面に、
導電率および熱伝導率の高い金属層を、高い密着性をも
って形成できるため、配線密度および放熱性を向上させ
ることができ、貴金属を使用する必要もないため、コス
トを低減することができ、しかも、セラミック基板の両
面に、同時に配線パターン用および放熱用の金属層を形
成できるため、工程の簡略化をはかることもできる。(Effects of the Invention) The method for manufacturing a ceramic printed wiring board according to the present invention is configured as described above.
Since a metal layer with high electrical conductivity and thermal conductivity can be formed with high adhesion, wiring density and heat dissipation can be improved, and there is no need to use precious metals, so costs can be reduced. Since metal layers for wiring patterns and heat dissipation can be formed on both sides of the ceramic substrate at the same time, the process can be simplified.
第１図はこの発明のセラミックプリント配線用基板の製
法を用いてセラミックＩＣパッケージを製造する時の工
程の一例をあられすブロック図、第２図はこの工程によ
って製造されたピングリットアレイＩＣパッケージの一
例をあられす断面図、第３図は同じくデュアルインライ
ンＩＣパッケージの一例をあられす断面図である。
２・・・セラミック基板 ３・・・金属層代理人 弁理
士 松 本 武 音
部１図
第２図
第３図
零Ｆ積り闇ネ甫正書（１殉υ
６゜昭和６０年ｌθ月１５日 （２）２、発
明の名称
（１）セラミック配線用基板の製法
、ノ。
３、補正をする者
り配事件との関係 特許出願
人 （２）住
所 大阪府門真市大字門真１０４８番地
。と名 称（５０）松下電工株式会社 （３）代表
者 （豐晦鍛藤井 貞 夫 、を４、代理人
（４）な し
真東補正の
対象
明細書の発明の名称の欄
明細書の特許請求の範囲の欄
明細書の発明の詳細な説明の欄
４、図面の簡単な説明
補正の内容
明細書の発明の名称の欄に「セラミックブト配線用基板
の製法」とあるを、「セラミツ線用基板の製法」と訂正
する。
明細書の特許請求の範囲の欄の全文を別紙おりに訂正す
る。
明細書第８頁第４行に「ジルコン、」とあ削除する。
明細書第３頁第１行、同頁第４行ないし同５行、同頁第
１１行、第５頁第２行、第６頁行、第７頁第１行、同頁
第５行ないし間頁第、同頁第１２行ないし間頁第１３行
、同頁第行ないし間頁第２０行、第１１頁第９行、同１
９行、第１２頁第６行ないし同頁第７行、５頁第９行、
同頁第２０行ないし第１６頁第１行の合計１４箇所に「
セラミックプリント配線用基板」とあるを、「セラミッ
ク配線用基板」と訂正する。
〔補正後の特許請求の範囲橿全文〕
２、特許請求の範囲
（１） セラミック基板の表面に回路となる金属層を
備えたセーぐ・ を作るにあたり、あらかじ
め、セラミック基板両面に、リン酸を含む溶液および融
液のうちいずれか一方の処理剤を用いて粗化処理を施し
、この両粗化面上に、同時に金属層の形成処理を施すこ
とによって一方の面には回路となる金属層を形成し、他
方の面には放熱部となる金属層を形成することを特徴と
する上−ぐ −の ゛
（２） セラミック基板がスルーホールをも有してお
り、このスルーホール内壁面にまでも粗化処理および金
属層の形成処理を施す特許請求の範囲第１項記載のセー
゛・ 。
（３） リン酸がオルトリン酸、ピロリン酸およびメ
タリン酸からなる群より選ばれた少なくとも１種である
特許請求の範囲第１項または第２項記載のセー々−の
゛
（４）粗化処理が加熱した処理剤中にセラミック基板を
浸漬する方法である特許請求の範囲第１項から第３項ま
でのいずれかに記載の皇立ｌユｆｆ臆ｍ製法。
（５） 粗化処理が処理剤をセラミック基板に塗布し
たあと、加熱処理を行う方法である特許請求の範囲第１
項から第３項までのいずれかに記載の皇−ぐ −
の ゛（６） 金属層の形成処理が
化学メッキである特許請求の範囲第１項から第５項まで
のいずれかに記載のセーぐ−〇 ′
（７） 金属層の形成処理が化学メッキを行ったのち
、電気メッキを行う方法である特許請求の範囲第１項か
ら第５項までのいずれかに記載の皇上土−の 。Fig. 1 is a block diagram showing an example of the process of manufacturing a ceramic IC package using the method of manufacturing a ceramic printed wiring board of the present invention, and Fig. 2 is a block diagram of an example of the process of manufacturing a ceramic IC package using the manufacturing method of a ceramic printed wiring board of the present invention. An example is a cross-sectional view, and FIG. 3 is a cross-sectional view of an example of a dual in-line IC package. 2...Ceramic substrate 3...Metal layer agent Patent attorney Takeshi Matsumoto
6゜15th month of 1985 (2) 2. Name of the invention
(1) Manufacturing method of ceramic wiring board
,of. 3. Person who makes corrections
Relationship with the allocation case Patent applicant (2) Resident
Address: 1048 Kadoma, Kadoma City, Osaka Prefecture
. and Name (50) Matsushita Electric Works Co., Ltd. (3) Representative (Fujii Sadao, 4, Agent)
(4) None
Column for title of the invention in the specification subject to due east amendment Claims column in the description Column 4 for detailed explanation of the invention in the description, brief explanation of drawings Column for title of the invention in the description of the contents of the amendment ``Method for manufacturing ceramic wiring substrates'' has been corrected to read ``Method for manufacturing ceramic wire substrates.'' The entire text of the Claims column of the specification shall be corrected as attached. "Zircon" is deleted from the fourth line of page 8 of the specification. Line 1 of page 3 of the specification, lines 4 to 5 of the same page, line 11 of the same page, line 2 of page 5, line 6 of the page, line 1 of page 7, lines 5 to 5 of the same page Intermediate page, line 12 to line 13 of the same page, line 20 of the page to line 20, page 11, line 9, line 1 of the same page
Line 9, page 12, line 6 to line 7 of the same page, page 5, line 9,
A total of 14 places, from line 20 on the same page to line 1 on page 16, say “
"Ceramic printed wiring board" should be corrected to "Ceramic wiring board." [Full text of amended claims] 2. Claims (1) In order to make a ceramic substrate with a metal layer that forms a circuit on the surface of the ceramic substrate, phosphoric acid is applied to both surfaces of the ceramic substrate in advance. A roughening treatment is performed using a treatment agent for either the solution or the melt containing the liquid, and a metal layer forming treatment is simultaneously performed on both roughened surfaces, thereby forming a metal layer that will become a circuit on one surface. (2) The ceramic substrate also has a through hole, and the inner wall surface of the through hole is The method according to claim 1, wherein even the roughening treatment and the metal layer formation treatment are performed. (3) The liquid according to claim 1 or 2, wherein the phosphoric acid is at least one selected from the group consisting of orthophosphoric acid, pyrophosphoric acid and metaphosphoric acid.
(4) The method for manufacturing a ceramic substrate according to any one of claims 1 to 3, wherein the roughening treatment is a method of immersing the ceramic substrate in a heated treatment agent. (5) Claim 1, wherein the roughening treatment is a method of applying a treatment agent to the ceramic substrate and then performing a heat treatment.
The imperial group described in any of paragraphs to paragraphs 3 to 3.
(6) The method according to any one of claims 1 to 5, wherein the metal layer formation process is chemical plating. (7) The metal layer formation process is chemical plating. A method of performing electroplating on the Imperial soil according to any one of claims 1 to 5, which is a method of performing electroplating after electroplating.
Claims (7)
たセラミックプリント配線用基板を作るにあたり、あら
かじめ、セラミック基板両面に、リン酸を含む溶液およ
び融液のうちいずれか一方の処理剤を用いて粗化処理を
施し、この両粗化面上に、同時に金属層の形成処理を施
すことによって一方の面には回路となる金属層を形成し
、他方の面には放熱部となる金属層を形成することを特
徴とするセラミックプリント配線用基板の製法。(1) When making a ceramic printed wiring board with a metal layer that forms a circuit on the surface of a ceramic substrate, first use a treatment agent of either a solution containing phosphoric acid or a melt on both sides of the ceramic substrate. A metal layer is formed on one surface, and a metal layer is formed on the other surface to form a heat dissipation section. A method for manufacturing a ceramic printed wiring board, characterized by forming a ceramic printed wiring board.
このスルーホール内壁面にまでも粗化処理および金属層
の形成処理を施す特許請求の範囲第１項記載のセラミッ
クプリント配線用基板の製法。(2) The ceramic substrate also has through holes,
The method for manufacturing a ceramic printed wiring board according to claim 1, wherein the inner wall surface of the through hole is also subjected to roughening treatment and metal layer formation treatment.
ン酸からなる群より選ばれた少なくとも１種である特許
請求の範囲第１項または第２項記載のセラミックプリン
ト配線用基板の製法。(3) The method for producing a ceramic printed wiring board according to claim 1 or 2, wherein the phosphoric acid is at least one selected from the group consisting of orthophosphoric acid, pyrophosphoric acid, and metaphosphoric acid.
浸漬する方法である特許請求の範囲第１項から第３項ま
でのいずれかに記載のセラミックプリント配線用基板の
製法。(4) The method for manufacturing a ceramic printed wiring board according to any one of claims 1 to 3, wherein the roughening treatment is a method of immersing the ceramic board in a heated treatment agent.
と、加熱処理を行う方法である特許請求の範囲第１項か
ら第３項までのいずれかに記載のセラミックプリント配
線用基板の製法。(5) The method for manufacturing a ceramic printed wiring board according to any one of claims 1 to 3, wherein the roughening treatment is a method of applying a treatment agent to the ceramic substrate and then performing a heat treatment.
範囲第１項から第５項までのいずれかに記載のセラミッ
クプリント配線用基板の製法。(6) The method for manufacturing a ceramic printed wiring board according to any one of claims 1 to 5, wherein the metal layer formation process is chemical plating.
気メッキを行う方法である特許請求の範囲第１項から第
５項までのいずれかに記載のセラミックプリント配線用
基板の製法。(7) The method for manufacturing a ceramic printed wiring board according to any one of claims 1 to 5, wherein the metal layer is formed by chemical plating followed by electroplating.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113574A JPH073910B2 (en) | 1985-05-27 | 1985-05-27 | Manufacturing method of ceramic wiring substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60113574A JPH073910B2 (en) | 1985-05-27 | 1985-05-27 | Manufacturing method of ceramic wiring substrate |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61271894A true JPS61271894A (en) | 1986-12-02 |
| JPH073910B2 JPH073910B2 (en) | 1995-01-18 |
Family
ID=14615687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60113574A Expired - Fee Related JPH073910B2 (en) | 1985-05-27 | 1985-05-27 | Manufacturing method of ceramic wiring substrate |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH073910B2 (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142149U (en) * | 1975-05-10 | 1976-11-16 | ||
| JPS5895682A (en) * | 1981-11-28 | 1983-06-07 | 小笠原 金蔵 | Manufacture of baked article metall-plated on surface |
| JPS6046976A (en) * | 1983-08-19 | 1985-03-14 | 工業技術院長 | Ceramic adhesion |
-
1985
- 1985-05-27 JP JP60113574A patent/JPH073910B2/en not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51142149U (en) * | 1975-05-10 | 1976-11-16 | ||
| JPS5895682A (en) * | 1981-11-28 | 1983-06-07 | 小笠原 金蔵 | Manufacture of baked article metall-plated on surface |
| JPS6046976A (en) * | 1983-08-19 | 1985-03-14 | 工業技術院長 | Ceramic adhesion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH073910B2 (en) | 1995-01-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0684546B2 (en) | Electronic parts | |
| JPS6227393A (en) | Formation of copper film on ceramic substrate | |
| JP2006339609A (en) | Wiring board and manufacturing method of the same | |
| JPH0828561B2 (en) | Manufacturing method of printed wiring board | |
| JPH0726205B2 (en) | Manufacturing method of aluminum nitride ceramic wiring board | |
| JPS61271894A (en) | Manufacture of substrate for ceramic printed wiring | |
| EP0219122B1 (en) | Metallized ceramic substrate and method of manufacturing the same | |
| JP3349166B2 (en) | Circuit board | |
| JPH04144190A (en) | Circuit board and manufacture thereof | |
| JPS61140195A (en) | Making of ceramic wiring board | |
| JPS6314877B2 (en) | ||
| JP3066201B2 (en) | Circuit board and method of manufacturing the same | |
| JPS61151081A (en) | Manufacture of ceramic wire distribution substrate | |
| JP2517047B2 (en) | Manufacturing method of ceramic package | |
| JPS61151080A (en) | Manufacture of ceramic wire distribution substrate | |
| JPH05283853A (en) | Printed-circuit board | |
| JP4199397B2 (en) | Semiconductor device mounting structure | |
| JP3801334B2 (en) | Semiconductor device mounting substrate and manufacturing method thereof | |
| JPS61159792A (en) | Making ceramic wiring circuit board | |
| JPS6381894A (en) | Manufacture of ceramic circuit board | |
| JPS61270890A (en) | Making of ceramic wiring board | |
| JPS6182493A (en) | Manufacture of ceramic circuit board | |
| JPH03141662A (en) | Manufacture of ceramic wiring circuit board | |
| JPS61256688A (en) | Manufacture of circuit board | |
| JPS6347997A (en) | Manufacture of ceramic double-sided wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |