JPS61260732A - フレーム同期確立方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はディジタル転送システムに関し、特に、ケーブ
ルゲージの交換及びブリッジタップのような中断のある
電話ループにおける多重送信の時間１＋縮を用いる半２
重システムの使用のためのフレーム同期回路に関する。

発明の背景 現在の加入者ループは、簡単に音声バンド周波数のアー
Ｊ−ログ信号を用いて一対の有線上の双方向ディジタル
転送（全２重）を提供し得る。これは振幅偏位方式、イ
立相変位り式、周波数ｉＱ佼り式、又は他のこのような
技術により（達成されるうしかしながら、超音波ビット
速度Ｃの高ｉ！−１−イジタル信号の全２重伝送はψ〜
通悟路−トに達成することが困難である。それ故に、パ
ース１−モー１〜もしくはピンポンの近似が利用される
崖２申転送システムにおける時間社線多重化（Ｔ　ＣＭ
　）技術を用いることが提案されている。

餞型的に、このＴ’　ＣＭシステムにおいて転送される
ディジタル情報信号は別々の部分に分離され、各部分は
元の部分の１／２以トの時間をしめる、いわゆる「バー
スト」を形成するための時間に応答して圧縮される。各
端末での送信装置は交互に、各端末で参加した受信装置
が他の送信装置からの通信バーストを愛他可能とした後
、該バーストを進路に転送する。受信において、各バー
ストは最初のわずかな時間をしめるように展開される。

外見上、該システムは２つのディジタル情報群に連続し
て同様な、すなわち全２重の通信を転送するように児え
る。しかしながら、転送進路に関する限り、半２重転送
は反対方向に移動する交互のバーストに行われる。

それ自身のバーストを転送すると、各トランスミッタは
再び転送できる前に他のトランスミッタからのバースト
の到来が通信進路からクリアされるまで特機しなければ
ならない。到来するバーストの到着は少なくとも通信遅
延もしくは進路の伝播時間の２倍に等しい時間間隔によ
って遅らされるであろう。該時間間隔（死んでいる時間
）は通信進路の利用効率から減じる。このように、与え
られたバースト長に対して、効率は進路の長さが増すに
つれて、減少する。効率は、与えられた進路の長さに対
する各バーストの長の増加、この［死んでいる（　ｄｅ
ａｄ　）　Ｊ時間に関する「オン（ＯＮ）Ｊ時間の増加
によって改良され得る。しかしながら、これはレシーバ
が切られてここでレシーバのクロックが同期を保持する
ための制御ビットを受信しない間、相当する受信間隔を
増加することによって同期タイミングの問題を悪化さけ
る。結果として、このシステムは短かいループの特に、
強い信号が受信される知かいバーストにおいて十分に機
能する。しかしながら、長いループにおけるゲージの変
化及びブリッジタップ（反射したパルスを引き起こす）
のようなケーブルの不規則性から起こるにせの信号は確
立されるべき同期の失敗をまねくことになる。

アール・モンテムロー（Ｒ，Ｍｏｎｔｅｍｕｒｒｏ　）
らによる［電話サービスのための加入者及び供給考の数
値端末装置の実現に１９７９年５月１１日、パリ、国際
スイッチシンポジウム（３ＷｉｔＣｈｉｎｇＳｙｍｐｏ
ｓｉｕｍ）　、９２６−９３３頁、交換会談の中での資
料。そこには各バーストの初めと終りの２つのフレーム
ビットが付加された同期技術が述べられている。この配
列は、真の同期ビットとしでまちがって検出したビット
の一方もしくは他方がバーストの外側であるならば起こ
り傳る同期の誤りを防ぐのを助ける。このように、本質
的に、検−〇− 出されるべき同期の誤りを起こす唯一の状態は、１つの
にせのビットと他の信号ビットの２つの検出ビットがｉ
Ｆシい極性をもち、Ｉトシい間隔でお勾いに分かれＣい
ることｒある。しがしながら、このようなシステムはず
べての反射信号に対する十分な遅れが、信号の転送が反
対す向に始まる前に（ｊなわれることを保障する保護時
間を利用している。

この問題は、一度同期が確立されると受信したバースト
と同時間にわたるウィン］〜つを提供することによっＣ
軽減された。このような技術は１９８４年１０月９Ｈに
Ｌフレイムアーノンに■渡された米国特許第４，４７６
．５５８号に記載されている。このように一度フレーム
同期が確立すると、信号は受信したバーストの信号と同
時間にわたるウィンドウ期間中にレシーバにゲートされ
るだけぐある。この配列で、バースト信号は１つが２つ
のバースト間で保護時間をもたない従属ステーションで
受信された後に直ちに転送され（ｑる。

しかしながら、問題は比較的大きなラインの容量による
マスターもしくはコントロールステーションで起こる。

この容量は各転送されたバーストの立トリ線における結
果として転送後の過渡現象を引き起こす。この立トリ線
は、いくつかの受信した信号ビットと同時に、回路を誤
った同期モードにくり返しジャンプしたりはずれたりす
る初期の同期ビットとして検出され、それにょっ−で爽
の同期を確立することから妨げられることになる。

この問題は１９８４年８月２１Ｂに■フレイムアーノン
等に譲渡された米国特許第４．４６７゜４７３号に記載
されているようなフレーム同期を確立するために、１つ
のバーストの最後の同期ビット及び続くバーストの最初
の同期ビットを利用することによってさらに軽減される
。この技術はマスターステーションの制御のもとぐ定期
的イ５間隔ｒｔｓされる。本発明に述べられているよう
に、最初の同期ビットの存在に対して、同じフレームに
おいて最初と最後の同期ピッ１〜の存在よりもむしろ以
前のフレームの最後の同期ビットに続く予め選ばれた数
のビット期間をチェックすることにある。

発明の概装 本発明はマスターステーションぐこのようなフレーム同
期を確立するために改良された回路を提供する。最初に
限定されたウィンドウは到来するバーストの最後の同期
ビットの位置を決定するのに利用される。その後、該ウ
ィンドウは続くバーストの最初の同期ビットの予想され
た到着にちょうど先だって開くように広げられる。チェ
ックが、最後の同期ピッｈの後所定の期間最初の同期ビ
ットの存在を決定するようになされる。このことが起こ
ると、同期は確立され−Ｃ、ウィンドウは実質的に到来
するパースｉ−と同時間にわたりゲートされる。同期を
持続するために、チェックが連続的なバーストの最初及
び最後の同期ビットの両方の存在を確証するようになさ
れる。

このように、本発明に従うと、単一の転送通路−〇− にわたっＣ１固定したフレーム間隔で固定した長さのデ
ィジタル信号の交互に転送した受信するバーストのため
の各々転送及び受信回路を含むマスターステーション及
び従属ステージ」ンをもつディジタル転送システムを提
供する。ディジタル信号の各バーストは各バーストの各
々初めと終りで最初と最後の同期ヒツトを含む。各ステ
ージ１ンは又、フレーム同期を確立するための回路を含
む。

マスターステーションの受信装置はまた、各バーストの
転送を即時に処理する受信した信号の通過ビットに対す
るフレーム同期の不在に応答し、確立しているフレーム
同期のための回路に応答するウィンドウゲート回路を含
む。受信した信号のこのようなヒツトは最後の同期ビッ
トを含むが、少なくとも受信した信号の最初の同期ビッ
トは除外する。このゲート回路はまた、フレーム同期を
確立するために実質的に該回路へのバーストと同時間に
わたるウィンドウ期間中に受信した信号だけを通過する
ためにフレーム同期の存在に応答する。

特有の実施例において、マスターステーションの受信装
置はまた、連続するバーストの最初の同期ビットの予想
される到着と実質的に同時にウィンドウを開くための１
つのバーストに対する最後の同期ビットに応答する回路
を含む。

好ましい実施例 本発明の実施例が以下に添付の図面を参照して述べられ
る。

第１図及び第２図に関して、ディジタル転送システムの
マスター叉は従属ステーションで使用するための同期回
路を示している。２つのステーションでのオペレーショ
ンにおける違いが述べられるであろうが、本発明が特に
向けられるのはマスターモードにおけるオペレーション
である。第２図に示された各波形の第１図における位置
は対応する参照記号によって決定される。この例示の回
路は１６０ｋｂ／Ｓのビット速度で転送する。各受信又
は転送されるバーストは、全体で７２情報ピツトが先行
し、バースト当り全体で７４ピツトになるように最初及
び最後のヒツトによって追加される。

第２図には、両方ともＯから１５９までのカウント範囲
をもつ２つのビットカウント波形Ａ及びＦが示されでい
る。波形△は最初の同期ビットの転送で共働するビット
カウント［０］で、マスターステーションから転送され
た信号のタイミングを決定する。波形Ｆは最後の同期ビ
ットの受信に続いて直ちにビットカウントｒＯＪでマス
ターステーションで受信した信号のタイミングを決定す
る。転送信号は受信信号がデータ信号の到来から発生す
るクロックに同期化する間、内部り■［ツクに同期化さ
れる。従属ステーションでの転送り［Ｊツクがマスター
ステーションから到来するデータ信号にロックされてか
ら２つの信号のピッ；へ速度は実質的に同期している間
、これらの位相関係はマスター及び従属ステーション間
の転送経路の全面的な遅れに依存しでいる。

再び、第１図に関して、同期回路はスイッチ１０の操作
によって、マスターモードｒＭＪ又は従属モード「Ｓ」
の機能にセットされる。マスターモードにおいて、該回
路は内部の１６０Ｋｂ　／Ｓのクロック発振器１２の制
御のもとにタイミング発振器１１によって発生した転送
イネニブル信号Ｂ及び同期外トリが信号Ｃの両方を利用
する。

転送したバーストのタイミングを制御する転送／イネー
ブル信号８はビットカウント「０」から「７３」へ進む
。マスターモードｒＭＪにおいて、スイッチ１０は該回
路が同期外の状態にあるときはいつでもＡＮＤゲート１
３をイネーブルにするイネーブル電圧に接続されている
。この状態は、該回路が周期外状態にあるときに、ＯＲ
ゲート１７の１つの入力を通してトリガ信号によって（
り返しセットされるようにフリップフロップ１６を許容
するＡＮＤゲート１４をイネーブルにする。

フリップフロップ１６のＱ出力はＡＮＤゲート２１及び
ＯＲゲート２２を通して、受信イネーブル信号りを発生
するように接続される。転送イネ一プル信号Ｂはサイク
ルの転送部分中、受信イネーブル信号りを妨げるように
ＡＮＤゲート２１の反転入力に接続される。

第２図は受信イネーブル信号りに対する３つの異なった
ウィンドウモードを示している。第１のＤｌは初期の同
期外（ｏｕｔ−ｏｆ−ｓｙｎｃ　）状態中に起こる。転
送されたバーストから結果として起こる転送ライン上の
すべてのにせのもしくは反射した信号が消えたことを確
実にするために、ビットカウント８５．５でフリップフ
ロップ１６をセットする周期外信号Ｃによってトリガさ
れる。この遅延はまた、受信したデータ範囲の最後の端
で７４゜５ビット幅の受信イネーブル信号Ｄ１を発生す
るのに十分である。遅延はウィンドウＤ１が最後の同期
ビットＦＳＢを容易に捕えるのに十分に遅くまで開いて
いる。しかしながら、カラン１〜８５゜５の付加ビット
で開くことによって、受信装置に受信されたクロック信
号の同期の改良を許容する。

次のサイクルの始めに、フリップフロップ１６はウィン
ドウＤ１を閉じるために転送／イネーブル信号Ｂの先頭
１ツジによってリセットされる。一度受信されたデータ
信号Ｅの最後の同期ビットＦＳＢの位冒が確立されると
、ウィンドウの先頭土ッジは受信イネーブル信号］）２
によって示されているように進む。−ｒ！！最初の同期
ビットの完全性が数回確認されると、ウィンドウは実質
的に受信したデータ信号トと同時間にわたる同期掃引（
ｉｎ−ｓｙｎｃ　）受信イネーブル信号Ｄ３を供給する
ように短縮される。これらの３つの異なるウィンドウの
発生は後述から明白となるであろう。

１６１期外状態の間、ウィンドウＤ１はフリップフロッ
プ１６が転送／イネーブル信号Ｂによってりセットされ
るまで開いたままである。この信号ＢはＯＲゲート２３
の１つの入力を通してＡＮＤゲ−１−１５からフリップ
フロップ１６のリセット入力に接続されＣいる。ＡＮＤ
ゲート２０が波形Ｄ１、Ｄ２又はＤ３によって示されて
いるような受信イネーブル信号りによってイネーブルに
されるときはいつも、到来するデータ信号Ｅは１６０Ｋ
Ｈ７クロツク生成回路３０及びＡＮＤゲート３１の１つ
の入力に接続される。クロック生成回路３０は１６０Ｋ
ｂ　／ｓの出力信号を発生するクロックを含む。しかし
ながら、それが存在するときはいつでも到来するデータ
信号Ｅに位相ロックされる。この１６０Ｋｂ／ｓはＡＮ
Ｄゲート３２の１つの入力を通してカウンタ３３を駆動
するように接続される。同期外状態の間、カウンタ３３
１．ｔ。

ＡＮＤゲート３１及びＯＲゲート３４を通してカウンタ
３３のリセット入力に接続されておりデータ信号Ｅの到
来によって絶えずリセットされる。

カウンタ３３からの出力バスは、波形Ｆのビットカウン
ト１５９．８５．８６及び９５でコントロール信号Ｇ、
ｌ−（、Ｊ及びＫを発生するデコーダ３５に接続されて
いる。

該回路が同期外状態にあるとき、ＡＮＤゲート３２はビ
ットカウント９５の間を除いて、コントロール信号Ｋに
よって絶えずイネーブルにされている。この１つのビッ
ト信号はそれによってＡＮＤゲート３２が、データ信号
Ｅが受信されないときに、継続するサイクルからカウン
タ３３を止めることを無能にする。信号にのビットカラ
ン１−９５は、到来するデータ信号Ｅの通常の受信中に
達するであろうカウントを十分に越えて選ばれている。

該回路が同期していない限り、到来するデータ信号Ｅは
カウンタ３３を断えずリセットするであろう。各バース
トの最後の同期ビットＦＳＢが受信された後、カウンタ
３３はカウントアツプを始める。ビットカウント８５で
、コントロール信号Ｈは受信したクロック信号３０の立
下り線でＤ型フリップフロップ４０をセットする。これ
はインバータ４１を通してクロック信号３０と接続され
ることによって達成される。フリップフロップ４０から
の出力信号は、ＯＲゲート１７を介して順次波形Ｄ２又
はＤ３に示されているようにウィンドウを開くフリップ
７０ツブ１６をセットする。

これは受信されたデータ信号Ｅの予想される受信以前の
約１／２サイクルに起こる。

到来するデータ信号Ｅの最初の同期ビットＩｓＢとＡＮ
Ｄゲート４２を利用するビットコントロール信号Ｊとの
間で一致するように、波形Ｆに示されるようなテストが
ビットカウント８６で行なわれる。これら２つの信号１
８Ｂ及び８間の一致は、同期外状態中に、アップ／ダウ
ンカウンタ４５を増加するためにＡＮＤゲート４３及び
ＯＲゲート４４を通して接続されたゲート４２からの出
力を生ずる。カウンタ４５は、最小０及び最大５の間で
動作する。ビットカウント８６にクロックしたとき、カ
ウンタ４５は最大５に到達するまでＯＲゲート４４から
出力があるときはいつでも増加する。この時にＯＲゲー
ト４４から出力がないならば、カウンタ４５はカウント
０に到達するまで減小する。一度カウンタ４５がカウン
ト５に達すると、同期状態にあることを示すハイレベル
のＱ出力でフリップフロップ４６をセットする。

その後、ＡＮＤゲート４７はデコーダ３５の出力がカウ
ント１５９に到達するときはいつぐも、イネーブルにな
る。これは順次、現在実質的に波形Ｄ３に示されるよう
な受信されたデータ信号Ｆと同時間にわたるように受信
ｉ１１能な信号［）を無能にするフリップフ１］ツ７１
６をリセットする。同時に、同期状態信号１．１受信装
置が周期している限り、絶えずＡＮＤゲート３２をイネ
ーブルにするためにＯＲゲート３６を通して接続されて
いる。

同期状態信号はまた、１つのフレームの最後の同期ビッ
ト及びビットカウント１５９と次のフレームの最初の同
期ビット及びビットカウント８６との間が同時であると
きはいつでも、カウンタ４５を増加するＡＮＤゲート４
８をイネーブルにする。両テストが同時に実行されるこ
とはないので一１最後の同期ヒツト）ＳＢとビットカウ
ント１５９でのコントロール信号Ｇとの間の同時のチェ
ックがＡＮＤゲート４９で実行されて、結果がＲ−８型
フリツプフロツプ５０にストアされる。

該フリツクフ［ＩＩツブ５０の出力はＡ　Ｎ　＋’）グ
ー［・４８の１つの入力に接続されている３、続くリイ
クルのビットカウント８６でＡ　Ｎ　Ｄグー１へ４２か
らｉＦの出力があると、Ａ　Ｎ　Ｄゲート４８へのすべ
ての入力はイネー−７／しとなり、アップ／タウンカウ
ンタ４５はビットカウント信号が８６の間増加される。

同時に、フリップフロ・ツブ５０１まピッ１−カウント
１５９ぐＦＳＢヒツｉ〜と一致するため１こ次のテスト
の準備にヒツトカランミル信号８６　′ｃ’）　ｔ？ラ
ットれる。

最初と最後の両方の同期ピッ］〜が一致しないならば、
ＡＮＤゲート４８からの出力はなく、それによりアップ
／ダウンカウンタ４５は１カウント減少する。これが５
回以上起こるなら＋ｉ、カウンタは、受信＠画を同期外
状態に移行するフリ・ツブフロップ４６をリセットする
カウント０に達するであろう。結果として、２．３の同
期ビットの時々の欠損は受信装置に同期を逃がすことに
ならない。しかしながら、最初と最後の同期ビットのう
ち一方又は両方の連続する欠如は結局、受信装置を同期
外状態にして、該回路は同期を回復することを余儀なく
させる。

要約して、同期外状態中での同時チェックは、同期状態
中での同時チェックが２つの連続的なフレームの最初と
最後の同期ピッ１−の両方に対してなされる一方、最初
の同期ビットだけに対してなされる。到来するデータは
ビットカウント１５９でＲ後の同期ビット時間の到着を
許容しないように、絶えずカウンタ３３をリセットする
ので、両方のチェックは同期外状態中になされることは
ない。

従属モードにおいて、スイッチ１０はグランドに接続さ
れて、それによってＡＮＤゲート１３を無能にして、受
信装置が同期の外にあるときはいつでも絶えずＡＮＤゲ
ート２４はイネーブルである。マスターステーションと
異なって、同期外状態中の従属ステーションで、すべて
の到来するデータ信号がそこを通って接続されるために
、受信イネーブル信号りは絶えずＡＮＤゲート２０をイ
ネーブルにする。しかしながら、一度同期が確立される
と、従属ステーションでの該回路はマスターステーショ
ンと同様の方法で機能する。

【図面の簡単な説明】

第１図は本発明に従う、ディジタル転送システムにおけ
るマスター又は従属ステーションで機能する同期回路の
ブロック及び概要図、 第２図は第１図に示された同期回路によって受信又は発
生した一連のディジタル波形又はコントロール信号であ
る。 １０・・・スイッチ １１・・・タイミング発振器 １２・・・クロック発振器 １６．４６．５０・・・フリップフロップ３０・・・ク
ロック生成回路 ３３・・・カウンタ ３５・・・デコーダ

Claims (1)

1. 【特許請求の範囲】 １、マスターステーションと従属ステーションとを具備
   し、該ステーションの各々が、単一の転送路にわたって
   固定したフレーム間隔で固定した長さのデジタル信号の
   バーストを交互に転送及び受信する転送及び受信手段を
   含み、ここで、該バーストの各々が各バーストの初めと
   終わりのそれぞれにて最初及び最後の同期ビットを含む
   ； そして更に、フレーム同期を確立するための手段を含む
   デジタル転送システムにおいて： 該フレーム同期の不存在に応答して、該フレーム同期を
   確立すための手段への各バーストの転送のすぐ前に受信
   信号のビットを送るためのゲート手段が、該マスタース
   テーションの該受信手段に設けられており、該受信信号
   の該ビットが上記最後の同期ビットを含み且つ少なくと
   も上記最初の同期ビットを含まず、更に、該ゲート手段
   が該フレーム同期の存在に応答して、実質的に該バース
   トと同時間にわたるウィンドウ期間中に受け取つた信号
   のみを、該フレーム同期を確立するための手段に送るこ
   とを特徴とするデジタル転送システム。 ２、連続するバーストの初期ビットの予期された受信と
   実質的に同時に起るウィンドウ期間を初期化するための
   １つのバーストの最後の同期ビットに応答するコントロ
   ール手段を備えた特許請求の範囲第１項記載のディジタ
   ル転送システム。 ３、連続するバーストの最初及び最後の同期ビットの予
   期された受信と同時に起こる最初及び最後の比較信号ビ
   ットを発生するために１つのバーストの最後の同期ビッ
   トに応答する手段、 フレーム同期の不在において、フレーム同期を確立する
   ために、最初の比較及び同期ビットの同時の存在に応答
   するゲート手段、フレーム同期の存在において、１つの
   フレームの最後の比較と同期ビットの同時の存在及びフ
   レーム同期を維持するために、最初の比較と続くフレー
   ムの同期ビットの同時の存在に応答するゲート手段を備
   えた特許請求の範囲第１項記載のディジタル転送システ
   ム。 ４、各バーストの最後の同期ビットの受信の後で、実質
   上直ちにウィンドウ期間を終結させるためにフレーム同
   期の存在に応答する手段を備えた特許請求の範囲第２項
   記載のディジタル転送システム。